JPH0534724U - 可変減衰器 - Google Patents

可変減衰器

Info

Publication number
JPH0534724U
JPH0534724U JP8966491U JP8966491U JPH0534724U JP H0534724 U JPH0534724 U JP H0534724U JP 8966491 U JP8966491 U JP 8966491U JP 8966491 U JP8966491 U JP 8966491U JP H0534724 U JPH0534724 U JP H0534724U
Authority
JP
Japan
Prior art keywords
voltage
drain
fet
variable attenuator
gate voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8966491U
Other languages
English (en)
Inventor
道広 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP8966491U priority Critical patent/JPH0534724U/ja
Publication of JPH0534724U publication Critical patent/JPH0534724U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】 【目的】 減衰量が広範囲にわたって変化しても歪の少
ないFETを用いた可変減衰器を提供する。 【構成】 ドイレン・ソ−ス間に直流電圧が印加された
電界効果トランジスタを信号伝送線に直列に、又は信号
伝送線と接地間に挿入する。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は電界効果トランジスタ(以下FET)を可変抵抗素子として用いた可 変減衰器に関し、特にFETから、発生する歪を小さく抑え得るようにした可変 減衰器に関する。
【0002】
【従来の技術】
ピンダイオ−ドやFETなどの能動素子を可変抵抗素子として用いて可変減衰 器を構成することは公知である。図5にFETを用いた可変減衰器の従来例を示 す。同図において、1は入力端子、2は出力端子、3及び4は直流阻止用コンデ ンサ、5はFET、6はゲ−ト保護用の抵抗、7は減衰量制御用のゲ−ト電圧印 加端子である。この構成では、入力端子1から出力端子2へ流れる信号伝送線路 に対して、これをシヤントする形でFET5が接地され、ドレインはコンデンサ 3,4により直流阻止されている。そして、FETのゲ−ト電圧VG を変化する ことによりドレイン・ソ−ス間の等価的な抵抗値を変化させている。即ち、減衰 量を小さくする場合、ゲ−ト電圧VG を低く、減衰量を大きくする場合はVG を 高くしている。
【0003】 この動作を図6を用いて説明する。図5はFETのゲ−ト電圧VG をパラメ− タにしたときのドレイン・ソ−ス間電圧VDSとドレイン電流ID との関係(特性 曲線)を原点0付近で目盛を拡大して示したものである。VG1はゲ−ト電圧が低 い場合、VG3はゲ−ト電圧が高い場合であるが、図から明らかなように、ゲ−ト 電圧が低い方が特性曲線の傾斜が緩やかであるので等価抵抗は大きく、ゲ−ト電 圧が高い場合は傾斜が急峻となって等価抵抗は小さくなる。従って、ゲ−ト電圧 VG を変化させることによって等価抵抗を変化させることができる。尚、特性曲 線はドレイン・ソ−ス間電圧VDSが正の領域と負の領域では同じゲ−ト電圧でも 傾斜が異なり、負領域の方が急峻でしかもゲ−ト電圧が低いほど傾斜の違いが大 きくなっている。また、特性曲線の傾斜は同じ正領域内又は負領域内では同一ゲ −ト電圧のもとではほぼ一定になっている。
【0004】 尚、図示はしないが、他の従来例として、FETを信号伝送線に直列に挿入し たもの、図5に対応させればFETのドレイン・ソ−スをコンデンサ3と4の間 に介挿した構成もある。この場合はソ−スはチョ−クコイルを介して接地する必 要があり、ゲ−ト電圧による減衰量の変化方向は図5の場合とは反対になる。即 ちゲ−ト電圧が低い場合は等価抵抗は大きくなって減衰量が大きくゲ−ト電圧が 高くなると等価抵抗は小さくなり減衰量も小さくなる。
【0005】
【考案が解決しようとする課題】
以上の従来例では、ドレイン・ソ−ス間には直流電圧が印加されていないので (いわゆるゼロバイアス)、ドレインの静的な動作点は原点0に位置する。この 状態で信号が入力されると、今ゲ−ト電圧がVG1の場合、FETのドレインは特 性曲線a上を原点0を中心として電圧が正の領域のY点と負の領域のX点まで振 られることになる。しかし、前述した通り曲線aはドレイン・ソ−ス間電圧VDS の正の領域と負の領域では傾斜が異なっているので、入力信号として歪のない正 確な正弦波SI を入力したとしても、出力信号SO は図に示すように著しく歪ん だものとなる。この歪の量は図5の構成では減衰量が小さいときに大きくなる。 ゲ−ト電圧が大きくなるに従って(曲線b,cとなるに従って)特性曲線の正領 域と負領域での傾斜の差が縮まるので、減衰量が大きくなると歪も少なくなる。 また他の従来例では反対に減衰量が大きいときほど歪が大きくなることになり、 いずれにしても従来例においては減衰量を広範囲にわたって変化させようとする と歪の発生を抑えることができなかった。 本考案は以上の問題を解決しようとするものであり、その目的は減衰量が広範 囲にわたって変化しても歪の少ない可変減衰器を提供することにある。
【0006】
【課題を解決するための手段】
以上の目的を達成するために本考案ではドレイン・ソ−ス間に直流電圧が印加 される電界効果トランジスタを信号伝送線に直列に、または信号伝送線と接地間 に挿入した。
【0007】
【作用】
前記手段によればFETのドレインには直流電圧が印加された状態となるので ドレインの静的な動作点は電圧の正の領域又は負の領域内に位置し、この状態で 信号が入力されるとドレインは静的動作点を中心として同じ正又は負の領域内で 特性曲線上を移動する。
【0008】
【実施例】
図1に本考案の第1の実施例を示す。従来と異なるところはFET5のドレイ ンにチョ−クコイル9を介して端子8から直流電圧VDSを印加してバイアスした ことである。次に、このようにドレインに直流電圧を印加した場合の動作を図2 を用いて説明する。今、ドレインに電圧VDSが印加されたとすると、FETの静 的動作点は図2の特性曲線a上のP1 となる。従って入力信号SI に対する出力 信号SO はドレイン電圧の正領域内の特性曲線a上に沿って移動して得られるが 、特性曲線は同じ領域内では比較的直線に近いので歪が少なくなる。ゲ−ト電圧 VG2,VG3と変化して減衰量を変えた場合でも、それぞれの動作点はP2 ,P3 と移動して行くが同様に歪の発生は少ない。
【0009】 図3は本考案の第2の実施例を示し、FETを信号伝送線に直列に挿入したも のである。ここで10はソ−ス接地用のチョ−クコイルである。 さらに図4は本考案の第3の実施例を示す。この実施例は図1と図3の実施例 を組み合わせてFETをπ型に構成したものである。図において、13乃至16 は直流阻止コンデンサ,17〜19はFET,20〜23はチョ−クコイルであ る。尚、この実施例ではFET18,19のゲ−トに印加する電圧VGaとFET 17のゲ−トに印加する電圧VGbとは電圧の変化方向を逆にする必要がある。ま た一方のゲ−ト電圧を固定にしておいて他のゲ−ト電圧のみを変化させることも できる。 尚、本考案の実施例ではFETのドレインに印加する直流電圧は正電圧の場合 について説明したが、これのみに限られることなく負電圧を印加してもよい。
【0010】
【考案の効果】
以上のように本考案によれば、可変抵抗素子として用いるFETのドレインに 直流電圧を印加してバイアスしたので、ゲ−ト電圧の変化によって減衰量を変化 させても減衰量の広範囲にわたって歪の発生が極めて少なくできる。
【図面の簡単な説明】
【図1】本考案の第1の実施例を示す回路図である。
【図2】本考案の第1実施例の動作を説明するためのグ
ラフである。
【図3】本考案の第2の実施例を示す回路図である。
【図4】本考案の第3の実施例を示す回路図である。
【図5】従来の可変減衰器の回路図である。
【図6】従来の可変減衰器の動作を説明するためのグラ
フである。
【符号の説明】
5,17,18,19 電界効果トランジスタ 8 直流電圧印加端子 9,10,20,21,22,23 チョ−クコイル

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 電界効果トランジスタを信号伝送線に直
    列に、または、信号伝送線と接地間に挿入した可変減衰
    器において、前記電界効果トランジスタのドレインとソ
    −ス間に直流電圧を印加する手段を接続したことを特徴
    とする可変減衰器。
JP8966491U 1991-10-04 1991-10-04 可変減衰器 Pending JPH0534724U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8966491U JPH0534724U (ja) 1991-10-04 1991-10-04 可変減衰器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8966491U JPH0534724U (ja) 1991-10-04 1991-10-04 可変減衰器

Publications (1)

Publication Number Publication Date
JPH0534724U true JPH0534724U (ja) 1993-05-07

Family

ID=13977019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8966491U Pending JPH0534724U (ja) 1991-10-04 1991-10-04 可変減衰器

Country Status (1)

Country Link
JP (1) JPH0534724U (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS499250A (ja) * 1972-05-16 1974-01-26
JPS5136428U (ja) * 1974-09-11 1976-03-18
JPS531234B2 (ja) * 1972-03-08 1978-01-17
JPS58103219A (ja) * 1981-12-15 1983-06-20 Toshiba Corp 可変線形抵抗
JPS62118628A (ja) * 1985-11-19 1987-05-30 Matsushita Electric Ind Co Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS531234B2 (ja) * 1972-03-08 1978-01-17
JPS499250A (ja) * 1972-05-16 1974-01-26
JPS5136428U (ja) * 1974-09-11 1976-03-18
JPS58103219A (ja) * 1981-12-15 1983-06-20 Toshiba Corp 可変線形抵抗
JPS62118628A (ja) * 1985-11-19 1987-05-30 Matsushita Electric Ind Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP2770846B2 (ja) Fetスイッチ回路
US5272399A (en) Circuit limiting the load current of a power MOSFET
JPS63238716A (ja) スイッチ回路
CN1154601A (zh) 前置放大器
KR100843065B1 (ko) 전력 증폭기 회로
JP2002524957A (ja) 定ゲートドライブmosアナログスイッチ
US5543748A (en) Flip-flop circuit with resonant tunneling diode
US5646570A (en) Apparatus for biasing a field effect transistor with a single voltage supply
JPH0534724U (ja) 可変減衰器
EP0218333A1 (en) Bias circuit for fet
US6707322B2 (en) Transconductor having structure of crossing pairs
US4092619A (en) Mos voltage controlled lowpass filter
KR20010015039A (ko) 선형화기
US4977434A (en) Field-effect semiconductor device comprising an ancillary electrode
JP2924483B2 (ja) 可変減衰器
JPH0473805B2 (ja)
JP2871804B2 (ja) 波形整形回路
JPH018013Y2 (ja)
JPH0677762A (ja) 可変減衰器
Soclof et al. 3.1 Junction Field-Effect Transistors Sidney Soclof
JP3176793B2 (ja) 増幅回路
JPS644695B2 (ja)
JPH032988Y2 (ja)
SU1575289A1 (ru) Смеситель
EP0884838A1 (en) Amplifier