JPH0536650A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH0536650A JPH0536650A JP19331191A JP19331191A JPH0536650A JP H0536650 A JPH0536650 A JP H0536650A JP 19331191 A JP19331191 A JP 19331191A JP 19331191 A JP19331191 A JP 19331191A JP H0536650 A JPH0536650 A JP H0536650A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- photoresist
- etching
- metal film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 信頼性の高い半導体装置を形成する。
【構成】 本発明の構成によれば、半導体基板上に配線
用の導電膜を形成し、この導電膜上に配線パターンを有
するフォトレジストを形成し、このフォトレジストの厚
さを所定の厚さに異方性エッチングした後、この導電膜
を、フォトレジストをマスクとして用いエッチングし配
線を形成する。従って、導電膜の不要部分がエッチング
された際、フォトレジスト層の除去が完了するようにな
っている。そのため、導電膜のエッチングの際、フォト
レジスト層への再付着したものが、エッチング完了時点
で完全に除去されている。
用の導電膜を形成し、この導電膜上に配線パターンを有
するフォトレジストを形成し、このフォトレジストの厚
さを所定の厚さに異方性エッチングした後、この導電膜
を、フォトレジストをマスクとして用いエッチングし配
線を形成する。従って、導電膜の不要部分がエッチング
された際、フォトレジスト層の除去が完了するようにな
っている。そのため、導電膜のエッチングの際、フォト
レジスト層への再付着したものが、エッチング完了時点
で完全に除去されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に詳細には、半導体装置の配線形成方法に関
する。
に関し、特に詳細には、半導体装置の配線形成方法に関
する。
【０００２】
【従来の技術】半導体装置を製作する際、半導体基板１
上にトランジスタ、抵抗等の素子を形成した後、絶縁膜
２を堆積し（第４図（ａ）参照）、第４図（ｂ）に示す
ように、その上に化学的に安定な物質、例えば、金等の
金属膜３を堆積している。そして金属膜３上に、配線パ
ターンを有するフォトレジストパターン４を形成し、こ
のフォトレジストパターンをマスクとして金属膜３をエ
ッチングすることにより、配線を形成している。そし
て、従来の方法では、フォトレジストパターンの厚さ等
に特に注意は払われていなかった。
上にトランジスタ、抵抗等の素子を形成した後、絶縁膜
２を堆積し（第４図（ａ）参照）、第４図（ｂ）に示す
ように、その上に化学的に安定な物質、例えば、金等の
金属膜３を堆積している。そして金属膜３上に、配線パ
ターンを有するフォトレジストパターン４を形成し、こ
のフォトレジストパターンをマスクとして金属膜３をエ
ッチングすることにより、配線を形成している。そし
て、従来の方法では、フォトレジストパターンの厚さ等
に特に注意は払われていなかった。
【０００３】
【発明が解決しようとする課題】上記のように、イオン
ミリング法によりエッチングする場合には、エッチング
された金属、特に化学的に安定な金等が、マスクとなっ
ているフォトレジスト等に第４図（ｃ）に示すように、
再付着し、フォトレジストを溶解して除去した際、第４
図（ｄ）のＡで示すように突出部（ピット）が残ってし
まい、その上に形成する上層配線層等と接触し短絡し、
半導体装置全体が不良となってしまうことがあった。
ミリング法によりエッチングする場合には、エッチング
された金属、特に化学的に安定な金等が、マスクとなっ
ているフォトレジスト等に第４図（ｃ）に示すように、
再付着し、フォトレジストを溶解して除去した際、第４
図（ｄ）のＡで示すように突出部（ピット）が残ってし
まい、その上に形成する上層配線層等と接触し短絡し、
半導体装置全体が不良となってしまうことがあった。
【０００４】本発明は上記問題点に鑑み、エッチングの
際の金属の再付着による不良原因をなくすことができる
半導体装置の配線形成方法を提供することを目的とす
る。
際の金属の再付着による不良原因をなくすことができる
半導体装置の配線形成方法を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明の半導体装置の配
線形成方法は、半導体基板上に配線パターン用の金属膜
を形成する第１工程と、この金属膜上にフォトレジスト
を形成し、配線パターンを有するフォトレジストパター
ンを形成する第２工程と、第２工程で形成したフォトレ
ジストパターンを異方性エッチングして、所定の厚さに
する第３工程と、金属膜を、フォトレジストパターンを
マスクとして用いエッチングし配線パターンを形成する
エッチング工程と含み、エッチング工程において、金属
膜の不要部分のエッチング除去が完了した時には、フォ
トレジストの除去が完了していることを特徴とする。
線形成方法は、半導体基板上に配線パターン用の金属膜
を形成する第１工程と、この金属膜上にフォトレジスト
を形成し、配線パターンを有するフォトレジストパター
ンを形成する第２工程と、第２工程で形成したフォトレ
ジストパターンを異方性エッチングして、所定の厚さに
する第３工程と、金属膜を、フォトレジストパターンを
マスクとして用いエッチングし配線パターンを形成する
エッチング工程と含み、エッチング工程において、金属
膜の不要部分のエッチング除去が完了した時には、フォ
トレジストの除去が完了していることを特徴とする。
【０００６】
【作用】本発明の配線形成方法は、上記のように構成し
てあるので、フォトレジストパターンを所定の厚さにな
るように異方性エッチングしたのち、導電膜をエッチン
グするため、導電膜の不要部分のエッチングが完了時点
では、金属膜の配線パターン部分の上にはフォトレジス
トが存在していない。そのため、エッチング中、フォト
レジストに再付着した金属物は、フォトレジストのエッ
チングと共に取り除かれ、最終的にエッチングされた金
属膜の材料が再付着していない配線が形成される。
てあるので、フォトレジストパターンを所定の厚さにな
るように異方性エッチングしたのち、導電膜をエッチン
グするため、導電膜の不要部分のエッチングが完了時点
では、金属膜の配線パターン部分の上にはフォトレジス
トが存在していない。そのため、エッチング中、フォト
レジストに再付着した金属物は、フォトレジストのエッ
チングと共に取り除かれ、最終的にエッチングされた金
属膜の材料が再付着していない配線が形成される。
【０００７】
【実施例】以下、第１図、第２図及び第３図を用いて、
本発明に従う一実施例である半導体装置の配線形成方法
を説明する。
本発明に従う一実施例である半導体装置の配線形成方法
を説明する。
【０００８】第１図は、本実施例の配線形成方法の特徴
部分の工程図を示し、第２図及び第３図は、第１図の各
工程における半導体装置の断面状態を示す。
部分の工程図を示し、第２図及び第３図は、第１図の各
工程における半導体装置の断面状態を示す。
【０００９】第１図に示すように、本実施例の方法は、
半導体基板上に絶縁膜を形成する工程１０と、形成され
た絶縁膜上に配線材料の金属膜を形成する工程１１と、
金属膜上に所定の厚さのフォトレジスト膜を形成し、フ
ォトレジストを配線パターンにパターンニングする工程
１２と、フォトレジストが所定の厚さとなるまで、フォ
トレジストをエッチングする工程１３と、フォトレジス
トをマスクとして金属膜をエッチングし配線を形成する
工程１４とを含んでいる。
半導体基板上に絶縁膜を形成する工程１０と、形成され
た絶縁膜上に配線材料の金属膜を形成する工程１１と、
金属膜上に所定の厚さのフォトレジスト膜を形成し、フ
ォトレジストを配線パターンにパターンニングする工程
１２と、フォトレジストが所定の厚さとなるまで、フォ
トレジストをエッチングする工程１３と、フォトレジス
トをマスクとして金属膜をエッチングし配線を形成する
工程１４とを含んでいる。
【００１０】ここで、本発明の方法の特徴は、工程１３
でパターンニングすべき金属膜上のフォトレジスト膜の
厚さを所定の厚さにし、その後、この形成すべき配線パ
ターンの金属膜上のフォトレジストパターンは、工程１
４のエッチングにおいて、除去される金属膜と同時にエ
ッチングされるが、フォトレジストパターンが除去され
た時点またはその後に、金属膜のエッチングが完了する
ような厚さとなるように選択されなければならない。こ
のような厚さとすることにより、金属膜エッチング中に
生成されフォトレジストの側面に再付着した金属は、エ
ッチング完了時点で完全に配線パターン上から除去され
ることとなる。このフォトレジストパターンの厚さは、
金属膜のエッチングに対するエッチング特性、フォトレ
ジストのエッチングに対するエッチング特性に依存して
いるが、金属膜、エッチング方法及び条件、フォトレジ
スト等の種類が定まれば、当業者であれば容易に決定す
ることができる。
でパターンニングすべき金属膜上のフォトレジスト膜の
厚さを所定の厚さにし、その後、この形成すべき配線パ
ターンの金属膜上のフォトレジストパターンは、工程１
４のエッチングにおいて、除去される金属膜と同時にエ
ッチングされるが、フォトレジストパターンが除去され
た時点またはその後に、金属膜のエッチングが完了する
ような厚さとなるように選択されなければならない。こ
のような厚さとすることにより、金属膜エッチング中に
生成されフォトレジストの側面に再付着した金属は、エ
ッチング完了時点で完全に配線パターン上から除去され
ることとなる。このフォトレジストパターンの厚さは、
金属膜のエッチングに対するエッチング特性、フォトレ
ジストのエッチングに対するエッチング特性に依存して
いるが、金属膜、エッチング方法及び条件、フォトレジ
スト等の種類が定まれば、当業者であれば容易に決定す
ることができる。
【００１１】以下、第１図に示す各工程における半導体
装置の断面形状を参照しつつ実施例の配線形成方法を具
体的に説明する。
装置の断面形状を参照しつつ実施例の配線形成方法を具
体的に説明する。
【００１２】化合物半導体基板２０、例えばＧａＡｓ基
板上に基板との絶縁性を保つために絶縁膜２１、例えば
ＳｉＯ2 膜を形成する。この状態を第２図（ａ）に示
す。
板上に基板との絶縁性を保つために絶縁膜２１、例えば
ＳｉＯ2 膜を形成する。この状態を第２図（ａ）に示
す。
【００１３】次に、絶縁膜２１上に、配線の材料となる
金属膜層２２を蒸着装置により形成する。この金属膜層
２２は、多層構造であり、基板側からＴｉ、Ｐｔ、Ａｕ
の３層構造となっている。そして、それらは、それぞれ
１０００オングストローム、５００オングストローム、
５０００オングストロームの厚さに形成されている。こ
の状態を第２図（ｂ）に示す。
金属膜層２２を蒸着装置により形成する。この金属膜層
２２は、多層構造であり、基板側からＴｉ、Ｐｔ、Ａｕ
の３層構造となっている。そして、それらは、それぞれ
１０００オングストローム、５００オングストローム、
５０００オングストロームの厚さに形成されている。こ
の状態を第２図（ｂ）に示す。
【００１４】次に、金属膜層２２上に、１．３μｍの厚
さのフォトレジストを塗布し、リソグラフィ技術を利用
してパターンニングし、フォトレジストパターン２３を
形成する。この状態を第２図（ｃ）に示す。
さのフォトレジストを塗布し、リソグラフィ技術を利用
してパターンニングし、フォトレジストパターン２３を
形成する。この状態を第２図（ｃ）に示す。
【００１５】そして、次に、反応性イオンエッチング装
置（ＲＩＥ装置）でＯ2 ガスのプラズマを用いて、フォ
トレジストパターン２３を異方性エッチングし、形成す
べき配線の金属膜２２上のフォトレジストパターン２３
の厚さを０．７μｍまでに減らす。このエッチングで
は、金属膜２２は、ほとんどエッチングされず、先の工
程で形成したフォトレジストパターンがエッチングされ
る。この状態を第２図（ｄ）に示す。この図で点線で示
した部分は厚さを減らされたフォトレジストパターン部
分である。
置（ＲＩＥ装置）でＯ2 ガスのプラズマを用いて、フォ
トレジストパターン２３を異方性エッチングし、形成す
べき配線の金属膜２２上のフォトレジストパターン２３
の厚さを０．７μｍまでに減らす。このエッチングで
は、金属膜２２は、ほとんどエッチングされず、先の工
程で形成したフォトレジストパターンがエッチングされ
る。この状態を第２図（ｄ）に示す。この図で点線で示
した部分は厚さを減らされたフォトレジストパターン部
分である。
【００１６】次に、イオンミリング装置でＡｒガスを流
しつつ、エッチングを行う。このエッチングでは、金属
膜２２と共に、フォトレジストパターン２３もエッチン
グされる。そして、取り除くべき金属膜２２ａ（配線と
ならない部分）の除去が終了した時点で、フォトレジス
トパターン２３も完全に除去される。ここで、金属膜２
２ａの除去と、フォトレジストパターン２３の除去が同
時に完了する必要はなく、金属膜２２ａの除去が完了す
る前に、フォトレジストパターンが除去されても良い。
このように構成することにより、金属膜２２ａのエッチ
ングの際、飛散する金属がフォトレジストパターンに再
付着しても、そのフォトレジストパターンと共に除去さ
れてしまい、第３図に示すような金属パターンが形成さ
れ、先に説明した従来技術にような金属ピットが生成さ
れず、上層配線の配線と短絡を生じるようなことはなく
なる。
しつつ、エッチングを行う。このエッチングでは、金属
膜２２と共に、フォトレジストパターン２３もエッチン
グされる。そして、取り除くべき金属膜２２ａ（配線と
ならない部分）の除去が終了した時点で、フォトレジス
トパターン２３も完全に除去される。ここで、金属膜２
２ａの除去と、フォトレジストパターン２３の除去が同
時に完了する必要はなく、金属膜２２ａの除去が完了す
る前に、フォトレジストパターンが除去されても良い。
このように構成することにより、金属膜２２ａのエッチ
ングの際、飛散する金属がフォトレジストパターンに再
付着しても、そのフォトレジストパターンと共に除去さ
れてしまい、第３図に示すような金属パターンが形成さ
れ、先に説明した従来技術にような金属ピットが生成さ
れず、上層配線の配線と短絡を生じるようなことはなく
なる。
【００１７】本発明は、上記実施例に限定されず種々の
変形例が考えられ得る。
変形例が考えられ得る。
【００１８】具体的には、本発明の方法は上記実施例で
説明したような金属膜ばかりでなく、特に化学的に安定
な金属、例えば金等より構成される配線を形成する際有
効である。しかし、エッチングを行った際、エッチング
により除去された金属が、際付着するような金属を使用
している配線を作成する際には、どのような物であって
も適用することができる
説明したような金属膜ばかりでなく、特に化学的に安定
な金属、例えば金等より構成される配線を形成する際有
効である。しかし、エッチングを行った際、エッチング
により除去された金属が、際付着するような金属を使用
している配線を作成する際には、どのような物であって
も適用することができる
【００１９】
【発明の効果】以上の通り、本発明の配線形成方法を用
いることにより、配線パターン完了後、金属ピットが形
成されていないため、上層配線と短絡を生じないような
配線を形成でき、信頼性の高い配線形成が可能になる。
いることにより、配線パターン完了後、金属ピットが形
成されていないため、上層配線と短絡を生じないような
配線を形成でき、信頼性の高い配線形成が可能になる。
【図１】本発明に従う一実施例である半導体装置の配線
形成方法の工程図である。
形成方法の工程図である。
【図２】図１に示す各工程のおける半導体装置の断面構
造を示す図である。
造を示す図である。
【図３】本発明の実施例の方法により形成される配線構
造を示す図である。
造を示す図である。
【図４】従来の半導体装置の配線形成方法を説明する図
である。
である。
１、２０…半導体基板 ２、２１…絶縁膜 ３、２２…金属膜 ４、２３…フォトレジストパターン Ａ…金属ピット
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体基板上に配線パターン用の金属膜
を形成する第１工程と、 前記金属膜上にフォトレジストを形成し、配線パターン
を有するフォトレジストパターンを形成する第２工程
と、 前記第２工程で形成したフォトレジストパターンを異方
性エッチングして、所定の厚さにする第３工程と、 前記金属膜を、前記フォトレジストパターンをマスクと
して用いエッチングし配線パターンを形成するエッチン
グ工程と含み、 前記エッチング工程において、前記金属膜の不要部分の
エッチング除去が完了した時には、前記フォトレジスト
の除去が完了していることを特徴とする半導体装置の配
線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19331191A JPH0536650A (ja) | 1991-08-01 | 1991-08-01 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19331191A JPH0536650A (ja) | 1991-08-01 | 1991-08-01 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536650A true JPH0536650A (ja) | 1993-02-12 |
Family
ID=16305799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19331191A Pending JPH0536650A (ja) | 1991-08-01 | 1991-08-01 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536650A (ja) |
-
1991
- 1991-08-01 JP JP19331191A patent/JPH0536650A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606900B2 (ja) | パターン形成方法 | |
| EP0547906B1 (en) | Method for forming contact vias in integrated circuits | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH0536650A (ja) | 半導体装置の配線形成方法 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JPH0536846A (ja) | 半導体装置の製造方法 | |
| JPH0293081A (ja) | 多層膜のエッチング法 | |
| JPH0570301B2 (ja) | ||
| JPH0513409A (ja) | 半導体装置の製造方法 | |
| KR19990038804A (ko) | 반도체 소자의 마스크 제조방법 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JPH07176501A (ja) | 半導体装置の製造方法 | |
| JP2948695B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| KR100255156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS6211783B2 (ja) | ||
| JP2715813B2 (ja) | 微細パターン形成方法 | |
| JPS5877246A (ja) | 多層配線構造の形成方法 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| JP3079608B2 (ja) | 半導体装置の製造方法 | |
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| JPH0555211A (ja) | 配線形成方法 | |
| JP2000183165A (ja) | 導電体、溝配線及びコンタクトの形成方法 | |
| JPH04283929A (ja) | 半導体装置の製造方法 | |
| JPH06291116A (ja) | 半導体装置の製造方法 | |
| JPS61272981A (ja) | ジヨセフソン装置の製造方法 |