JPH0536856A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0536856A JPH0536856A JP19047391A JP19047391A JPH0536856A JP H0536856 A JPH0536856 A JP H0536856A JP 19047391 A JP19047391 A JP 19047391A JP 19047391 A JP19047391 A JP 19047391A JP H0536856 A JPH0536856 A JP H0536856A
- Authority
- JP
- Japan
- Prior art keywords
- package
- socket
- recess
- semiconductor device
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
Landscapes
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】
【目的】ＩＣパッケージ１とＩＣソケット２によって構
成される半導体装置において、物理的に誤挿入を防止す
ることを可能にする。 【構成】ＩＣパッケージ１の凹部３は、ＩＣパッケージ
１の中心に対し非点対称な位置にあり、また、ＩＣソケ
ット２の凸部４はＩＣパッケージ１と装着する場合、凹
部３と適合する位置にある。そのため、ＩＣパッケージ
１を間違った向きに装着しても物理的に誤挿入を防止す
ることができる。
成される半導体装置において、物理的に誤挿入を防止す
ることを可能にする。 【構成】ＩＣパッケージ１の凹部３は、ＩＣパッケージ
１の中心に対し非点対称な位置にあり、また、ＩＣソケ
ット２の凸部４はＩＣパッケージ１と装着する場合、凹
部３と適合する位置にある。そのため、ＩＣパッケージ
１を間違った向きに装着しても物理的に誤挿入を防止す
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体集積回路パッケージと半導体集積回路用ソケット
にて構成される半導体装置に関する。
半導体集積回路パッケージと半導体集積回路用ソケット
にて構成される半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置はＰｉｎ Ｇｒｉｄ
Ａｒｒａｙ（以下ＰＧＡと記す）式のパッケージでは、
図６に示すように、半導体集積回路パッケージ（以下Ｉ
Ｃパッケージと記す）を中心にして非点対称な位置に誤
挿入防止ピン６を設けることによって、物理的に装着作
業者の誤挿入を防いでいるが、他の方式のＩＣパッケー
ジでは、図７に示すように、ＩＣパッケージ２１の向き
を示す標識７を設けるのみであった。
Ａｒｒａｙ（以下ＰＧＡと記す）式のパッケージでは、
図６に示すように、半導体集積回路パッケージ（以下Ｉ
Ｃパッケージと記す）を中心にして非点対称な位置に誤
挿入防止ピン６を設けることによって、物理的に装着作
業者の誤挿入を防いでいるが、他の方式のＩＣパッケー
ジでは、図７に示すように、ＩＣパッケージ２１の向き
を示す標識７を設けるのみであった。
【０００３】
【発明が解決しようとする課題】従来のＩＣパッケージ
を半導体集積回路用ソケット（以下ＩＣソケットと記
す）に装着する際、ＩＣパッケージの向きを示す標識
は、ＩＣパッケージに具備されているが、ＰＧＡ式パッ
ケージ以外のＩＣパッケージは、物理的に誤挿入を防止
するものは備えていなかった。このため、作業者の人為
的なミスによる誤挿入の危険性が残されており、動作不
良やシステム破壊などの原因になるという欠点がある。
を半導体集積回路用ソケット（以下ＩＣソケットと記
す）に装着する際、ＩＣパッケージの向きを示す標識
は、ＩＣパッケージに具備されているが、ＰＧＡ式パッ
ケージ以外のＩＣパッケージは、物理的に誤挿入を防止
するものは備えていなかった。このため、作業者の人為
的なミスによる誤挿入の危険性が残されており、動作不
良やシステム破壊などの原因になるという欠点がある。
【０００４】本発明の目的は、誤挿入を防止し、動作不
良やシステム破壊のないＩＣパッケージとＩＣソケット
によって構成される半導体装置を提供することにある。
良やシステム破壊のないＩＣパッケージとＩＣソケット
によって構成される半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
裏面の所定の位置に少くとも１個の所定の形状の凹部を
形成した半導体集積回路パッケージと、前記裏面と対向
する面の前記凹部と対応する位置に前記凹部と嵌合する
凸部を設けた半導体集積回路用ソケットとを有する。
裏面の所定の位置に少くとも１個の所定の形状の凹部を
形成した半導体集積回路パッケージと、前記裏面と対向
する面の前記凹部と対応する位置に前記凹部と嵌合する
凸部を設けた半導体集積回路用ソケットとを有する。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の第１の実施例のＩＣパッケ
ージをＩＣソケットへ装着する方法を説明する斜視図、
図２は本発明の第１の実施例の断面図である。ＩＣパッ
ケージ１は裏面，ＩＣソケット２は上面が見えている状
態を示している。
ージをＩＣソケットへ装着する方法を説明する斜視図、
図２は本発明の第１の実施例の断面図である。ＩＣパッ
ケージ１は裏面，ＩＣソケット２は上面が見えている状
態を示している。
【０００８】第１の実施例は、図１に示すように、ＩＣ
パッケージ１に具備されている凹部３は、ＩＣパッケー
ジ１の中心以外の位置に配置されており、ＩＣソケット
２に具備されている凸部４は、ＩＣパッケージ１の凹部
３と対応する位置に嵌合するように配置されている。従
って、この向きにＩＣパッケージ１をＩＣソケット２に
装着する場合、図２に示すように、ＩＣパッケージ１の
凹部３がＩＣソケット２の凸部に嵌合するが、逆向きに
ＩＣパッケージ１をＩＣソケット２に装着しようとした
場合、凸部４が装着を物理的に防止することにより装着
作業者のミスを防ぐことができる。
パッケージ１に具備されている凹部３は、ＩＣパッケー
ジ１の中心以外の位置に配置されており、ＩＣソケット
２に具備されている凸部４は、ＩＣパッケージ１の凹部
３と対応する位置に嵌合するように配置されている。従
って、この向きにＩＣパッケージ１をＩＣソケット２に
装着する場合、図２に示すように、ＩＣパッケージ１の
凹部３がＩＣソケット２の凸部に嵌合するが、逆向きに
ＩＣパッケージ１をＩＣソケット２に装着しようとした
場合、凸部４が装着を物理的に防止することにより装着
作業者のミスを防ぐことができる。
【０００９】図３は本発明の第２の実施例のＩＣパッケ
ージ本体の斜視図である。
ージ本体の斜視図である。
【００１０】第２の実施例は、図３に示すように、三角
形状の凹部３ａを設けた例である。三角形状の凹部３ａ
がＩＣパッケージ本体５の所定の位置にあっても、形状
が非点対称であれば、第１の実施例と同様な効果が得ら
れることは明らかである。
形状の凹部３ａを設けた例である。三角形状の凹部３ａ
がＩＣパッケージ本体５の所定の位置にあっても、形状
が非点対称であれば、第１の実施例と同様な効果が得ら
れることは明らかである。
【００１１】図４は本発明の第３の実施例のＩＣパッケ
ージ本体の斜視図、図５は本発明の第４の実施例のＩＣ
パッケージ本体の斜視図である。
ージ本体の斜視図、図５は本発明の第４の実施例のＩＣ
パッケージ本体の斜視図である。
【００１２】これまでに述べた実施例は、凹部が１つの
みであったが、図４に示すように凹部３ｂ，３ｃ，３ｄ
がＩＣパッケージ本体５の裏面中心に対し非点対称な位
置に、２つ以上の所定の数を配置しても、また、図５に
示すように所定の位置に二種類以上の大きさまたは形状
の違う凹部３ｅ，３ｆを備えても、同様の効果が得られ
ることは明らかである。
みであったが、図４に示すように凹部３ｂ，３ｃ，３ｄ
がＩＣパッケージ本体５の裏面中心に対し非点対称な位
置に、２つ以上の所定の数を配置しても、また、図５に
示すように所定の位置に二種類以上の大きさまたは形状
の違う凹部３ｅ，３ｆを備えても、同様の効果が得られ
ることは明らかである。
【００１３】更に、非点対称な形状の凹部が、２つ以上
の数で位置する場合も、同様の効果が得られることは明
らかである。
の数で位置する場合も、同様の効果が得られることは明
らかである。
【００１４】以上のように、ＩＣパッケージの凹部につ
いてのみ述べたが、貫通孔にしても同様の効果が得られ
ることは明らかである。
いてのみ述べたが、貫通孔にしても同様の効果が得られ
ることは明らかである。
【００１５】また、これまではＤｕａｌ Ｉｎｌｉｎｅ
Ｐａｃｋａｇｅ（ＤＩＰ）式パッケージについてのみ
述べたが、ＱＵＩＰ等他方式のパッケージでも同様の効
果が得られることは明らかである。
Ｐａｃｋａｇｅ（ＤＩＰ）式パッケージについてのみ
述べたが、ＱＵＩＰ等他方式のパッケージでも同様の効
果が得られることは明らかである。
【００１６】
【発明の効果】以上の説明で明らかな如く、本発明の半
導体装置は、ＩＣパッケージの裏面に、所定の形状の凹
部または貫通孔を所定の位置に少なくとも１つ以上の所
定の数を具備し、ＩＣソケットには、前記パッケージの
凹部または貫通孔と対応する位置に嵌合する形状の凸部
を具備することにより、物理的に誤挿入を防止すること
ができるという効果を有する。
導体装置は、ＩＣパッケージの裏面に、所定の形状の凹
部または貫通孔を所定の位置に少なくとも１つ以上の所
定の数を具備し、ＩＣソケットには、前記パッケージの
凹部または貫通孔と対応する位置に嵌合する形状の凸部
を具備することにより、物理的に誤挿入を防止すること
ができるという効果を有する。
【図１】本発明の第１の実施例のＩＣパッケージをＩＣ
ソケットへ装着する方法を説明する斜視図である。
ソケットへ装着する方法を説明する斜視図である。
【図２】本発明の第１の実施例の断面図である。
【図３】本発明の第２の実施例のＩＣパッケージ本体の
斜視図である。
斜視図である。
【図４】本発明の第３の実施例のＩＣパッケージ本体の
斜視図である。
斜視図である。
【図５】本発明の第４の実施例のＩＣパッケージ本体の
斜視図である。
斜視図である。
【図６】従来の半導体装置のＩＣパッケージの一例の斜
視図である。
視図である。
【図７】従来の半導体装置のＩＣパッケージの他の例の
斜視図である。
斜視図である。
１，１１，２１ ＩＣパッケージ
２ ＩＣソケット
３，３ａ，３ｂ，３ｃ，３ｅ，３ｆ 凹部
４ 凸部
５ ＩＣパッケージ本体
６ 誤挿入防止ピン
７ 標識
Claims (2)
- 【請求項１】 裏面の所定の位置に少くとも１個の所定
の形状の凹部を形成した半導体集積回路パッケージと、
前記裏面と対向する面の前記凹部と対応する位置に前記
凹部と嵌合する凸部を設けた半導体集積回路用ソケット
とを有することを特徴とする半導体装置。 - 【請求項２】 前記凹部が貫通孔であることを特徴とす
る請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19047391A JPH0536856A (ja) | 1991-07-31 | 1991-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19047391A JPH0536856A (ja) | 1991-07-31 | 1991-07-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536856A true JPH0536856A (ja) | 1993-02-12 |
Family
ID=16258700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19047391A Pending JPH0536856A (ja) | 1991-07-31 | 1991-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536856A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624508B2 (en) * | 2000-01-03 | 2003-09-23 | Sophia Wireless, Inc. | High frequency, low cost package for semiconductor devices |
-
1991
- 1991-07-31 JP JP19047391A patent/JPH0536856A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624508B2 (en) * | 2000-01-03 | 2003-09-23 | Sophia Wireless, Inc. | High frequency, low cost package for semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144092A (en) | Electronic power device heatsink clamping system | |
| JP2006008209A (ja) | 半導体装置用トレイ及び半導体装置 | |
| US7467950B2 (en) | IC socket | |
| US5114358A (en) | Chip carrier socket | |
| US20050082374A1 (en) | Portable electronic device | |
| US5547389A (en) | Integrated circuit chip socket | |
| US6164981A (en) | Package socket system | |
| JPH05226803A (ja) | 実装回路基板 | |
| JP3622866B2 (ja) | 電気部品用ソケット | |
| JP3090634B2 (ja) | プリント基板用コネクタの固定構造 | |
| JPH0722535A (ja) | 半導体装置 | |
| JP2006100189A (ja) | モジュール用コネクタ装置 | |
| US20030027457A1 (en) | Foolproof flash ROM package/socket design | |
| JPH0936283A (ja) | 半導体パッケージ及びｉｃソケット | |
| JP2800335B2 (ja) | 半導体ダイオード | |
| JP2629462B2 (ja) | 集積回路パッケージのヒートシンクの取付け構造 | |
| JP2675501B2 (ja) | 半導体パッケージ | |
| JPS63128652A (ja) | 半導体装置実装体 | |
| JP2990977B2 (ja) | リードフレーム | |
| JPH05152468A (ja) | Ｉｃソケツト | |
| JPH088553Y2 (ja) | Ｉｃソケット | |
| JPH05182730A (ja) | Ｉｃソケット | |
| JPS5911450Y2 (ja) | 半導体装置 | |
| JP2777524B2 (ja) | リードレスチップ用ｉｃソケット | |
| JPH01316965A (ja) | 半導体装置用パッケージ |