JPH0537022A

JPH0537022A - 光半導体素子の駆動回路

Info

Publication number: JPH0537022A
Application number: JP18882391A
Authority: JP
Inventors: Akio Nakajima; 明生仲嶋
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1991-07-29
Filing date: 1991-07-29
Publication date: 1993-02-12

Abstract

(57)【要約】【構成】制御入力信号Ｖ_inに基づいて、発光ダイオー
ド１をＯＮ／ＯＦＦする信号を出力する差動増幅回路２
と、上記差動増幅回路２の出力信号に基づいて、光半導
体素子を駆動する光信号を出力する発光ダイオード１
と、上記発光ダイオード１の両端に順方向のプリバイア
ス電圧Ｖ_F1を印加するダイオード１１・１２、抵抗１
３、および電流源１４を有するバイアス手段１０とを備
えている。【効果】これにより、高速、かつ、ジッタ量を抑えた
光半導体素子の駆動回路を実現することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光半導体素子を高速
に、しかも、ジッタ量を抑えて駆動する光半導体素子の
駆動回路に関するものである。

【０００２】

【従来の技術】従来、一般に、定電流の差動増幅回路に
よる駆動である光半導体素子の駆動回路は、図４に示す
ように、発光ダイオード４１、差動増幅回路４２、およ
び定電流回路４６から構成されている。これにより、制
御入力信号Ｖ_inに基づいて差動増幅回路４２を構成する
論理回路４３の各出力端子４３ａ・４３ｂからは、相互
にハイレベル／ローレベルの出力信号が出力される。そ
して、論理回路４３からの各出力信号に基づいて、差動
増幅回路４２を構成する各スイッチングトランジスタ４
４・４５が相互にＯＮ／ＯＦＦすることにより、発光ダ
イオード４１がＯＮ／ＯＦＦして光信号が伝送される。

【０００３】ここで、発光ダイオード４１がＯＮ状態の
時には、定電流回路４６の電流Ｉ_Oは、スイッチングト
ランジスタ４５を通して発光ダイオード４１の順方向電
流Ｉ_Fとして流れる。一方、発光ダイオード４１がＯＦ
Ｆ状態の時には、定電流回路４６の電流Ｉ_Oは、スイッ
チングトランジスタ４４を通して電源電圧＋Ｖ_CCより流
れる。

【０００４】

【発明が解決しようとする課題】ところが、上記従来の
構成では、制御入力信号Ｖ_inの周波数が高い場合、即
ち、光半導体素子を高速に駆動する場合、入力信号Ｖ_in
の周波数の変化に伴って光のＯＮ時間、およびＯＦＦ時
間が変化する。また、上記従来の駆動回路では、光のＯ
Ｎ／ＯＦＦ、即ち、光の立ち上がり／立ち下がりは、差
動増幅回路４２の立ち上がり／立ち下がり時間による
が、光のＯＦＦ時には、発光ダイオード４１の順方向電
流Ｉ_Fが略０Ａとなると共に、スイッチングトランジス
タ４５のコレクタ電流が略０Ａとなるため、発光ダイオ
ード４１のカソード電位が高インピーダンスになり、駆
動周波数の変化に伴う光ＯＦＦ期間の変化が発光直前の
光ＯＦＦ状態の発光ダイオード４１の状態（バイアス電
圧・電流）に変化が生じ、光の立ち上がり、および遅延
時間が変化する。

【０００５】この様子は、図５の信号波形で示される。
ここで、Ｖ_inがハイレベルで論理回路４３の出力に基づ
いて、発光ダイオード４１はＯＮ状態、逆に、Ｖ_inがロ
ーレベルで発光ダイオード４１がＯＦＦ状態として同図
に示す。Ｖ_Fは発光ダイオード４１の順方向電圧を表し
ている。上記のように光のＯＦＦ時には、光の立ち下り
は差動増幅器４２の立ち上がり時間により急峻に光がＯ
ＦＦする。即ち、Ｖ_Fが急峻に立ち上がる。しかし、発
光ダイオード４１の順方向電流Ｉ_Fが略０Ａになると、
これに伴って、急激にＶ_Fの立ち下りが鈍くなり、光の
ＯＦＦ期間でＶ_Fが徐々に低下する。図５の実線で示す
ある１つの周波数で駆動している場合は、発光ダイオー
ド４１の発光直前の順方向電圧はＶ_Fで一定で、光の遅
延時間ｔ_p1および立ち上がり時間ｔ_r1は一定で変化しな
いが、図５の破線で示す光ＯＦＦ期間の異なる駆動信号
が入った場合、発光ダイオード４１の発光直前の順方向
電圧はＶ_F3となり、ΔＶ_F＝Ｖ_F3−Ｖ_F1の電圧に相当す
る光の遅延時間ｔ_p2、および立ち上がり時間ｔ_r2に変化
を生じる。

【０００６】以上のことから、光信号の伝送を光ファイ
バデータリンク等で行う際、従来の駆動回路では、入力
信号Ｖ_inに、高周波成分を含む周波数の異なる複数の信
号からなるランダムな信号が入力されると、駆動回路の
出力は前述の遅延時間（立ち上がり／立ち下がりに要す
る時間等）のバラツキ、即ち、ジッタ量が大きくなり、
高速、かつ正確な情報伝達が困難になるという問題を有
している。

【０００７】

【課題を解決するための手段】本発明の光半導体素子の
駆動回路は、上記の課題を解決するために、以下の手段
を講じている。

【０００８】即ち、制御入力信号に基づいて、発光手段
をＯＮ／ＯＦＦする信号を出力する差動増幅回路と、上
記差動増幅回路の出力信号に基づいて、光半導体素子を
駆動する光信号を出力する発光手段と、上記発光手段の
両端に順方向のプリバイアス電圧を印加するダイオー
ド、電流源、および抵抗を有するバイアス手段とを備え
ていることを特徴としている。

【０００９】

【作用】上記の構成によれば、制御入力信号に基づいて
差動増幅回路は、スイッチングされる。そして、差動増
幅回路の出力の変化に応じて発光手段は、バイアス手段
により順方向にバイアスされているので、発光手段のス
イッチングの応答特性が改善され、高速なスイッチング
が行われる。従って、変化の激しい高周波成分を含む信
号に対しても、光半導体素子が高速に、しかも、確実に
駆動できる。

【００１０】

【実施例】本発明の一実施例について図１および図２に
基づいて説明すれば、以下の通りである。

【００１１】本実施例に係る光半導体素子の駆動回路
は、図１に示すように、発光手段としての発光ダイオー
ド１と、差動増幅回路２と、定電流回路６と、バイアス
手段１０とから構成されている。

【００１２】上記発光ダイオード１は、アノードが電源
電圧＋Ｖ_CCのプラス側に接続されており、カソードが差
動増幅回路２を構成する後述のスイッチングトランジス
タ５のコレクタに接続されている。

【００１３】上記差動増幅回路２は、ＴＴＬ（Transist
or-Transistor Logic)等からなる論理回路３と、ｎｐｎ
型のスイッチングトランジスタ４・５とからなり、論理
回路３の各出力端子３ａ・３ｂは、個々にスイッチング
トランジスタ４・５の各ベースに接続されている。スイ
ッチングトランジスタ４は、コレクタがバイアス手段１
０を構成する後述のダイオード１２のカソード、および
抵抗１３の一端に接続されており、エミッタが定電流回
路６に接続されている。スイッチングトランジスタ５
は、コレクタが前述のように発光ダイオード１のカソー
ドに接続されており、エミッタが定電流回路６に接続さ
れている。尚、上記定電流回路６は、ＧＮＤ端子が接地
されているものである。

【００１４】そして、上記の差動増幅回路２を構成する
論理回路３は、入力端子からハイレベルの制御入力信号
Ｖ_inを入力すると、出力端子３ａからローレベルの出力
信号を出力すると共に、出力端子３ｂからハイレベルの
出力信号を出力する一方、入力端子からローレベルの制
御入力信号Ｖ_inを入力すると、出力端子３ａからハイレ
ベルの出力信号を出力すると共に、出力端子３ｂからロ
ーレベルの出力信号を出力するようになっている。

【００１５】上記バイアス手段１０は、ダイオード１１
・１２と、抵抗１３と、電流源１４とからなり、各ダイ
オード１１・１２は、ダイオード１１のカソードとダイ
オード１２のアノードとを接続点として直列に接続され
ている。また、ダイオード１１のアノードは、電源電圧
＋Ｖ_CCに接続されており、ダイオード１２のカソード
は、前述のように差動増幅回路２を構成するスイッチン
グトランジスタ４のコレクタに接続されている。一方、
抵抗１３の他端は、電流源１４の一端と共に、前述の発
光ダイオード１とスイッチングトランジスタ５との接続
点Ａに接続されている。また、電流源１４の他端は、電
源電圧＋Ｖ_CCに接続されている。

【００１６】そして、上記のバイアス手段１０を構成す
るダイオード１１・１２、抵抗１３、および電流源１４
は、発光ダイオード１の光ＯＦＦ時に、出力インピーダ
ンスを低く抑えながら、発光ダイオード１の両端に順方
向に一定のバイアス電圧を印加するようになっている。

【００１７】上記の構成により、制御入力信号Ｖ_inの変
化に伴う光半導体素子の駆動回路の各部の動作について
説明すると、以下の通りである。

【００１８】制御入力信号Ｖ_inがローレベルの場合に
は、差動増幅回路２を構成する論理回路３の出力端子３
ａからはハイレベルの出力信号が出力されて、スイッチ
ングトランジスタ４のベース電位はハイレベルとなる一
方、論理回路３の出力端子３ｂからはローレベルの出力
信号が出力されて、スイッチングトランジスタ５のベー
ス電位はローレベルとなる。このため、スイッチングト
ランジスタ４はＯＮ状態となる一方、スイッチングトラ
ンジスタ５はＯＦＦ状態となり、発光ダイオード１はＯ
ＦＦ状態となる。つまり、発光ダイオード１は光信号を
照射せず、光信号がＯＦＦ状態に対応する。

【００１９】このとき、ダイオード１１・１２の各順方
向電圧をＶ_FDとすると、発光ダイオード１の両端に順方
向にかかるプリバイアス電圧Ｖ_F1は、電流源１４の電流
値と抵抗１３の抵抗値とで決まり、略次式（１）で近似
できる。尚、抵抗１３の抵抗値および電流源１４の電流
値は、それぞれＲ₁₃・Ｉ₁₄として示すものである。

【００２０】Ｖ_F1≒２×Ｖ_FD−Ｒ₁₃×Ｉ₁₄ 従って、発光ダイオード１には上記の（１）式で近似さ
れるプリバイアス電圧Ｖ_F1に相当するプリバイアス電流
Ｉ_F1が流れる状態となるので、発光ダイオード１のスイ
ッチング特性が高速化される。

【００２１】ここで、制御入力信号Ｖ_inがローレベルか
ら変化してハイレベルとなると、論理回路３の出力端子
３ａからはローレベルの出力信号が出力されて、スイッ
チングトランジスタ４のベース電位はハイレベルからロ
ーレベルへと変化する一方、論理回路３の出力端子３ｂ
からはハイレベルの出力信号が出力されて、スイッチン
グトランジスタ５のベース電位はローレベルからハイレ
ベルへと変化する。このため、スイッチングトランジス
タ４はＯＦＦ状態となる一方、スイッチングトランジス
タ５はＯＮ状態となり、発光ダイオード１は光信号を照
射するＯＮ状態となる。

【００２２】このとき、発光ダイオード１の両端に順方
向にかかる順方向電圧をＶ_F2とし、ダイオード１１・１
２の順方向電圧をＶ_FD2とし、また、定電流回路６に流
れる電流をＩ_Oとすると、発光ダイオード１に流れる順
方向電流Ｉ_F2は、近似的に次式（２）により決まる。

【００２３】Ｉ_F2≒Ｉ_O−Ｉ₁₄−（Ｖ_F2−２×Ｖ_FD2）÷Ｒ₁₃ 次に、制御入力信号Ｖ_inがハイレベルからローレベルへ
変化すると、スイッチングトランジスタ４がＯＮ状態と
なる一方、スイッチングトランジスタ５がＯＦＦ状態と
なり、これに伴って、発光ダイオード１はＯＦＦ状態と
なる。そして、前述のように光ＯＦＦ時には、発光ダイ
オード１と並列に、ダイオード１１・１２、抵抗１３、
および電流源１４が接続された状態となり、駆動回路の
出力インピーダンスを低く設定できるので、図２に示す
信号波形となり、光ＯＦＦ期間の異なる駆動信号が入っ
た場合でも、発光ダイオード１の発光直前の順方向電圧
はＶ_F1と一定であり、光の遅延時間および立ち上がり時
間は変化しない。

【００２４】したがって、接合容量の大きい発光ダイオ
ードを使用しても高速、かつ、ジッタ量を抑えた汎用性
のある光半導体素子の駆動回路が実現できる。

【００２５】本発明の他の実施例を図３に基づいて説明
すれば以下の通りである。尚、本実施例では、説明の便
宜上、前述の実施例と同様の構成部材には、同一の符号
を付記すると共に、その説明を省略するものである。

【００２６】図３は、本発明に係る半導体素子の駆動回
路の他の実施例を示すものであって、電流源１５が前述
の実施例の回路構成中のバイアス手段１０に追加された
回路要素であり、この電流源１５は、その一端がダイオ
ード１２のカソードに接続されている一方、他端が電源
電圧＋Ｖ_CCに接続されている。従って、バイアス手段１
０’は、ダイオード１１・１２、抵抗１３、および電流
源１４・１５から構成されている。

【００２７】上記の構成により、制御入力信号Ｖ_inの変
化に伴う光半導体素子の駆動回路の各部の動作について
説明すると、以下の通りである。

【００２８】制御入力信号Ｖ_inがローレベルの場合に
は、差動増幅回路２を構成する論理回路３の出力端子３
ａからはハイレベルの出力信号が出力されて、スイッチ
ングトランジスタ４のベース電位はハイレベルとなる一
方、論理回路３の出力端子３ｂからはローレベルの出力
信号が出力されて、スイッチングトランジスタ５のベー
ス電位はローレベルとなる。このため、スイッチングト
ランジスタ４はＯＮ状態となる一方、スイッチングトラ
ンジスタ５はＯＦＦ状態となり、発光ダイオード１はＯ
ＦＦ状態となる。つまり、発光ダイオード１は光信号を
照射せず、光信号がＯＦＦ状態に対応する。

【００２９】このとき、ダイオード１１・１２の各順方
向電圧をＶ_FDとすると、発光ダイオード１の両端に順方
向にかかるプリバイアス電圧Ｖ_F1は、前述の実施例と同
様に、前記した（１）式で略近似できる。

【００３０】ここで、制御入力信号Ｖ_inがローレベルか
ら変化してハイレベルとなると、論理回路３の出力端子
３ａからはローレベルの出力信号が出力されて、スイッ
チングトランジスタ４のベース電位はハイレベルからロ
ーレベルへと変化する一方、論理回路３の出力端子３ｂ
からはハイレベルの出力信号が出力されて、スイッチン
グトランジスタ５のベース電位はローレベルからハイレ
ベルへと変化する。このため、スイッチングトランジス
タ４はＯＦＦ状態となる一方、スイッチングトランジス
タ５はＯＮ状態となり、発光ダイオード１は光信号を照
射するＯＮ状態となる。

【００３１】このとき、発光ダイオード１の両端に順方
向にかかる順方向電圧をＶ_F2とし、ダイオード１１の順
方向電圧をＶ_FD2とし、また、定電流回路６に流れる電
流をＩ_Oとすると、発光ダイオード１に流れる順方向電
流Ｉ_F2は、近似的に次式（３）により決まる。

【００３２】Ｉ_F2≒Ｉ_O−Ｉ₁₄−Ｉ₁₅ ただし、Ｖ_F2−Ｒ₁₃×Ｉ₁₅＜２×Ｖ_FDD Ｖ_FDD：ダイオード１１・１２の立ち上がり電圧次に、制御入力信号Ｖ_inがハイレベルからローレベルへ
変化すると、スイッチングトランジスタ４がＯＮ状態と
なる一方、スイッチングトランジスタ５がＯＦＦ状態と
なり、これに伴って、発光ダイオード１はＯＦＦ状態と
なる。そして、前述のように光ＯＦＦ時には、前述の実
施例と同様に、発光ダイオード１と並列に、ダイオード
１１・１２、抵抗１３、および電流源１４・１５が接続
された状態となり、駆動回路の出力インピーダンスを低
く設定できる。

【００３３】以上のように、前述の実施例に加えて、バ
イアス手段に追加さた電流源１５によって、差動増幅回
路２のトランジスタ４側とトランジスタ５側とで、より
等しい回路構成にすることができるため、光のＯＮ時と
光のＯＦＦ時とのバランスが取れるため、より正確な光
半導体素子の駆動を可能にする。

【００３４】また、発光ダイオード１の順方向電流Ｉ_F
が定電流源６と電流源１４・１５との電流値により設定
できる利点も持つ。

【００３５】

【発明の効果】本発明の光半導体素子の駆動回路は、以
上のように、制御入力信号に基づいて、発光手段をＯＮ
／ＯＦＦする信号を出力する差動増幅回路と、上記差動
増幅回路の出力信号に基づいて、光半導体素子を駆動す
る光信号を出力する発光手段と、上記発光手段の両端に
順方向のプリバイアス電圧を印加するダイオード、電流
源、および抵抗を有するバイアス手段とを備えている構
成である。

【００３６】これにより、ダイオードと抵抗と電流源と
を有する簡素なバイアス手段を設けるだけで、高周波成
分を含む変化の激しい光信号に対しても、光半導体素子
を高速に、しかも、ジッタ量を抑えて駆動可能となる。

【００３７】また、バイアス手段を構成する抵抗の代わ
りに逆並列接続したダイオードを使用しても同効果があ
ることは言うまでもない。

【００３８】さらに、Ｐ型基板を有する光半導体素子と
本発明に係る光半導体素子の駆動回路とを組み合わせる
と、電源電圧のフレームと同一フレーム上に光半導体素
子をダイボンディングすれば、光半導体素子の外部端子
として３ピンのワンパッケージに収納することができる
ので、装置をより小型化でき、コスト低減が可能となる
等の効果を併せて奏する。

【図面の簡単な説明】

【図１】本発明の一実施例における光半導体素子の駆動
回路を示す回路図である。

【図２】上記駆動回路の動作を示す信号波形図である。

【図３】本発明の他の実施例における光半導体素子の駆
動回路を示す回路図である。

【図４】従来例の光半導体素子の駆動回路を示す回路図
である。

【図５】上記駆動回路の動作を示す信号波形図である。

【符号の説明】

１発光ダイオード（発光手段）２差動増幅回路１０バイアス手段１１・１２ダイオード１３抵抗１４・１５電流源Ｖ_in 制御入力信号Ｖ_F1 プリバイアス電圧

Claims

【特許請求の範囲】【請求項１】制御入力信号に基づいて、発光手段をＯＮ
／ＯＦＦする信号を出力する差動増幅回路と、上記差動増幅回路の出力信号に基づいて、光半導体素子
を駆動する光信号を出力する発光手段と、上記発光手段の両端に順方向のプリバイアス電圧を印加
するダイオード、電流源、および抵抗を有するバイアス
手段とを備えていることを特徴とする光半導体素子の駆
動回路。