JPH0538880U - 半導体の実装構造 - Google Patents

Abstract

(57)【要約】 【目的】 複数個の電子部品を配線基板上に表面実装さ
せた際の実装面積を小さくすることができ、言い換えれ
ば多数の電子部品を実装でき著しく高密度の表面実装が
可能になる半導体の実装構造を提供することを目的とす
るものである。 【構成】 半導体の実装構造であって、半導体チップを
搭載しフィルムキャリヤにより形成されたＴＡＢパッケ
ージを配線基板上に立設するよう実装したものである。
また、上記ＴＡＢパッケージの両端に配線基板との接続
部が設けられているものである。また、上記ＴＡＢパッ
ケージに屈曲部を設け屈曲可能に構成したものである。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、フィルムキャリヤ（ＴＡＢ：Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏ ｎｄｉｎｇ）を利用して、例えば半導体チップ等の電子部品を配線基板上に実装 する半導体の実装構造に関するものである。

【０００２】

【従来の技術】

従来より、ＩＣやＬＳＩ等の半導体チップの高性能化にともない、著しく高密 度の実装技術が要求されるようになって来た。 そこで近年、ＩＣチップ等の高密度多端子を有する半導体チップ等の電子部品 を高い信頼性で配線基板上に接続する技術として、フィルムキャリヤ（ＴＡＢ） を利用して電子部品を印刷配線基板上に高密度表面実装する実装技術が開発され 実用されるようになってきている。

【０００３】

【考案が解決しようとする課題】

しかしながら、上述した従来の実装技術において、複数個の半導体チップを基 板上に表面実装させた際には、当然ながらその複数個分の面積を必要とすること になる。 特に、例えば液晶パネル・ＩＣカード・電卓等の比較的制限された一定の実装 面積内に半導体チップを実装した場合には、その実装できる半導体チップの個数 が制限される（個数が少なくなる）という問題があった。

【０００４】 従って、本考案は上記した事情を考慮してなされたもので、複数個の電子部品 を配線基板上に表面実装させた際の実装面積を小さくすることができ、言い換え れば多数の電子部品を実装でき著しく高密度の表面実装が可能となる半導体の実 装構造を提供することを目的とするものである。

【０００５】

【課題を解決するための手段】 本考案は上記した目的を達成するために、半導体チップを搭載しフィルムキャ リヤにより形成されたＴＡＢパッケージを配線基板上に立設するよう実装したこ とを特徴とするものである。 また、上記ＴＡＢパッケージの両端に配線基板との接続部が設けられているこ とを特徴とするものである。 また、上記ＴＡＢパッケージを屈曲可能に構成したことを特徴とするものであ る。

【０００６】

【実施例】

以下、本考案に係る半導体の実装構造の好適一実施例を図面に基づいて説明す る。 図１は本実施例における半導体の実装構造の縦置状態を示す図であり、同図（ ａ）はその全体斜視図、同図（ｂ）はその側面図である。図２は本実施例におけ る半導体の実装構造の横置状態を示す図であり、同図（ａ）はその全体斜視図、 同図（ｂ）はその側面図である。図３は半導体チップを複数搭載したフィルムキ ャリア（ＴＡＢ）型半導体の構造を示す平面図である。図４は半導体チップを単 数搭載したフィルムキャリヤ（ＴＡＢ）型半導体の構造を示す平面図である。

【０００７】 まず、フィルムキャリヤ（ＴＡＢ）型半導体の構造は図３に示す如く、搬送及 び位置決め用スプロケットホール（１１）と、半導体チップ（１）が入る開孔部 であるデバイスホール（１９）及びＯＬＢ用ホール（２０）を有するポリイミド 等の絶縁フィルム上に、銅等の金属箔を接着し、金属箔をエッチング等により所 望の形状のリード（インナーリード（１５），アウターリード（１６））と電気 選別のためのパッド（１４）とを形成してフィルムキャリヤテープ（１０）を製 造する。また、半導体チップ（１）の電極端子上に金属突起物であるバンプを形 成する。

【０００８】 次に、フィルムキャリヤテープ（１０）のインナーリード（１５）と半導体チ ップ（１）のバンプとを熱圧着法又は共晶法等によりインナーリードボンディン グ（ＩＬＢ）し、フィルムキャリヤテープに装着された状態で電気選別用パッド （１４）上に接触子を接触させて半導体チップ（１）の電気選別及びバイアス試 験を実施する。これにより、フィルムキャリヤ型半導体装置が完成する。なお、 信頼性向上及び機械的保護のため、樹脂をポッテングして樹脂封止を行っても良 い。

【０００９】 そして、上記したフィルムキャリヤ型半導体装置を配線基板（２）に実装する ために、アウターリード（１６）を所定の長さ（所定形状）に切断し、ＴＡＢパ ッケージ（５）を形成する。

【００１０】 なお、本実施例では、上記ＴＡＢパッケージ（５）の両端に配線基板（２）と の接続部（４）（４）が設けられており、更に、上記ＴＡＢパッケージ（５）を 折り曲げ可能とするために屈曲部（例えばスリット）（３ａ）・（３ｂ）（３ｃ ）が複数形成されているものである。

【００１１】 そして、本実施例では図１及び図２に示すように、上記の如く形成されたＴＡ Ｂパッケージ（５）を配線基板（２）上に立設する状態で実装するものであり、 まず、ＴＡＢパッケージ（５）の中央の屈曲部（３ａ）部分で半導体チップ（１ ）（１）が互いに背向いになるよう２つ折りにし、そして両端の屈曲部（３ｃ） （３ｃ）部分で接続部（４）（４）が互いに離反する方向へ略９０°屈曲したも のである。 例えば、接続部（４）（４）の面積が少なく高さ方向（基板（２）に対し垂直 方向）に余裕のある場合には縦置状態（図１の（ａ）及び（ｂ））とし、あるい は、高さに余裕のない場合には途中の屈曲部（３ｂ）（３ｂ）の部分で更に横方 向（基板（２）に対し水平方向）に折り曲げて、他の半導体チップ部品（８）の 上方に重ねて高さを低くした横置状態（図２の（ａ）及び（ｂ））に構成するも のである。

【００１２】 なお、アウターリード（１６）を配線基板（２）の導電パターンにアウターリ ードボンディング（ＯＬＢ）する工程はＩＬＢ工程と同様に加圧ツールにより、 リードを加圧加熱して実施するもので、接合は熱圧着法又は共晶法又は半田を使 用したろう付け等により実施される。

【００１３】 以上、本考案の好適一実施例について詳細に説明したが、本考案はこれに限定 されるものではなく、本考案の範囲を逸脱することなく種々の修正が可能である ことは明白である。

【００１４】 例えば、屈曲部（３ａ）・（３ｂ）・（３ｃ）は本実施例のようなスリット形 状に限らず、凹み，ミシン目，薄み等、ＴＡＢパッケージ（５）の屈曲を可能に する種々の構造に置き換えることができる。 また、例えば図５に示す如く、ＴＡＢパッケージ（５ｂ）に搭載する半導体チ ップ（１）（１）を、中心位置よりずらして互いに異なる配置に形成し、アコー ディオン式に折り曲げて実装することにより、厚さ寸法（Ｈ）がより一層薄くで きる利点がある。 また、上述した実施例では、ＴＡＢパッケージ（５）に半導体チップ（１）を ２個搭載した例で説明したが、これに限らず、２個以上（複数）搭載できること は勿論のこと、例えば図４に示すＴＡＢパッケージ（５ａ）の如く、１個（単数 ）搭載しても良いことは言うまでもない。この場合には、特にピン数の多い半導 体チップ（１）において、左右にパターンを振り分けることにより接続部のピッ チを広げることができる。 なお、これら図４及び図５のＴＡＢパッケージ（５ａ）及び（５ｂ）において 、符号は前述した実施例と同一のため、ここでの説明は省略した。

【００１５】 以上の如く本実施例によれば、半導体チップ（１）を搭載しフィルムキャリヤ により形成されたＴＡＢパッケージ（５）を配線基板（２）上に立設するよう実 装したことにより、複数個の半導体チップ（１）を配線基板（２）上に表面実装 させた際の実装面積を小さくすることができ、言い換えれば多数の半導体チップ （１）を実装することができ、著しく高密度の表面実装が可能となる。 更に、上記ＴＡＢパッケージ（５）の両端に配線基板（２）との接続部（４） （４）が設けられていることにより、接続部の面積を少く構成することができる と共に、立設したＴＡＢパッケージ（５）を安定して支持することができる利点 がある。 更に、上記ＴＡＢパッケージ（５）に屈曲部（３ｂ）等を設け屈曲可能に構成 したことにより、基板（２）に対し縦置状態（図１参照）に限らず横置状態（図 ２参照）にもすることが可能となり、高さを低く構成することができる利点があ る。

【００１６】

【考案の効果】

以上詳細に説明したように本考案によれば、次に記載する効果を奏する。 請求項１の半導体の実装構造においては、複数個の電子部品を配線基板上に表 面実装させた際の実装面積を小さくすることができ、言い換えれば多数の電子部 品を実装することができ、著しく高密度の表面実装が可能になるという効果を奏 し得るものである。 請求項２の半導体の実装構造においては、接続部の面積を少く構成することが できると共に、立設したＴＡＢパッケージを安定して支持することができる利点 がある。 請求項３の半導体の実装構造においては、基板に対し縦置状態に限らず横置状 態にもすることが可能となり、高さを低く構成することができる。

【図面の簡単な説明】

【図１】 本考案に係る半導体の実装構造の縦置状態を
示す図。

【図２】 本考案に係る半導体の実装構造の横置状態を
示す図。

【図３】 半導体チップを複数搭載したフィルムキャリ
ヤ（ＴＡＢ）型半導体の構造を示す平面図。

【図４】 半導体チップを単数搭載したフィルムキャリ
ア（ＴＡＢ）型半導体の構造を示す平面図。

【図５】 本考案に係る半導体の実装構造の他の一例を
示す図。

【符号の説明】

（１） 半導体チップ （２） 配線基板 （３ａ）（３ｂ）（３ｃ） 屈曲部 （４） 接続部 （５）（５ａ）（５ｂ） ＴＡＢパッケージ

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】 半導体チップを搭載しフィルムキャリヤ
   により形成されたＴＡＢパッケージを配線基板上に立設
   するよう実装したことを特徴とする半導体の実装構造。
2. 【請求項２】 請求項１記載の半導体の実装構造におい
   て、ＴＡＢパッケージの両端に配線基板との接続部が設
   けられていることを特徴とする半導体の実装構造。
3. 【請求項３】 請求項１又は２記載の半導体の実装構造
   において、ＴＡＢパッケージを屈曲可能に構成したこと
   を特徴とする半導体の実装構造。