JPH053933B2 - - Google Patents

Info

Publication number
JPH053933B2
JPH053933B2 JP60173864A JP17386485A JPH053933B2 JP H053933 B2 JPH053933 B2 JP H053933B2 JP 60173864 A JP60173864 A JP 60173864A JP 17386485 A JP17386485 A JP 17386485A JP H053933 B2 JPH053933 B2 JP H053933B2
Authority
JP
Japan
Prior art keywords
transistor
base
collector
whose
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60173864A
Other languages
Japanese (ja)
Other versions
JPS6234414A (en
Inventor
Hideji Watabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP60173864A priority Critical patent/JPS6234414A/en
Publication of JPS6234414A publication Critical patent/JPS6234414A/en
Publication of JPH053933B2 publication Critical patent/JPH053933B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、たとえば1端子型の集積回路化発振
回路として使用されるシユミツトトリガ型の三角
波発振回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a Schmitt trigger type triangular wave oscillation circuit used, for example, as a one-terminal type integrated circuit oscillation circuit.

〔発明の技術的背景〕[Technical background of the invention]

第3図は従来の集積回路(IC)化された1端
子型の三角波発振回路を示しており、差動増幅型
の電圧比較用の差動対トランジスタQ1,Q2と、
上記トランジスタQ1のコレクタ電流により駆動
される入力トランジスタQ3および第1、第2の
出力トランジスタQ4,Q5を有するカレントミラ
ー回路31と、外部の定電圧源32から定電圧
Vrが印加される定電圧端子33と、前記トラン
ジスタQ1のベースとの間に接続された直列抵抗
R1,R2と、この直列抵抗R1,R2の相互接続点と
接地端子34との間に接続されて前記カレントミ
ラー回路31の第1の出力トランジスタQ4の出
力がベースに与えられるスイツチングトランジス
タQ6と、前記定電圧端子33と前記トランジス
タQ2のベースとの間に接続された抵抗R3と、上
記トランジスタQ2のベースと前記接地端子34
との間に接続された直列抵抗R4,R5と、この直
列抵抗R4,R5の相互接続点と接地端子34との
間に接続されて前記カレントミラー回路31の第
2の出力トランジスタQ5の出力がベースに与え
られるスイツチングトランジスタQ7と、前記ト
ランジスタQ1のベースに接続された出力端子3
5に外付け接続される発振用容量Cと、前記トラ
ンジスタQ2のコレクタおよびカレントミラー回
路31に接続された電源端子36と、前記差動対
トランジスタQ1,Q2のエミツタ共通接続点と接
地端子34との間に接続された定電流源36とか
らなる。
FIG. 3 shows a conventional one-terminal type triangular wave oscillation circuit implemented as an integrated circuit (IC), which includes differential pair transistors Q 1 and Q 2 for differential amplification type voltage comparison,
A current mirror circuit 31 includes an input transistor Q 3 driven by the collector current of the transistor Q 1 and first and second output transistors Q 4 and Q 5 , and a constant voltage from an external constant voltage source 32.
A series resistor connected between the constant voltage terminal 33 to which V r is applied and the base of the transistor Q 1
The output of the first output transistor Q 4 of the current mirror circuit 31 is connected between the interconnection point of R 1 and R 2 and the series resistors R 1 and R 2 and the ground terminal 34, and the output of the first output transistor Q 4 of the current mirror circuit 31 is given to the base. A switching transistor Q 6 , a resistor R 3 connected between the constant voltage terminal 33 and the base of the transistor Q 2 , and a resistor R 3 connected between the base of the transistor Q 2 and the ground terminal 34
and a second output transistor of the current mirror circuit 31 connected between the interconnection point of the series resistors R 4 and R 5 and the ground terminal 34. a switching transistor Q7 whose base is given the output of Q5 ; and an output terminal 3 connected to the base of the transistor Q1 .
5, the collector of the transistor Q 2 and the power supply terminal 36 connected to the current mirror circuit 31, the emitter common connection point of the differential pair transistors Q 1 and Q 2 , and ground. and a constant current source 36 connected between the terminal 34 and the constant current source 36 .

上記1端子型の三角波発振回路において、トラ
ンジスタQ1のベース電位VAがトランジスタQ2の
ベース電位VBより低い場合には、トランジスタ
Q1はオフ状態、トランジスタQ2はオン状態であ
り、カレントミラー回路31およびスイツチング
トランジスタQ6,Q7はそれぞれオフ状態である。
このとき、トランジスタQ2のベース電位は高レ
ベルであり、その値VB(H)は VB(H)=Vr×R4+R5/R3+R4+R5 …(1) となつている。
In the above one-terminal type triangular wave oscillation circuit, if the base potential V A of transistor Q 1 is lower than the base potential V B of transistor Q 2 , the transistor
Q 1 is in an off state, transistor Q 2 is in an on state, and current mirror circuit 31 and switching transistors Q 6 and Q 7 are each in an off state.
At this time, the base potential of transistor Q 2 is at a high level, and its value V B (H) is V B (H) = V r × R 4 + R 5 / R 3 + R 4 + R 5 (1) There is.

この状態のとき、トランジスタQ1のベース電
位VAは容量Cが抵抗R1,R2を介して定電圧源3
2より充電されることにより上昇し、このベース
電位VAが前記トランジスタQ2のベース電位VB(H)
と同等の大きさになると、トランジスタQ1がオ
ン状態に反転し、カレントミラー回路31もオン
状態に反転し、スイツチングトランジスタQ6,
Q7もオン状態に反転する。これによつて、トラ
ンジスタQ2のベース電位は直ちに低レベルにな
より、その値VB(L)は VB(L)=Vr×R4+RQ7/R3+R4+RQ7 …(2) となる。ここで、RQ7はトランジスタQ7のオン抵
抗であつて、一般にR3,R4,R5に比べて非常に
小さいので VB(H)>VB(L) …(3) となる。したがつて、上記状態(トランジスタ
Q1がオン、トランジスタQ2がオフ)を維持する
正帰還作用が働く。
In this state, the base potential V A of the transistor Q 1 is connected to the constant voltage source 3 by the capacitor C via the resistors R 1 and R 2 .
The base potential V A rises due to being charged from the transistor Q 2, and this base potential V A becomes the base potential V B (H) of the transistor Q 2 .
When the size becomes equal to , the transistor Q 1 is turned on, the current mirror circuit 31 is also turned on, and the switching transistors Q 6 ,
Q 7 also flips to the on state. As a result, the base potential of the transistor Q 2 immediately becomes a low level, and its value V B (L) is V B (L) = V r × R 4 + R Q7 /R 3 + R 4 + R Q7 …(2 ) becomes. Here, R Q7 is the on-resistance of the transistor Q 7 and is generally much smaller than R 3 , R 4 , and R 5 , so V B(H) > V B(L) (3). Therefore, the above condition (transistor
A positive feedback effect works to keep transistor Q 1 on and transistor Q 2 off).

一方、上述したようにスイツチングトランジスタ
Q6がオン状態になると、トランジスタQ1のベー
ス電位VAは、抵抗R2およびトランジスタQ6のオ
ン抵抗RQ6を介して容量Cの電荷が放電されるの
で低下を始める。このベース電位VAが前記ベー
ス電位VB(L)以下になると、トランジスタQ1がオ
フ状態に反転し、カレントミラー回路31および
スイツチングトランジスタQ6,Q7がそれぞれオ
フ状態に反転するので、トランジスタQ2のベー
ス電位は再び前記VB(H)になつてトランジスタQ2
がオン状態になり、トランジスタQ1のベース電
位VAは再び充電により上昇し始める。
On the other hand, as mentioned above, the switching transistor
When Q 6 is turned on, the base potential V A of transistor Q 1 begins to decrease as the charge of capacitor C is discharged via resistor R 2 and on-resistance R Q6 of transistor Q 6 . When this base potential V A becomes lower than the base potential V B (L) , the transistor Q 1 is inverted to the off state, and the current mirror circuit 31 and the switching transistors Q 6 and Q 7 are each inverted to the off state. The base potential of transistor Q 2 becomes V B (H) again, and transistor Q 2
turns on, and the base potential V A of transistor Q 1 begins to rise again due to charging.

上述したような動作を繰り返すことにより発振
が行なわれ、出力端子35には第4図に示すよう
な波形の発振出力が得られる。ここで、発振振幅
VOSCは VOSC=VB(H)−VB(L) =Vr{R4+R5/R3+R4+R5−R4+RQ7/R3+R4+R
Q7} =Vr(H−L) …(4) 但し、H=R4+R5/R3+R4+R5 …(5) L=R4+RQ7/R3+R4+RQ7 …(6) 1>H>L …(7) である。また、発振周期Tは容量Cの充電モード
の期間をT1、放電モードの期間をT2で表わすと T=T1+T2 =−C(R1+R2)/lo(L−1/H−1)+−C(
R2+RQ7)/lo(H−L/H)…(8) である。
Oscillation is performed by repeating the above-described operations, and an oscillation output having a waveform as shown in FIG. 4 is obtained at the output terminal 35. Here, the oscillation amplitude
V OSC is V OSC =V B(H) −V B(L) =V r {R 4 +R 5 /R 3 +R 4 +R 5 −R 4 +R Q7 /R 3 +R 4 +R
Q7 } =V r (H-L) …(4) However, H=R 4 +R 5 /R 3 +R 4 +R 5 …(5) L=R 4 +R Q7 /R 3 +R 4 +R Q7 …(6) 1>H>L (7). Furthermore , the oscillation period T is expressed as follows: T 1 is the charging mode period of the capacitor C, and T 2 is the discharging mode period . H-1)+-C(
R 2 +R Q7 )/ lo (HL/H)...(8).

〔背景技術の問題点〕[Problems with background technology]

しかし、上記のようにCR時定数を用いた充放
電によつて得られる発振出力は、正確な三角波と
ならないだけでなく、放電経路にスイツチングト
ランジスタQ6のオン抵抗RQ6が入り、また差動ト
ランジスタQ1,Q2による電圧比較動作の基準電
圧となるベース電位VBの低レベルVB(L)もスイツ
チングトランジスタQ7のオン抵抗RQ7の影響を受
ける。上記オン抵抗RQ6,RQ7は、定電圧源32
の電位変化、各抵抗R1〜R5の抵抗値変化、トラ
ンジスタQ6,Q7の特性の変化およびこれらの温
度特性の影響を免れることができず、これに伴つ
て発振出力の振幅VOSCや周期Tが変動するという
欠点がある。
However, as mentioned above, the oscillation output obtained by charging and discharging using the CR time constant not only does not become an accurate triangular wave, but also the on-resistance R Q6 of the switching transistor Q6 is included in the discharge path, and the The low level V B (L) of the base potential V B , which is the reference voltage for the voltage comparison operation by the dynamic transistors Q 1 and Q 2 , is also affected by the on-resistance R Q7 of the switching transistor Q 7 . The above on-resistances R Q6 and R Q7 are the constant voltage source 32
, changes in the resistance value of each resistor R 1 to R 5 , changes in the characteristics of transistors Q 6 and Q 7 , and the influence of these temperature characteristics, and as a result, the amplitude of the oscillation output V OSC There is a drawback that the period T varies.

〔発明の目的〕[Purpose of the invention]

本発明は上記の事情に鑑みてなされたもので、
その目的とするところは、正確な三角波発振波形
が得られ、発振振幅や発振周期を正確かつ簡単に
設定し得ると共に安定化でき、しかも発振振幅や
発振周期に所望の温度特性を持たせることが可能
となる三角波発振回路を提供することにある。
The present invention was made in view of the above circumstances, and
The purpose of this is to obtain an accurate triangular oscillation waveform, to be able to accurately and easily set the oscillation amplitude and oscillation period, and to stabilize it, and to make the oscillation amplitude and oscillation period have the desired temperature characteristics. The object of the present invention is to provide a triangular wave oscillation circuit that enables this.

〔発明の概要〕[Summary of the invention]

上記目的を達成するため、本発明の三角波発振
回路は、差動対をなす第1及び第2のトランジス
タと、上記第1及び第2のトランジスタのエミツ
タ共通接続点と第1の電源端子との間に接続され
る定電流源と、コレクタ及びベースが上記第1の
トランジスタのコレクタに接続され、エミツタが
第2の電源端子に接続される第3のトランジス
タ、及び、ベースが上記第3のトランジスタのベ
ースに接続され、エミツタが上記第2の電源端子
に接続される第4のトランジスタから構成され、
上記第1のトランジスタのコレクタ電流が入力と
なる第1のカレントミラー回路と、コレクタ及び
ベースが上記第2のトランジスタのコレクタに接
続され、エミツタが上記第2の電源端子に接続さ
れる第5のトランジスタ、及び、ベースが上記第
5のトランジスタのベースに接続され、エミツタ
が上記第2の電源端子に接続され、コレクタが上
記第1のトランジスタのベースに接続される第6
のトランジスタから構成され、上記第2のトラン
ジスタのコレクタ電流が入力となる第2のカレン
トミラー回路と、ベース及びコレクタが上記第4
のトランジスタのコレクタに接続され、エミツタ
が上記第1の電源端子に接続される第7のトラン
ジスタ、及び、ベースが上記第7のトランジスタ
のベースに接続され、コレクタが上記第6のトラ
ンジスタのコレクタに接続され、エミツタが上記
第1の電源端子に接続される第8のトランジス
タ、及び、ベースが上記第7のトランジスタのベ
ースに接続され、コレクタが上記第2のトランジ
スタのベースに接続され、エミツタが上記第1の
電源端子に接続される第9のトランジスタから構
成される第3のカレントミラー回路と、一端が上
記第2のトランジスタのベースに接続される抵抗
と、上記抵抗の他端に接続される定電圧源と、上
記第1のトランジスタのベースに接続される容量
とを備えている。
In order to achieve the above object, the triangular wave oscillation circuit of the present invention includes first and second transistors forming a differential pair, and a connection point between a common emitter connection point of the first and second transistors and a first power supply terminal. a constant current source connected between them, a third transistor whose collector and base are connected to the collector of the first transistor, and whose emitter is connected to the second power supply terminal; and a third transistor whose base is connected to the third transistor. a fourth transistor connected to the base of the transistor and whose emitter is connected to the second power supply terminal,
a first current mirror circuit whose input is the collector current of the first transistor; and a fifth current mirror circuit whose collector and base are connected to the collector of the second transistor and whose emitter is connected to the second power supply terminal. a sixth transistor, the base of which is connected to the base of the fifth transistor, the emitter of which is connected to the second power supply terminal, and the collector of which is connected to the base of the first transistor;
a second current mirror circuit consisting of a transistor whose input is the collector current of the second transistor; and a second current mirror circuit whose base and collector are connected to the fourth transistor.
a seventh transistor whose emitter is connected to the collector of the transistor and whose emitter is connected to the first power supply terminal; and whose base is connected to the base of the seventh transistor and whose collector is connected to the collector of the sixth transistor. an eighth transistor whose emitter is connected to the first power supply terminal, whose base is connected to the base of the seventh transistor, whose collector is connected to the base of the second transistor, and whose emitter is connected to the base of the second transistor; a third current mirror circuit comprising a ninth transistor connected to the first power supply terminal; a resistor having one end connected to the base of the second transistor; and a third current mirror circuit comprising a ninth transistor connected to the second transistor; and a capacitor connected to the base of the first transistor.

即ち、本発明の三角波発振回路は、第1のトラ
ンジスタと差動対をなす第2のトランジスタのベ
ースに抵抗を介して定電圧源を接続し、この抵抗
に定電流を流すか又は流さないかによつて、上記
第2のトランジスタのベースの電位を切り換え、
また、上記第2のトランジスタと差動対をなす第
1のトランジスタのベースに容量を接続し、この
容量を上記抵抗に流す定電流と同じ定電流によつ
て充放電させるようにしたものである。
That is, the triangular wave oscillation circuit of the present invention connects a constant voltage source to the base of the second transistor forming a differential pair with the first transistor via a resistor, and determines whether or not a constant current is caused to flow through the resistor. Therefore, switching the potential of the base of the second transistor,
Further, a capacitor is connected to the base of the first transistor forming a differential pair with the second transistor, and this capacitor is charged and discharged with the same constant current as the constant current flowing through the resistor. .

このように容量が定電流により充放電されるこ
とにより正確な三角波発振波形が得られる。ま
た、発振振幅は定電流および抵抗の値により決ま
るヒステリシス電圧幅に等しくなり、正確に設定
可能である。また、発振周期は抵抗および容量の
値のみにより簡単かつ正確に設定可能であり、所
望の温度特性を持たせることが可能である。
By charging and discharging the capacitor with a constant current in this manner, an accurate triangular wave oscillation waveform can be obtained. Further, the oscillation amplitude is equal to the hysteresis voltage width determined by the constant current and the resistance value, and can be set accurately. Further, the oscillation period can be easily and accurately set only by the values of resistance and capacitance, and desired temperature characteristics can be provided.

〔発明の実施例〕[Embodiments of the invention]

以下、図面を参照して本発明の一実施例を詳細
に説明する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.

第1図は集積回路化された1端子型の三角波発
振回路を示しており、1は電源端子、2は定電圧
端子、3は接地端子、4は出力端子である。Q1,
Q2は差動対をなす差動増幅用のNPN形トランジ
スタであり、そのエミツタ共通接続点は定電流源
5を介して接地端子3に接続されている。第1の
カレントミラー回路6は、PNP形の入力トラン
ジスタQ3、出力トランジスタQ4を有しており、
その入力トランジスタQ3は電源端子1と前記差
動増幅用のトランジスタQ1のコレクタとの間に
接続されており、その出力トランジスタQ4のエ
ミツタは電源端子1に接続されている。第2のカ
レントミラー回路7は、PNP形の入力トランジ
スタQ5、出力トランジスタQ6を有しており、そ
の入力トランジスタQ5は電源端子1と前記差動
増幅用のトランジスタQ2のコレクタとの間に接
続されており、その出力トランジスタQ6のエミ
ツタは電源端子1に接続され、そのコレクタが前
記差動増幅用のトランジスタQ1のベースに接続
されて第1の負帰還ループを形成している。第3
のカレントミラー回路8は、NPN形の入力トラ
ンジスタQ7,2個の出力トランジスタQ8,Q9を
有しており、その入力トランジスタQ7は前記第
1のカレントミラー回路6の出力トランジスタ
Q4のコレクタと接地端子3との間に接続されて
おり、前記出力トランジスタQ8は前記差動増幅
用のトランジスタQ1のベースと接地端子3との
間に接続されて第2の負帰還ループを形成してお
り、前記出力トランジスタQ9は前記差動増幅用
のトランジスタQ2のベースと接地端子3との間
に接続されて正帰還ループを形成している。そし
て、前記差動増幅用のトランジスタQ2のベース
と定電圧端子2との間には抵抗Rが接続されてお
り、この定電圧端子2には定電圧源9から定電圧
Vrが印加される。また、前記差動増幅用のトラ
ンジスタQ1のベースは出力端子4に接続されて
おり、この出力端子4は発振用容量Cを介して接
地されている。
FIG. 1 shows a one-terminal type triangular wave oscillation circuit which is an integrated circuit, and 1 is a power supply terminal, 2 is a constant voltage terminal, 3 is a ground terminal, and 4 is an output terminal. Q1 ,
Q 2 is a differential amplification NPN transistor forming a differential pair, and a common emitter connection point thereof is connected to the ground terminal 3 via a constant current source 5 . The first current mirror circuit 6 has a PNP type input transistor Q 3 and an output transistor Q 4 .
The input transistor Q 3 is connected between the power supply terminal 1 and the collector of the differential amplification transistor Q 1 , and the emitter of the output transistor Q 4 is connected to the power supply terminal 1 . The second current mirror circuit 7 has a PNP type input transistor Q 5 and an output transistor Q 6 , and the input transistor Q 5 is connected between the power supply terminal 1 and the collector of the differential amplification transistor Q 2 . The emitter of the output transistor Q 6 is connected to the power supply terminal 1, and the collector is connected to the base of the differential amplification transistor Q 1 to form a first negative feedback loop. There is. Third
The current mirror circuit 8 has an NPN type input transistor Q 7 and two output transistors Q 8 and Q 9 , and the input transistor Q 7 is the output transistor of the first current mirror circuit 6.
The output transistor Q 8 is connected between the base of the differential amplification transistor Q 1 and the ground terminal 3 to provide a second negative feedback. The output transistor Q 9 is connected between the base of the differential amplification transistor Q 2 and the ground terminal 3 to form a positive feedback loop. A resistor R is connected between the base of the transistor Q 2 for differential amplification and a constant voltage terminal 2, and a constant voltage is supplied to the constant voltage terminal 2 from a constant voltage source 9.
Vr is applied. Further, the base of the differential amplification transistor Q1 is connected to an output terminal 4, and this output terminal 4 is grounded via an oscillation capacitor C.

上記構成の回路において、いま、トランジスタ
Q1のベース電位V1がトランジスタQ2のベース電
位V2より低いとすると、トランジスタQ1はオフ
状態、トランジスタQ2はオン状態であり、第2
のカレントミラー回路7は上記トランジスタQ2
のコレクタ電流によりオン状態に駆動され、第1
のカレントミラー回路6および第3のカレントミ
ラー回路8はオフ状態である。したがつて、この
ときトランジスタQ9はオフ状態であり、このと
きのトランジスタQ2のベース電位V2(H)はほぼ定
電圧Vrに等しい。
In the circuit with the above configuration, now the transistor
If the base potential V 1 of Q 1 is lower than the base potential V 2 of transistor Q 2 , transistor Q 1 is in the off state, transistor Q 2 is in the on state, and the second
The current mirror circuit 7 is the transistor Q 2
is driven to the on state by the collector current of the first
The current mirror circuit 6 and the third current mirror circuit 8 are in an off state. Therefore, at this time, the transistor Q 9 is in an off state, and the base potential V 2 (H) of the transistor Q 2 at this time is approximately equal to the constant voltage V r .

V2(H)Vr …(9) 上記状態のとき、トランジスタQ6がオン状態、
トランジスタQ8がオフ状態であるので、容量C
は第2のカレントミラー回路7の出力電流I6によ
り充電される。ここで、上記出力電流I6は第2の
カレントミラー回路7の入力電流に等しく、この
入力電流はトランジスタQ2のオン電流、つまり
定電流源5の定電流Ioに等しいので、トランジス
タQ1のベース電位V1は時間tと共に直線的に増
加し、ベース電位V1の増加分をΔV1で表わすと
次式が成り立つ。
V 2(H) V r …(9) In the above state, transistor Q 6 is on,
Since transistor Q8 is in the off state, the capacitance C
is charged by the output current I 6 of the second current mirror circuit 7. Here, the output current I6 is equal to the input current of the second current mirror circuit 7, and this input current is equal to the on-current of the transistor Q2, that is, the constant current Io of the constant current source 5, so the output current of the transistor Q1 is equal to the on-current of the transistor Q2 , that is, the constant current Io of the constant current source 5 . The base potential V 1 increases linearly with time t, and when the increase in the base potential V 1 is expressed as ΔV 1 , the following equation holds true.

t・I6=t・I0=C・ΔV1 …(10) そして、上記ベース電位V1が前記ベース電位
V2(H)と同等まで増加すると、トランジスタQ1の
コレクタ電流が流れ始め、これによつて第1のカ
レントミラー回路6、第3のカレントミラー回路
8に電流が流れ始め、トランジスタQ9がオン状
態になり、トランジスタQ2のベース電位が低下
して低レベルV2(L)になる正帰還動作が行なわれ
る。このとき、上記トランジスタQ9の電流I9はト
ランジスタQ1の電流、つまり定電流源5の定電
流I0に等しいので、トランジスタQ2のベース電位
V2の変化ΔV2(ヒステリシス電圧幅)は ΔV2=V2(H)−V2(L) =Vr−(Vr−I9×R) =I0×R …(11) となる。同時に、トランジスタQ2がオフ状態に
なり、第2のカレントミラー回路7がオフ状態に
なり、これに対して第3のカレントミラー回路8
の出力トランジスタQ8はオン状態であつてその
電流I8は前記定電流I0に等しいので、トランジス
タQ1のベース電位V1は時間tと共に直線的に低
下し、ベース電位V1の減少分を−ΔV1で表わす
と次式が成り立つ。
t・I 6 =t・I 0 =C・ΔV 1 (10) And the base potential V 1 is the base potential
When the current increases to the same level as V 2 (H) , the collector current of the transistor Q 1 starts to flow, and as a result, the current starts to flow to the first current mirror circuit 6 and the third current mirror circuit 8, and the transistor Q 9 starts to flow. The transistor Q 2 is turned on, and a positive feedback operation is performed in which the base potential of the transistor Q 2 decreases to a low level V 2 (L) . At this time, since the current I 9 of the transistor Q 9 is equal to the current of the transistor Q 1 , that is, the constant current I 0 of the constant current source 5, the base potential of the transistor Q 2
The change in V 2 ΔV 2 (hysteresis voltage width) is ΔV 2 = V 2 (H) − V 2 (L) = V r − (V r − I 9 × R) = I 0 × R …(11) . At the same time, the transistor Q 2 is turned off, the second current mirror circuit 7 is turned off, and the third current mirror circuit 8 is turned off.
Since the output transistor Q 8 is in the on state and its current I 8 is equal to the constant current I 0 , the base potential V 1 of the transistor Q 1 decreases linearly with time t, and the decrease in the base potential V 1 When expressed as −ΔV 1 , the following equation holds true.

t・(−I8)=t・(−I0)=C×(−ΔV1)…(12) そして、上記ベース電位V1が前記ベース電位
V2(L)と同等まで低下すると、再びトランジスタ
Q1がオフ状態、第1のカレントミラー回路6、
第3のカレントミラー回路8がそれぞれオフ状態
になり、トランジスタQ2のベース電位が再びハ
イレベルV2(H)になる正帰還動作が行なわれる。
このとき、トランジスタQ2はオン状態になり、
第2のカレントミラー回路7もオン状態になり、
容量Cは再び電流I6(=I0)により充電される。
t・(−I 8 )=t・(−I 0 )=C×(−ΔV 1 )…(12) Then, the base potential V 1 is the base potential
When the voltage drops to the same level as V 2(L) , the transistor is turned off again.
Q 1 is in the off state, the first current mirror circuit 6,
The third current mirror circuits 8 are each turned off, and a positive feedback operation is performed in which the base potential of the transistor Q 2 becomes high level V 2 (H) again.
At this time, transistor Q2 is in the on state,
The second current mirror circuit 7 is also turned on,
Capacitor C is charged again by current I 6 (=I 0 ).

上述したような動作を繰り返すことにより発振
が行なわれ、出力端子4には第2図に示すような
波形の発振出力が得られる。この場合、容量Cが
同じ定電流I0により充電または放電されるので、
正確な三角波形が得られる。また、発振出力の振
幅VOSCはヒステリシス電圧幅に等しく、 VOSC=V2(H)−V2(L) =I0×R …(13) であり、定電流I0および抵抗Rの値により簡単か
つ正確に設定可能である。ここで、定電流源5お
よび抵抗Rを集積回路化した場合、一般にI0=
Vrr/R0(Vrrは基準電圧、R0は抵抗)で表わされる ので、 VOSC=I0×R=Vrr×R/R0 となり、抵抗Rの値にばらつきが生じても抵抗比
R/R0は一定になるので、発振振幅VOSCは安定
である。この場合、抵抗Rの温度特性を選定する
ことにより、発振振幅に所望の温度特性を持たせ
ることができる。また、発振出力の周期Tは、容
量Cの充電モード期間T1と放電モード期間T2と
の和で求まり、 T=T1+T2 =C×VOSC/I6+C×VOSC/I8 =2×C×VOSC/I0 =2×C×R …(14) であり、容量Cおよび抵抗Rの値のみにより簡単
かつ正確に設定可能であり、定電流源電流I0や電
源電圧等に関係なく安定である。この場合、容量
C、抵抗Rの温度特性を選定することにより、発
振周期Tの温度特性を設定可能である。
Oscillation is performed by repeating the above-described operations, and an oscillation output having a waveform as shown in FIG. 2 is obtained at the output terminal 4. In this case, since the capacitance C is charged or discharged by the same constant current I 0 ,
Accurate triangular waveforms can be obtained. Also, the amplitude V OSC of the oscillation output is equal to the hysteresis voltage width, V OSC = V 2 (H) − V 2 (L) = I 0 × R (13), and the values of constant current I 0 and resistance R It can be easily and accurately set. Here, when the constant current source 5 and the resistor R are integrated into an integrated circuit, generally I 0 =
Since it is expressed as V rr /R 0 (V rr is the reference voltage and R 0 is the resistance), V OSC = I 0 × R = V rr × R / R 0 , and even if the value of the resistor R varies, the resistance Since the ratio R/R 0 is constant, the oscillation amplitude V OSC is stable. In this case, by selecting the temperature characteristics of the resistor R, the oscillation amplitude can be given a desired temperature characteristic. Moreover, the period T of the oscillation output is determined by the sum of the charging mode period T 1 and the discharging mode period T 2 of the capacitor C, T=T 1 +T 2 =C×V OSC /I 6 +C×V OSC /I 8 =2×C×V OSC /I 0 =2×C×R …(14) It can be easily and accurately set only by the values of capacitance C and resistance R, and it can be set easily and accurately by changing the constant current source current I 0 and power supply voltage. It is stable regardless of etc. In this case, by selecting the temperature characteristics of the capacitance C and the resistance R, the temperature characteristics of the oscillation period T can be set.

〔発明の効果〕〔Effect of the invention〕

上述したように本発明の三角波発振回路は、正
確な三角波発振波形が得られ、発振振幅や発振周
期を正確かつ簡単に設定し得ると共に安定化で
き、しかも発振振幅や発振周期に所望の温度特性
を持たせることが可能であり、1端子型集積回路
化発振回路として実現するのに好適である。
As described above, the triangular wave oscillation circuit of the present invention can obtain an accurate triangular wave oscillation waveform, can accurately and easily set the oscillation amplitude and oscillation period, and can be stabilized, and also has the desired temperature characteristics for the oscillation amplitude and oscillation period. This makes it suitable for implementation as a one-terminal integrated circuit oscillator circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の三角波発振回路の一実施例を
示す回路図、第2図は第1図の回路の動作波形を
示す図、第3図は従来の三角波発振回路を示す回
路図、第4図は第3図の回路の動作波形を示す図
である。 Q1,Q2……差動対トランジスタ、Q3〜Q9……
トランジスタ、R……抵抗、C……容量、2……
定電圧端子、3……接地端子、4……出力端子、
5……定電流源、6……第1のカレントミラー回
路、7……第2のカレントミラー回路、8……第
3のカレントミラー回路、9……定電圧源。
FIG. 1 is a circuit diagram showing an embodiment of the triangular wave oscillation circuit of the present invention, FIG. 2 is a diagram showing operating waveforms of the circuit in FIG. 1, and FIG. 3 is a circuit diagram showing a conventional triangular wave oscillation circuit. FIG. 4 is a diagram showing operating waveforms of the circuit of FIG. 3. Q 1 , Q 2 ... Differential pair transistor, Q 3 to Q 9 ...
Transistor, R...Resistance, C...Capacitance, 2...
Constant voltage terminal, 3...ground terminal, 4...output terminal,
5... constant current source, 6... first current mirror circuit, 7... second current mirror circuit, 8... third current mirror circuit, 9... constant voltage source.

Claims (1)

【特許請求の範囲】 1 差動対をなす第1及び第2のトランジスタ
Q1,Q2と、 上記第1及び第2のトランジスタQ1,Q2のエ
ミツタ共通接続点と第1の電源端子との間に接続
される定電流源と、 コレクタ及びベースが上記第1のトランジスタ
Q1のコレクタに接続され、エミツタが第2の電
源端子に接続される第3のトランジスタQ3、及
び、ベースが上記第3のトランジスタQ3のベー
スに接続され、エミツタが上記第2の電源端子に
接続される第4のトランジスタQ4から構成され、
上記第1のトランジスタQ1のコレクタ電流が入
力となる第1のカレントミラー回路6と、 コレクタ及びベースが上記第2のトランジスタ
Q2のコレクタに接続され、エミツタが上記第2
の電源端子に接続される第5のトランジスタQ5、
及び、ベースが上記第5のトランジスタQ5のベ
ースに接続され、エミツタが上記第2の電源端子
に接続され、コレクタが上記第1のトランジスタ
Q1のベースに接続される第6のトランジスタQ6
から構成され、上記第2のトランジスタQ2のコ
レクタ電流が入力となる第2のカレントミラー回
路7と、 ベース及びコレクタが上記第4のトランジスタ
Q4のコレクタに接続され、エミツタが上記第1
の電源端子に接続される第7のトランジスタQ7、
及び、ベースが上記第7のトランジスタQ7のベ
ースに接続され、コレクタが上記第6のトランジ
スタQ6のコレクタに接続され、エミツタが上記
第1の電源端子に接続される第8のトランジスタ
Q8、及び、ベースが上記第7のトランジスタQ7
のベースに接続され、コレクタが上記第2のトラ
ンジスタQ2のベースに接続され、エミツタが上
記第1の電源端子に接続される第9のトランジス
タQ9から構成される第3のカレントミラー回路
8と、 一端が上記第2のトランジスタQ2のベースに
接続される抵抗Rと、 上記抵抗Rの他端に接続される定電圧源と、 上記第1のトランジスタQ1のベースに接続さ
れる容量Cと を具備してなることを特徴とする三角波発振回
路。 2 上記定電圧源、容量Cのほかは、集積回路化
されてなることを特徴とする特許請求の範囲第1
項に記載の三角波発振回路。
[Claims] 1. First and second transistors forming a differential pair
Q 1 , Q 2 , a constant current source connected between the emitter common connection point of the first and second transistors Q 1 and Q 2 and a first power supply terminal; transistor
A third transistor Q 3 is connected to the collector of Q 1 and whose emitter is connected to the second power supply terminal , and whose base is connected to the base of the third transistor Q 3 and whose emitter is connected to the second power supply terminal. Consisting of a fourth transistor Q 4 connected to the terminal,
a first current mirror circuit 6 whose collector current of the first transistor Q1 is input; and a collector and base of which is connected to the second transistor;
It is connected to the collector of Q 2 , and the emitter is connected to the 2nd collector above.
a fifth transistor Q 5 connected to the power supply terminal of
The base is connected to the base of the fifth transistor Q5 , the emitter is connected to the second power supply terminal, and the collector is connected to the first transistor Q5.
The sixth transistor Q 6 connected to the base of Q 1
a second current mirror circuit 7 which receives the collector current of the second transistor Q2 as an input; and a second current mirror circuit 7 whose base and collector are connected to the fourth transistor Q2.
Q4 is connected to the collector, and the emitter is connected to the first
a seventh transistor Q 7 connected to the power supply terminal of
and an eighth transistor whose base is connected to the base of the seventh transistor Q7 , whose collector is connected to the collector of the sixth transistor Q6 , and whose emitter is connected to the first power supply terminal.
Q 8 , and the base is the seventh transistor Q 7
A third current mirror circuit 8 comprising a ninth transistor Q 9 whose collector is connected to the base of the second transistor Q 2 and whose emitter is connected to the first power supply terminal. , a resistor R whose one end is connected to the base of the second transistor Q2 , a constant voltage source connected to the other end of the resistor R, and a capacitor connected to the base of the first transistor Q1 . A triangular wave oscillation circuit characterized by comprising: C. 2. Claim 1, characterized in that the constant voltage source and the capacitor C are integrated circuits.
The triangular wave oscillator circuit described in section.
JP60173864A 1985-08-07 1985-08-07 Triangular wave oscillation circuit Granted JPS6234414A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60173864A JPS6234414A (en) 1985-08-07 1985-08-07 Triangular wave oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60173864A JPS6234414A (en) 1985-08-07 1985-08-07 Triangular wave oscillation circuit

Publications (2)

Publication Number Publication Date
JPS6234414A JPS6234414A (en) 1987-02-14
JPH053933B2 true JPH053933B2 (en) 1993-01-18

Family

ID=15968551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60173864A Granted JPS6234414A (en) 1985-08-07 1985-08-07 Triangular wave oscillation circuit

Country Status (1)

Country Link
JP (1) JPS6234414A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084216B2 (en) * 1987-10-16 1996-01-17 松下電器産業株式会社 Oscillator

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56130U (en) * 1980-06-19 1981-01-06

Also Published As

Publication number Publication date
JPS6234414A (en) 1987-02-14

Similar Documents

Publication Publication Date Title
US4418323A (en) Oscillator having capacitor charged and discharged by current mirror circuits
JP3036756B2 (en) Oscillation circuit
JPH0232719B2 (en)
JP2520466B2 (en) Time constant circuit
JPH0659020B2 (en) Unstable multivibrator
JP2623739B2 (en) Sawtooth oscillation circuit
US4798973A (en) High frequency charge pump/integrator circuit
JP3194738B2 (en) CR oscillation circuit
JPH0244174B2 (en)
JPS6234414A (en) Triangular wave oscillation circuit
JP2738024B2 (en) Negative feedback differential amplifier circuit
JPH062345Y2 (en) Proximity switch
JP2548419B2 (en) Amplifier circuit
JPH0233407Y2 (en)
JPH06216722A (en) Triangular wave oscillator
JPH0358204B2 (en)
JP2543725Y2 (en) Oscillation circuit
JPS5821235Y2 (en) Tongue anti-multi vibrator
JP2821612B2 (en) Output circuit
JPH0224271Y2 (en)
JPH0537549Y2 (en)
JPS5816271Y2 (en) Astable multivibrator
JPS5944806B2 (en) oscillation circuit
JPS5821234Y2 (en) Tongue anti-multi vibrator
JPS645384Y2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term