JPH053933B2 - - Google Patents
Info
- Publication number
- JPH053933B2 JPH053933B2 JP60173864A JP17386485A JPH053933B2 JP H053933 B2 JPH053933 B2 JP H053933B2 JP 60173864 A JP60173864 A JP 60173864A JP 17386485 A JP17386485 A JP 17386485A JP H053933 B2 JPH053933 B2 JP H053933B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- whose
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、たとえば１端子型の集積回路化発振
回路として使用されるシユミツトトリガ型の三角
波発振回路に関する。
回路として使用されるシユミツトトリガ型の三角
波発振回路に関する。
第３図は従来の集積回路（IC）化された１端
子型の三角波発振回路を示しており、差動増幅型
の電圧比較用の差動対トランジスタQ1，Q2と、
上記トランジスタQ1のコレクタ電流により駆動
される入力トランジスタQ3および第１、第２の
出力トランジスタQ4，Q5を有するカレントミラ
ー回路３１と、外部の定電圧源３２から定電圧
Vrが印加される定電圧端子３３と、前記トラン
ジスタQ1のベースとの間に接続された直列抵抗
R1，R2と、この直列抵抗R1，R2の相互接続点と
接地端子３４との間に接続されて前記カレントミ
ラー回路３１の第１の出力トランジスタQ4の出
力がベースに与えられるスイツチングトランジス
タQ6と、前記定電圧端子３３と前記トランジス
タQ2のベースとの間に接続された抵抗R3と、上
記トランジスタQ2のベースと前記接地端子３４
との間に接続された直列抵抗R4，R5と、この直
列抵抗R4，R5の相互接続点と接地端子３４との
間に接続されて前記カレントミラー回路３１の第
２の出力トランジスタQ5の出力がベースに与え
られるスイツチングトランジスタQ7と、前記ト
ランジスタQ1のベースに接続された出力端子３
５に外付け接続される発振用容量Ｃと、前記トラ
ンジスタQ2のコレクタおよびカレントミラー回
路３１に接続された電源端子３６と、前記差動対
トランジスタQ1，Q2のエミツタ共通接続点と接
地端子３４との間に接続された定電流源３６とか
らなる。
子型の三角波発振回路を示しており、差動増幅型
の電圧比較用の差動対トランジスタQ1，Q2と、
上記トランジスタQ1のコレクタ電流により駆動
される入力トランジスタQ3および第１、第２の
出力トランジスタQ4，Q5を有するカレントミラ
ー回路３１と、外部の定電圧源３２から定電圧
Vrが印加される定電圧端子３３と、前記トラン
ジスタQ1のベースとの間に接続された直列抵抗
R1，R2と、この直列抵抗R1，R2の相互接続点と
接地端子３４との間に接続されて前記カレントミ
ラー回路３１の第１の出力トランジスタQ4の出
力がベースに与えられるスイツチングトランジス
タQ6と、前記定電圧端子３３と前記トランジス
タQ2のベースとの間に接続された抵抗R3と、上
記トランジスタQ2のベースと前記接地端子３４
との間に接続された直列抵抗R4，R5と、この直
列抵抗R4，R5の相互接続点と接地端子３４との
間に接続されて前記カレントミラー回路３１の第
２の出力トランジスタQ5の出力がベースに与え
られるスイツチングトランジスタQ7と、前記ト
ランジスタQ1のベースに接続された出力端子３
５に外付け接続される発振用容量Ｃと、前記トラ
ンジスタQ2のコレクタおよびカレントミラー回
路３１に接続された電源端子３６と、前記差動対
トランジスタQ1，Q2のエミツタ共通接続点と接
地端子３４との間に接続された定電流源３６とか
らなる。
上記１端子型の三角波発振回路において、トラ
ンジスタQ1のベース電位VAがトランジスタQ2の
ベース電位VBより低い場合には、トランジスタ
Q1はオフ状態、トランジスタQ2はオン状態であ
り、カレントミラー回路３１およびスイツチング
トランジスタQ6，Q7はそれぞれオフ状態である。
このとき、トランジスタQ2のベース電位は高レ
ベルであり、その値VB(H)は VB(H)＝Vr×R4＋R5／R3＋R4＋R5 …(1) となつている。
ンジスタQ1のベース電位VAがトランジスタQ2の
ベース電位VBより低い場合には、トランジスタ
Q1はオフ状態、トランジスタQ2はオン状態であ
り、カレントミラー回路３１およびスイツチング
トランジスタQ6，Q7はそれぞれオフ状態である。
このとき、トランジスタQ2のベース電位は高レ
ベルであり、その値VB(H)は VB(H)＝Vr×R4＋R5／R3＋R4＋R5 …(1) となつている。
この状態のとき、トランジスタQ1のベース電
位VAは容量Ｃが抵抗R1，R2を介して定電圧源３
２より充電されることにより上昇し、このベース
電位VAが前記トランジスタQ2のベース電位VB(H)
と同等の大きさになると、トランジスタQ1がオ
ン状態に反転し、カレントミラー回路３１もオン
状態に反転し、スイツチングトランジスタQ6，
Q7もオン状態に反転する。これによつて、トラ
ンジスタQ2のベース電位は直ちに低レベルにな
より、その値VB(L)は VB(L)＝Vr×R4＋RQ7／R3＋R4＋RQ7 …(2) となる。ここで、RQ7はトランジスタQ7のオン抵
抗であつて、一般にR3，R4，Ｒ5に比べて非常に
小さいので VB(H)＞VB(L) …(3) となる。したがつて、上記状態（トランジスタ
Q1がオン、トランジスタQ2がオフ）を維持する
正帰還作用が働く。
位VAは容量Ｃが抵抗R1，R2を介して定電圧源３
２より充電されることにより上昇し、このベース
電位VAが前記トランジスタQ2のベース電位VB(H)
と同等の大きさになると、トランジスタQ1がオ
ン状態に反転し、カレントミラー回路３１もオン
状態に反転し、スイツチングトランジスタQ6，
Q7もオン状態に反転する。これによつて、トラ
ンジスタQ2のベース電位は直ちに低レベルにな
より、その値VB(L)は VB(L)＝Vr×R4＋RQ7／R3＋R4＋RQ7 …(2) となる。ここで、RQ7はトランジスタQ7のオン抵
抗であつて、一般にR3，R4，Ｒ5に比べて非常に
小さいので VB(H)＞VB(L) …(3) となる。したがつて、上記状態（トランジスタ
Q1がオン、トランジスタQ2がオフ）を維持する
正帰還作用が働く。
一方、上述したようにスイツチングトランジスタ
Q6がオン状態になると、トランジスタQ1のベー
ス電位VAは、抵抗R2およびトランジスタQ6のオ
ン抵抗RQ6を介して容量Ｃの電荷が放電されるの
で低下を始める。このベース電位VAが前記ベー
ス電位VB(L)以下になると、トランジスタQ1がオ
フ状態に反転し、カレントミラー回路３１および
スイツチングトランジスタQ6，Q7がそれぞれオ
フ状態に反転するので、トランジスタQ2のベー
ス電位は再び前記VB(H)になつてトランジスタQ2
がオン状態になり、トランジスタQ1のベース電
位VAは再び充電により上昇し始める。
Q6がオン状態になると、トランジスタQ1のベー
ス電位VAは、抵抗R2およびトランジスタQ6のオ
ン抵抗RQ6を介して容量Ｃの電荷が放電されるの
で低下を始める。このベース電位VAが前記ベー
ス電位VB(L)以下になると、トランジスタQ1がオ
フ状態に反転し、カレントミラー回路３１および
スイツチングトランジスタQ6，Q7がそれぞれオ
フ状態に反転するので、トランジスタQ2のベー
ス電位は再び前記VB(H)になつてトランジスタQ2
がオン状態になり、トランジスタQ1のベース電
位VAは再び充電により上昇し始める。
上述したような動作を繰り返すことにより発振
が行なわれ、出力端子３５には第４図に示すよう
な波形の発振出力が得られる。ここで、発振振幅
VOSCは VOSC＝VB(H)−VB(L) ＝Vr｛R4＋R5／R3＋R4＋R5−R4＋RQ7／R3＋R4＋R
Q7｝ ＝Vr（Ｈ−Ｌ） …(4) 但し、Ｈ＝R4＋R5／R3＋R4＋R5 …(5) Ｌ＝R4＋RQ7／R3＋R4＋RQ7 …(6) １＞Ｈ＞Ｌ …(7) である。また、発振周期Ｔは容量Ｃの充電モード
の期間をT1、放電モードの期間をT2で表わすと Ｔ＝T1＋T2 ＝−Ｃ（R1＋R2）／lo（Ｌ−１／Ｈ−１）＋−Ｃ（
R2＋RQ7）／lo（Ｈ−Ｌ／Ｈ）…(8) である。
が行なわれ、出力端子３５には第４図に示すよう
な波形の発振出力が得られる。ここで、発振振幅
VOSCは VOSC＝VB(H)−VB(L) ＝Vr｛R4＋R5／R3＋R4＋R5−R4＋RQ7／R3＋R4＋R
Q7｝ ＝Vr（Ｈ−Ｌ） …(4) 但し、Ｈ＝R4＋R5／R3＋R4＋R5 …(5) Ｌ＝R4＋RQ7／R3＋R4＋RQ7 …(6) １＞Ｈ＞Ｌ …(7) である。また、発振周期Ｔは容量Ｃの充電モード
の期間をT1、放電モードの期間をT2で表わすと Ｔ＝T1＋T2 ＝−Ｃ（R1＋R2）／lo（Ｌ−１／Ｈ−１）＋−Ｃ（
R2＋RQ7）／lo（Ｈ−Ｌ／Ｈ）…(8) である。
しかし、上記のようにCR時定数を用いた充放
電によつて得られる発振出力は、正確な三角波と
ならないだけでなく、放電経路にスイツチングト
ランジスタQ6のオン抵抗RQ6が入り、また差動ト
ランジスタQ1，Q2による電圧比較動作の基準電
圧となるベース電位VBの低レベルVB(L)もスイツ
チングトランジスタQ7のオン抵抗RQ7の影響を受
ける。上記オン抵抗RQ6，RQ7は、定電圧源３２
の電位変化、各抵抗R1〜R5の抵抗値変化、トラ
ンジスタQ6，Q7の特性の変化およびこれらの温
度特性の影響を免れることができず、これに伴つ
て発振出力の振幅VOSCや周期Ｔが変動するという
欠点がある。
電によつて得られる発振出力は、正確な三角波と
ならないだけでなく、放電経路にスイツチングト
ランジスタQ6のオン抵抗RQ6が入り、また差動ト
ランジスタQ1，Q2による電圧比較動作の基準電
圧となるベース電位VBの低レベルVB(L)もスイツ
チングトランジスタQ7のオン抵抗RQ7の影響を受
ける。上記オン抵抗RQ6，RQ7は、定電圧源３２
の電位変化、各抵抗R1〜R5の抵抗値変化、トラ
ンジスタQ6，Q7の特性の変化およびこれらの温
度特性の影響を免れることができず、これに伴つ
て発振出力の振幅VOSCや周期Ｔが変動するという
欠点がある。
本発明は上記の事情に鑑みてなされたもので、
その目的とするところは、正確な三角波発振波形
が得られ、発振振幅や発振周期を正確かつ簡単に
設定し得ると共に安定化でき、しかも発振振幅や
発振周期に所望の温度特性を持たせることが可能
となる三角波発振回路を提供することにある。
その目的とするところは、正確な三角波発振波形
が得られ、発振振幅や発振周期を正確かつ簡単に
設定し得ると共に安定化でき、しかも発振振幅や
発振周期に所望の温度特性を持たせることが可能
となる三角波発振回路を提供することにある。
上記目的を達成するため、本発明の三角波発振
回路は、差動対をなす第１及び第２のトランジス
タと、上記第１及び第２のトランジスタのエミツ
タ共通接続点と第１の電源端子との間に接続され
る定電流源と、コレクタ及びベースが上記第１の
トランジスタのコレクタに接続され、エミツタが
第２の電源端子に接続される第３のトランジス
タ、及び、ベースが上記第３のトランジスタのベ
ースに接続され、エミツタが上記第２の電源端子
に接続される第４のトランジスタから構成され、
上記第１のトランジスタのコレクタ電流が入力と
なる第１のカレントミラー回路と、コレクタ及び
ベースが上記第２のトランジスタのコレクタに接
続され、エミツタが上記第２の電源端子に接続さ
れる第５のトランジスタ、及び、ベースが上記第
５のトランジスタのベースに接続され、エミツタ
が上記第２の電源端子に接続され、コレクタが上
記第１のトランジスタのベースに接続される第６
のトランジスタから構成され、上記第２のトラン
ジスタのコレクタ電流が入力となる第２のカレン
トミラー回路と、ベース及びコレクタが上記第４
のトランジスタのコレクタに接続され、エミツタ
が上記第１の電源端子に接続される第７のトラン
ジスタ、及び、ベースが上記第７のトランジスタ
のベースに接続され、コレクタが上記第６のトラ
ンジスタのコレクタに接続され、エミツタが上記
第１の電源端子に接続される第８のトランジス
タ、及び、ベースが上記第７のトランジスタのベ
ースに接続され、コレクタが上記第２のトランジ
スタのベースに接続され、エミツタが上記第１の
電源端子に接続される第９のトランジスタから構
成される第３のカレントミラー回路と、一端が上
記第２のトランジスタのベースに接続される抵抗
と、上記抵抗の他端に接続される定電圧源と、上
記第１のトランジスタのベースに接続される容量
とを備えている。
回路は、差動対をなす第１及び第２のトランジス
タと、上記第１及び第２のトランジスタのエミツ
タ共通接続点と第１の電源端子との間に接続され
る定電流源と、コレクタ及びベースが上記第１の
トランジスタのコレクタに接続され、エミツタが
第２の電源端子に接続される第３のトランジス
タ、及び、ベースが上記第３のトランジスタのベ
ースに接続され、エミツタが上記第２の電源端子
に接続される第４のトランジスタから構成され、
上記第１のトランジスタのコレクタ電流が入力と
なる第１のカレントミラー回路と、コレクタ及び
ベースが上記第２のトランジスタのコレクタに接
続され、エミツタが上記第２の電源端子に接続さ
れる第５のトランジスタ、及び、ベースが上記第
５のトランジスタのベースに接続され、エミツタ
が上記第２の電源端子に接続され、コレクタが上
記第１のトランジスタのベースに接続される第６
のトランジスタから構成され、上記第２のトラン
ジスタのコレクタ電流が入力となる第２のカレン
トミラー回路と、ベース及びコレクタが上記第４
のトランジスタのコレクタに接続され、エミツタ
が上記第１の電源端子に接続される第７のトラン
ジスタ、及び、ベースが上記第７のトランジスタ
のベースに接続され、コレクタが上記第６のトラ
ンジスタのコレクタに接続され、エミツタが上記
第１の電源端子に接続される第８のトランジス
タ、及び、ベースが上記第７のトランジスタのベ
ースに接続され、コレクタが上記第２のトランジ
スタのベースに接続され、エミツタが上記第１の
電源端子に接続される第９のトランジスタから構
成される第３のカレントミラー回路と、一端が上
記第２のトランジスタのベースに接続される抵抗
と、上記抵抗の他端に接続される定電圧源と、上
記第１のトランジスタのベースに接続される容量
とを備えている。
即ち、本発明の三角波発振回路は、第１のトラ
ンジスタと差動対をなす第２のトランジスタのベ
ースに抵抗を介して定電圧源を接続し、この抵抗
に定電流を流すか又は流さないかによつて、上記
第２のトランジスタのベースの電位を切り換え、
また、上記第２のトランジスタと差動対をなす第
１のトランジスタのベースに容量を接続し、この
容量を上記抵抗に流す定電流と同じ定電流によつ
て充放電させるようにしたものである。
ンジスタと差動対をなす第２のトランジスタのベ
ースに抵抗を介して定電圧源を接続し、この抵抗
に定電流を流すか又は流さないかによつて、上記
第２のトランジスタのベースの電位を切り換え、
また、上記第２のトランジスタと差動対をなす第
１のトランジスタのベースに容量を接続し、この
容量を上記抵抗に流す定電流と同じ定電流によつ
て充放電させるようにしたものである。
このように容量が定電流により充放電されるこ
とにより正確な三角波発振波形が得られる。ま
た、発振振幅は定電流および抵抗の値により決ま
るヒステリシス電圧幅に等しくなり、正確に設定
可能である。また、発振周期は抵抗および容量の
値のみにより簡単かつ正確に設定可能であり、所
望の温度特性を持たせることが可能である。
とにより正確な三角波発振波形が得られる。ま
た、発振振幅は定電流および抵抗の値により決ま
るヒステリシス電圧幅に等しくなり、正確に設定
可能である。また、発振周期は抵抗および容量の
値のみにより簡単かつ正確に設定可能であり、所
望の温度特性を持たせることが可能である。
以下、図面を参照して本発明の一実施例を詳細
に説明する。
に説明する。
第１図は集積回路化された１端子型の三角波発
振回路を示しており、１は電源端子、２は定電圧
端子、３は接地端子、４は出力端子である。Q1，
Q2は差動対をなす差動増幅用のNPN形トランジ
スタであり、そのエミツタ共通接続点は定電流源
５を介して接地端子３に接続されている。第１の
カレントミラー回路６は、PNP形の入力トラン
ジスタQ3、出力トランジスタQ4を有しており、
その入力トランジスタQ3は電源端子１と前記差
動増幅用のトランジスタQ1のコレクタとの間に
接続されており、その出力トランジスタQ4のエ
ミツタは電源端子１に接続されている。第２のカ
レントミラー回路７は、PNP形の入力トランジ
スタQ5、出力トランジスタQ6を有しており、そ
の入力トランジスタQ5は電源端子１と前記差動
増幅用のトランジスタQ2のコレクタとの間に接
続されており、その出力トランジスタQ6のエミ
ツタは電源端子１に接続され、そのコレクタが前
記差動増幅用のトランジスタQ1のベースに接続
されて第１の負帰還ループを形成している。第３
のカレントミラー回路８は、NPN形の入力トラ
ンジスタQ7，２個の出力トランジスタQ8，Q9を
有しており、その入力トランジスタQ7は前記第
１のカレントミラー回路６の出力トランジスタ
Q4のコレクタと接地端子３との間に接続されて
おり、前記出力トランジスタQ8は前記差動増幅
用のトランジスタQ1のベースと接地端子３との
間に接続されて第２の負帰還ループを形成してお
り、前記出力トランジスタQ9は前記差動増幅用
のトランジスタQ2のベースと接地端子３との間
に接続されて正帰還ループを形成している。そし
て、前記差動増幅用のトランジスタQ2のベース
と定電圧端子２との間には抵抗Ｒが接続されてお
り、この定電圧端子２には定電圧源９から定電圧
Vrが印加される。また、前記差動増幅用のトラ
ンジスタQ1のベースは出力端子４に接続されて
おり、この出力端子４は発振用容量Ｃを介して接
地されている。
振回路を示しており、１は電源端子、２は定電圧
端子、３は接地端子、４は出力端子である。Q1，
Q2は差動対をなす差動増幅用のNPN形トランジ
スタであり、そのエミツタ共通接続点は定電流源
５を介して接地端子３に接続されている。第１の
カレントミラー回路６は、PNP形の入力トラン
ジスタQ3、出力トランジスタQ4を有しており、
その入力トランジスタQ3は電源端子１と前記差
動増幅用のトランジスタQ1のコレクタとの間に
接続されており、その出力トランジスタQ4のエ
ミツタは電源端子１に接続されている。第２のカ
レントミラー回路７は、PNP形の入力トランジ
スタQ5、出力トランジスタQ6を有しており、そ
の入力トランジスタQ5は電源端子１と前記差動
増幅用のトランジスタQ2のコレクタとの間に接
続されており、その出力トランジスタQ6のエミ
ツタは電源端子１に接続され、そのコレクタが前
記差動増幅用のトランジスタQ1のベースに接続
されて第１の負帰還ループを形成している。第３
のカレントミラー回路８は、NPN形の入力トラ
ンジスタQ7，２個の出力トランジスタQ8，Q9を
有しており、その入力トランジスタQ7は前記第
１のカレントミラー回路６の出力トランジスタ
Q4のコレクタと接地端子３との間に接続されて
おり、前記出力トランジスタQ8は前記差動増幅
用のトランジスタQ1のベースと接地端子３との
間に接続されて第２の負帰還ループを形成してお
り、前記出力トランジスタQ9は前記差動増幅用
のトランジスタQ2のベースと接地端子３との間
に接続されて正帰還ループを形成している。そし
て、前記差動増幅用のトランジスタQ2のベース
と定電圧端子２との間には抵抗Ｒが接続されてお
り、この定電圧端子２には定電圧源９から定電圧
Vrが印加される。また、前記差動増幅用のトラ
ンジスタQ1のベースは出力端子４に接続されて
おり、この出力端子４は発振用容量Ｃを介して接
地されている。
上記構成の回路において、いま、トランジスタ
Q1のベース電位V1がトランジスタQ2のベース電
位V2より低いとすると、トランジスタQ1はオフ
状態、トランジスタQ2はオン状態であり、第２
のカレントミラー回路７は上記トランジスタQ2
のコレクタ電流によりオン状態に駆動され、第１
のカレントミラー回路６および第３のカレントミ
ラー回路８はオフ状態である。したがつて、この
ときトランジスタQ9はオフ状態であり、このと
きのトランジスタQ2のベース電位V2(H)はほぼ定
電圧Vrに等しい。
Q1のベース電位V1がトランジスタQ2のベース電
位V2より低いとすると、トランジスタQ1はオフ
状態、トランジスタQ2はオン状態であり、第２
のカレントミラー回路７は上記トランジスタQ2
のコレクタ電流によりオン状態に駆動され、第１
のカレントミラー回路６および第３のカレントミ
ラー回路８はオフ状態である。したがつて、この
ときトランジスタQ9はオフ状態であり、このと
きのトランジスタQ2のベース電位V2(H)はほぼ定
電圧Vrに等しい。
V2(H)Vr …(9)
上記状態のとき、トランジスタQ6がオン状態、
トランジスタQ8がオフ状態であるので、容量Ｃ
は第２のカレントミラー回路７の出力電流I6によ
り充電される。ここで、上記出力電流I6は第２の
カレントミラー回路７の入力電流に等しく、この
入力電流はトランジスタQ2のオン電流、つまり
定電流源５の定電流Ioに等しいので、トランジス
タQ1のベース電位V1は時間ｔと共に直線的に増
加し、ベース電位V1の増加分をΔV1で表わすと
次式が成り立つ。
トランジスタQ8がオフ状態であるので、容量Ｃ
は第２のカレントミラー回路７の出力電流I6によ
り充電される。ここで、上記出力電流I6は第２の
カレントミラー回路７の入力電流に等しく、この
入力電流はトランジスタQ2のオン電流、つまり
定電流源５の定電流Ioに等しいので、トランジス
タQ1のベース電位V1は時間ｔと共に直線的に増
加し、ベース電位V1の増加分をΔV1で表わすと
次式が成り立つ。
ｔ・I6＝ｔ・I0＝Ｃ・ΔV1 …(10)
そして、上記ベース電位V1が前記ベース電位
V2(H)と同等まで増加すると、トランジスタQ1の
コレクタ電流が流れ始め、これによつて第１のカ
レントミラー回路６、第３のカレントミラー回路
８に電流が流れ始め、トランジスタQ9がオン状
態になり、トランジスタQ2のベース電位が低下
して低レベルV2(L)になる正帰還動作が行なわれ
る。このとき、上記トランジスタQ9の電流I9はト
ランジスタQ1の電流、つまり定電流源５の定電
流I0に等しいので、トランジスタQ2のベース電位
V2の変化ΔV2（ヒステリシス電圧幅）は ΔV2＝V2(H)−V2(L) ＝Vr−（Vr−I9×Ｒ） ＝I0×Ｒ …(11) となる。同時に、トランジスタQ2がオフ状態に
なり、第２のカレントミラー回路７がオフ状態に
なり、これに対して第３のカレントミラー回路８
の出力トランジスタQ8はオン状態であつてその
電流I8は前記定電流I0に等しいので、トランジス
タQ1のベース電位V1は時間ｔと共に直線的に低
下し、ベース電位V1の減少分を−ΔV1で表わす
と次式が成り立つ。
V2(H)と同等まで増加すると、トランジスタQ1の
コレクタ電流が流れ始め、これによつて第１のカ
レントミラー回路６、第３のカレントミラー回路
８に電流が流れ始め、トランジスタQ9がオン状
態になり、トランジスタQ2のベース電位が低下
して低レベルV2(L)になる正帰還動作が行なわれ
る。このとき、上記トランジスタQ9の電流I9はト
ランジスタQ1の電流、つまり定電流源５の定電
流I0に等しいので、トランジスタQ2のベース電位
V2の変化ΔV2（ヒステリシス電圧幅）は ΔV2＝V2(H)−V2(L) ＝Vr−（Vr−I9×Ｒ） ＝I0×Ｒ …(11) となる。同時に、トランジスタQ2がオフ状態に
なり、第２のカレントミラー回路７がオフ状態に
なり、これに対して第３のカレントミラー回路８
の出力トランジスタQ8はオン状態であつてその
電流I8は前記定電流I0に等しいので、トランジス
タQ1のベース電位V1は時間ｔと共に直線的に低
下し、ベース電位V1の減少分を−ΔV1で表わす
と次式が成り立つ。
ｔ・（−I8）＝ｔ・（−I0）＝Ｃ×（−ΔV1）…(12)
そして、上記ベース電位V1が前記ベース電位
V2(L)と同等まで低下すると、再びトランジスタ
Q1がオフ状態、第１のカレントミラー回路６、
第３のカレントミラー回路８がそれぞれオフ状態
になり、トランジスタQ2のベース電位が再びハ
イレベルV2(H)になる正帰還動作が行なわれる。
このとき、トランジスタQ2はオン状態になり、
第２のカレントミラー回路７もオン状態になり、
容量Ｃは再び電流I6（＝I0）により充電される。
V2(L)と同等まで低下すると、再びトランジスタ
Q1がオフ状態、第１のカレントミラー回路６、
第３のカレントミラー回路８がそれぞれオフ状態
になり、トランジスタQ2のベース電位が再びハ
イレベルV2(H)になる正帰還動作が行なわれる。
このとき、トランジスタQ2はオン状態になり、
第２のカレントミラー回路７もオン状態になり、
容量Ｃは再び電流I6（＝I0）により充電される。
上述したような動作を繰り返すことにより発振
が行なわれ、出力端子４には第２図に示すような
波形の発振出力が得られる。この場合、容量Ｃが
同じ定電流I0により充電または放電されるので、
正確な三角波形が得られる。また、発振出力の振
幅VOSCはヒステリシス電圧幅に等しく、 VOSC＝V2(H)−V2(L) ＝I0×Ｒ …(13) であり、定電流I0および抵抗Ｒの値により簡単か
つ正確に設定可能である。ここで、定電流源５お
よび抵抗Ｒを集積回路化した場合、一般にI0＝
Vrr／R0（Vrrは基準電圧、R0は抵抗）で表わされる ので、 VOSC＝I0×Ｒ＝Vrr×Ｒ／R0 となり、抵抗Ｒの値にばらつきが生じても抵抗比
Ｒ／R0は一定になるので、発振振幅VOSCは安定
である。この場合、抵抗Ｒの温度特性を選定する
ことにより、発振振幅に所望の温度特性を持たせ
ることができる。また、発振出力の周期Ｔは、容
量Ｃの充電モード期間T1と放電モード期間T2と
の和で求まり、 Ｔ＝T1＋T2 ＝Ｃ×VOSC／I6＋Ｃ×VOSC／I8 ＝２×Ｃ×VOSC／I0 ＝２×Ｃ×Ｒ …(14) であり、容量Ｃおよび抵抗Ｒの値のみにより簡単
かつ正確に設定可能であり、定電流源電流I0や電
源電圧等に関係なく安定である。この場合、容量
Ｃ、抵抗Ｒの温度特性を選定することにより、発
振周期Ｔの温度特性を設定可能である。
が行なわれ、出力端子４には第２図に示すような
波形の発振出力が得られる。この場合、容量Ｃが
同じ定電流I0により充電または放電されるので、
正確な三角波形が得られる。また、発振出力の振
幅VOSCはヒステリシス電圧幅に等しく、 VOSC＝V2(H)−V2(L) ＝I0×Ｒ …(13) であり、定電流I0および抵抗Ｒの値により簡単か
つ正確に設定可能である。ここで、定電流源５お
よび抵抗Ｒを集積回路化した場合、一般にI0＝
Vrr／R0（Vrrは基準電圧、R0は抵抗）で表わされる ので、 VOSC＝I0×Ｒ＝Vrr×Ｒ／R0 となり、抵抗Ｒの値にばらつきが生じても抵抗比
Ｒ／R0は一定になるので、発振振幅VOSCは安定
である。この場合、抵抗Ｒの温度特性を選定する
ことにより、発振振幅に所望の温度特性を持たせ
ることができる。また、発振出力の周期Ｔは、容
量Ｃの充電モード期間T1と放電モード期間T2と
の和で求まり、 Ｔ＝T1＋T2 ＝Ｃ×VOSC／I6＋Ｃ×VOSC／I8 ＝２×Ｃ×VOSC／I0 ＝２×Ｃ×Ｒ …(14) であり、容量Ｃおよび抵抗Ｒの値のみにより簡単
かつ正確に設定可能であり、定電流源電流I0や電
源電圧等に関係なく安定である。この場合、容量
Ｃ、抵抗Ｒの温度特性を選定することにより、発
振周期Ｔの温度特性を設定可能である。
上述したように本発明の三角波発振回路は、正
確な三角波発振波形が得られ、発振振幅や発振周
期を正確かつ簡単に設定し得ると共に安定化で
き、しかも発振振幅や発振周期に所望の温度特性
を持たせることが可能であり、１端子型集積回路
化発振回路として実現するのに好適である。
確な三角波発振波形が得られ、発振振幅や発振周
期を正確かつ簡単に設定し得ると共に安定化で
き、しかも発振振幅や発振周期に所望の温度特性
を持たせることが可能であり、１端子型集積回路
化発振回路として実現するのに好適である。
第１図は本発明の三角波発振回路の一実施例を
示す回路図、第２図は第１図の回路の動作波形を
示す図、第３図は従来の三角波発振回路を示す回
路図、第４図は第３図の回路の動作波形を示す図
である。 Q1，Q2……差動対トランジスタ、Q3〜Q9……
トランジスタ、Ｒ……抵抗、Ｃ……容量、２……
定電圧端子、３……接地端子、４……出力端子、
５……定電流源、６……第１のカレントミラー回
路、７……第２のカレントミラー回路、８……第
３のカレントミラー回路、９……定電圧源。
示す回路図、第２図は第１図の回路の動作波形を
示す図、第３図は従来の三角波発振回路を示す回
路図、第４図は第３図の回路の動作波形を示す図
である。 Q1，Q2……差動対トランジスタ、Q3〜Q9……
トランジスタ、Ｒ……抵抗、Ｃ……容量、２……
定電圧端子、３……接地端子、４……出力端子、
５……定電流源、６……第１のカレントミラー回
路、７……第２のカレントミラー回路、８……第
３のカレントミラー回路、９……定電圧源。
Claims (1)
- 【特許請求の範囲】 １ 差動対をなす第１及び第２のトランジスタ
Q1，Q2と、 上記第１及び第２のトランジスタQ1，Q2のエ
ミツタ共通接続点と第１の電源端子との間に接続
される定電流源と、 コレクタ及びベースが上記第１のトランジスタ
Q1のコレクタに接続され、エミツタが第２の電
源端子に接続される第３のトランジスタQ3、及
び、ベースが上記第３のトランジスタQ3のベー
スに接続され、エミツタが上記第２の電源端子に
接続される第４のトランジスタQ4から構成され、
上記第１のトランジスタQ1のコレクタ電流が入
力となる第１のカレントミラー回路６と、 コレクタ及びベースが上記第２のトランジスタ
Q2のコレクタに接続され、エミツタが上記第２
の電源端子に接続される第５のトランジスタQ5、
及び、ベースが上記第５のトランジスタQ5のベ
ースに接続され、エミツタが上記第２の電源端子
に接続され、コレクタが上記第１のトランジスタ
Q1のベースに接続される第６のトランジスタQ6
から構成され、上記第２のトランジスタQ2のコ
レクタ電流が入力となる第２のカレントミラー回
路７と、 ベース及びコレクタが上記第４のトランジスタ
Q4のコレクタに接続され、エミツタが上記第１
の電源端子に接続される第７のトランジスタQ7、
及び、ベースが上記第７のトランジスタQ7のベ
ースに接続され、コレクタが上記第６のトランジ
スタQ6のコレクタに接続され、エミツタが上記
第１の電源端子に接続される第８のトランジスタ
Q8、及び、ベースが上記第７のトランジスタQ7
のベースに接続され、コレクタが上記第２のトラ
ンジスタQ2のベースに接続され、エミツタが上
記第１の電源端子に接続される第９のトランジス
タQ9から構成される第３のカレントミラー回路
８と、 一端が上記第２のトランジスタQ2のベースに
接続される抵抗Ｒと、 上記抵抗Ｒの他端に接続される定電圧源と、 上記第１のトランジスタQ1のベースに接続さ
れる容量Ｃと を具備してなることを特徴とする三角波発振回
路。 ２ 上記定電圧源、容量Ｃのほかは、集積回路化
されてなることを特徴とする特許請求の範囲第１
項に記載の三角波発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60173864A JPS6234414A (ja) | 1985-08-07 | 1985-08-07 | 三角波発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60173864A JPS6234414A (ja) | 1985-08-07 | 1985-08-07 | 三角波発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6234414A JPS6234414A (ja) | 1987-02-14 |
| JPH053933B2 true JPH053933B2 (ja) | 1993-01-18 |
Family
ID=15968551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60173864A Granted JPS6234414A (ja) | 1985-08-07 | 1985-08-07 | 三角波発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6234414A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH084216B2 (ja) * | 1987-10-16 | 1996-01-17 | 松下電器産業株式会社 | 発振装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130U (ja) * | 1980-06-19 | 1981-01-06 |
-
1985
- 1985-08-07 JP JP60173864A patent/JPS6234414A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6234414A (ja) | 1987-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4418323A (en) | Oscillator having capacitor charged and discharged by current mirror circuits | |
| JP3036756B2 (ja) | 発振回路 | |
| JPH0232719B2 (ja) | ||
| JP2520466B2 (ja) | 時定数回路 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPH0659020B2 (ja) | 非安定マルチバイブレ−タ | |
| US4798973A (en) | High frequency charge pump/integrator circuit | |
| JP3194738B2 (ja) | Ｃｒ発振回路 | |
| JPH0244174B2 (ja) | ||
| JPS6234414A (ja) | 三角波発振回路 | |
| JP2738024B2 (ja) | 負帰還差動増幅回路 | |
| JPH062345Y2 (ja) | 近接スイツチ | |
| JP2548419B2 (ja) | 増幅回路 | |
| JPH0233407Y2 (ja) | ||
| JPH0358204B2 (ja) | ||
| JPH06216722A (ja) | 三角波発振回路 | |
| JP2543725Y2 (ja) | 発振回路 | |
| JPS5821235Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JP2821612B2 (ja) | 出力回路 | |
| JPH0224271Y2 (ja) | ||
| JPH0537549Y2 (ja) | ||
| JPS5816271Y2 (ja) | 非安定マルチバイブレ−タ | |
| JPS5944806B2 (ja) | 発振回路 | |
| JPS5821234Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPS645384Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |