JPH0540508A - プログラマブルコントローラ間の通信方法 - Google Patents

Abstract

(57)【要約】 【目的】 プログラマブルコントローラが通信のために
使用するリンクメモリのアドレス割当てを自動化する。 【構成】 全てのプログラマブルコントローラにリンク
メモリの記憶領域を均等の大きさで割当てることとし、
特定のプログラマブルコントローラが、記憶容量の大き
さ，割当て位置を算出して、他のプログラマブルコント
ローラに通知する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラマブルコント
ローラ間の通信方法に関し、詳しくはリンクメモリに対
して複数のプログラマブルコントローラが順次にアクセ
ス（読み／書き）することにより情報の授受を行うプロ
グラマブルコントローラ間の通信方法に関する。

【０００２】

【従来の技術】従来この種通信方法を用いるプログラマ
ブルコントローラシステムの構成を図５に、各プログラ
マブルコントローラの構成を図６に示す。

【０００３】図５において、複数のプログラマブルコン
トローラ１００〜１６３およびリンクレジスタ（メモ
リ）２００が通信ケーブル５０に共通接続されており、
各プログラマブルコントローラはリンクレジスタ２００
に対してアクセス可能となっている。

【０００４】各プログラマブルコントローラは、図６に
示すようにＣＰＵユニット１０，通信ユニット２０，複
数の入出力ユニット３０から構成され、ローダと呼ばれ
るプログラミング装置４０がＣＰＵユニット１０に対し
て脱着的に接続可能である。ＣＰＵユニット１０はロー
ダ４０から入力されたシーケンスプログラムに基づき、
機器制御のためのシーケンス演算を実行する。

【０００５】入出力ユニット３０は制御機器と接続し、
上記シーケンス演算に用いる機器状態信号を制御機器か
ら受信してＣＰＵユニット１０に転送すると共にシーケ
ンス演算の結果として得られる機器制御信号をＣＰＵユ
ニット１０から受信して制御機器へ転送する。

【０００６】通信ユニット２０は通信ケーブル５０上の
通信データを受信して、自局に通信権（メモリアクセス
権）がある場合には、ＣＰＵユニット１０とリンクレジ
スタ２００との間にあってアクセス関連情報を転送す
る。また、アクセス終了後は次に、通信権を引渡す相手
局を指示する情報を通信ケーブル５０に送出する。

【０００７】図５のリンクレジスタ２００の記憶領域は
図７に示すようにプログラマブルコントローラに対して
それぞれ割当てる。このために、システム運転に先立っ
て、オペレータは、図６のローダ４０より、プログラマ
ブルコントローラに対してリンクレジスタ２００のアク
セス可能領域の大きさ（記憶容量）と位置（先頭アドレ
ス）を指示する。

【０００８】このようなシステム構成において行われる
通信方法を図６，図７，図８を用いて説明する。

【０００９】システム起動に応じて、第０局のプログラ
マブルコントローラ１００は、リンクレジスタ２００の
自己の割当て領域（図７のアドレスＷ００００〜０００
１）に送信情報を書き込む。また、他局に割当てられた
記憶領域から他局の送信情報を読出す。続いて、リンク
レジスタ２００に対するアクセス権の引渡し先を第１局
のプログラマブルコントローラ１０１に指定する情報を
通信ケーブル５０に送出する。

【００１０】接続のプログラマブルコントローラ１０１
〜１６３ではこの情報を受信し、自局に対するアクセス
権の許可であるか否かを判定する。

【００１１】この判定処理の結果、第１局のプログラマ
ブルコントローラ１０１がリンクレジスタ２００に対し
てアクセスを行う。以下、順次にアクセス権を行使した
プログラマブルコントローラは、アクセス権の引渡し先
を指定して、次に自局にアクセス権が引渡されるまで待
機する。

【００１２】このような処理を行うことで、２以上のプ
ログラマブルコントローラの送信情報を１つのプログラ
マブルコントローラで受信したり、複数の特定プログラ
マブルコントローラに対して１つのプログラマブルコン
トローラから情報を送信することが可能となる。

【００１３】

【発明が解決しようとする課題】このようにリンクレジ
スタを共通使用する情報通信方法は通信相手先を任意に
選択できるというメリットがある反面、リンクレジスタ
に割当てる自局および他局の割当てのアドレス情報をオ
ペレータがローダにより各プログラマブルコントローラ
に登録しなければならない。このため、接続のプログラ
マブルコントローラの接続台数が多い程、オペレータの
操作労力が増えると共に、誤登録をすると、その修正に
時間がかかるという不具合があった。

【００１４】そこで、本発明は、上述の点に鑑みて、オ
ペレータによるリンクメモリのアドレスの割当て処理を
簡素化し、かつ、正確に行うことの可能のプログラマブ
ルコントローラ間の通信方法を提供することにある。

【００１５】

【課題を解決するための手段】このような目的を達成す
るために、本発明の第１形態では、複数のプログラマブ
ルコントローラおよびリンクメモリを通信ケーブルに共
通接続し、前記複数のプログラマブルコントローラの各
々に対応させて前記リンクメモリの記憶領域を割当て、
各々の前記プログラマブルコントローラは、前記リンク
メモリの中の自己および他のプログラマブルコントロー
ラにそれぞれ割当てられた記憶領域に対してデータの書
き込み／読み出しを行うことで他のプログラマブルコン
トローラとの間でデータの通信を行うプログラマブルコ
ントローラ間の通信方法において、前記複数のプログラ
マブルコントローラの中の特定のプログラマブルコント
ローラが、前記通信ケーブルに接続のプログラマブルコ
ントローラの接続台数および前記リンクメモリの最大記
憶容量に基づき、当該リンクメモリ中の均等に割当てる
記憶領域の大きさおよび位置を全プログラマブルコント
ローラについて算出し、当該算出した記憶領域の大きさ
および位置を示す情報を、前記特定のプログラマブルコ
ントローラから他の各々のプログラマブルコントローラ
に対して、通知し、当該通知の情報を受けたプログラマ
ブルコントローラは、当該情報を記憶しておき、当該記
憶の情報に基づき、前記リンクメモリに対する前記デー
タの書き込み／読み出しを行うことを特徴とする。

【００１６】本発明の第２形態では、複数のプログラマ
ブルコントローラおよびリンクメモリを通信ケーブルに
共通接続し、前記複数のプログラマブルコントローラの
各々に対応させて前記リンクメモリの記憶領域を割当
て、各々の前記プログラマブルコントローラは、前記リ
ンクメモリの中の自己および他のプログラマブルコント
ローラにそれぞれ割当てられた記憶領域に対してデータ
の書き込み／読み出しを行うことで他のプログラマブル
コントローラとの間でデータの通信を行うプログラマブ
ルコントローラ間の通信方法において、前記複数のプロ
グラマブルコントローラの各々は前記リンクメモリの記
憶領域について必要とする大きさを示す第１情報を予め
入力し、当該入力された第１情報を、前記複数のプログ
ラマブルコントローラの中の特定プログラマブルコント
ローラにより集計し、当該集計の結果に基づき、前記特
定のプログラマブルコントローラにより当該複数のプロ
グラマブルコントローラにそれぞれ割当てるリンクメモ
リの記憶領域の大きさおよび位置を算出し、当該算出し
た記憶領域の大きさおよび位置を示す第２情報を前記特
定のプログラマブルコントローラから他の各々のプログ
ラマブルコントローラに対して通知し、当該通知の第２
情報を受けたプログラマブルコントローラは、当該第２
情報を記憶しておき、当該記憶の第２情報に基づき、前
記リンクメモリに対する前記データの書き込み／読み出
しを行うことを特徴とする。

【００１７】

【作用】本発明の第１形態では、リンクメモリの記憶領
域をプログラマブルコントローラの各々に均等の大きさ
で割当てる場合は、簡単な算術演算で、記憶領域の大き
さ，位置を算出できることに着目し、特定のプログラマ
ブルコントローラに記憶領域の割当て処理を実行させ、
他のプログラマブルコントローラに記憶領域の割当て結
果（記憶領域の大きさ，位置）を通知する。本発明の第
２形態では、各プログラマブルコントローラでは、記憶
領域の自己に要する大きさのみを入力し、特定のプログ
ラマブルコントローラがこの入力情報を集計して、全て
のプログラマブルコントローラに対する記憶領域の割当
てを行う。このため、オペレータの入力操作は記憶領域
の大きさだけでよく、記憶領域の大きさおよび位置の入
力操作を必要とした従来例に比べてオペレータの操作労
力が簡素化される。

【００１８】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１９】本実施例におけるシステム構成およびプロ
グラマブルコントローラの回路構成は図５，図６の従来
例と同様のものを使用することができるが、リンクメモ
リの割当アドレスを特定のプログラマブルコントローラ
が設定し、他のプログラマブルコントローラに通知する
点が従来例と異なる。

【００２０】この処理を行うための処理手順を図１に示
す。また、図５の第０局のプログラマブルコントローラ
１００が、特定局としてリンクレジスタ２００のアドレ
スの割当てを行うものとする。

【００２１】特定局のプログラマブルコントローラ１０
０の中のＣＰＵユニットは通信ユニットを介して、接続
のプログラマブルコントローラ１０１〜１６３に対して
順次に応答要求信号を送出する。その応答の有無により
通信ケーブル５０に接続のプログラマブルコントローラ
の局番を検出し、接続局数を計数する。この処理は周知
のため詳細な説明を省略する。

【００２２】次に、特定局のプログラマブルコントロー
ラ１００のＣＰＵユニットは図１の左部の処理手順を開
始する。

【００２３】すなわち、予め定められているリンクレジ
スタ２００の全記憶容量を、自己を含めたプログラマブ
ルコントローラの接続台数（上記処理の計数結果＋１）
で除算し、プログラマブルコントローラ１台当たりに割
当てる記憶容量Ａを算出する。

【００２４】次に、各プログラマブルコントローラに割
当てるリンクレジスタ２００のアドレス空間を算出す
る。すなわち、図２に示すようにリンクレジスタ２００
の先頭アドレスＷ００００および、プログラマブルコン
トローラ１台の記憶容量Ａをその先頭アドレスに加えた
値から“１”を引いた値たとえばアドレスＷ００Ｆの間
のアドレス範囲を自局第０局のプログラマブルコントロ
ーラ用に割当てる。この次に、ＣＰＵユニットは検出し
た接続局番の小さい順にこの局番の割当てアドレス範囲
を算出する。より具体的には、前の局番に割当てた先頭
アドレスに記憶容量Ａを加えた値を今回の局番の先頭ア
ドレスとする。

【００２５】このようにして、順次に算出した割当ての
アドレス範囲（領域）を特定局のＣＰＵユニットは局番
に対応させて内部メモリに格納する（図１のステップＳ
１００）。

【００２６】次に特定局のＣＰＵユニットは接続のプロ
グラマブルコントローラを局番の小さい順から順次に指
定して、全プログラマブルコントローラに割当てたアド
レス領域を示すパラメータ情報を局番情報と共に通知す
る（図１のステップＳ１０１）。

【００２７】一方、他のプログラマブルコントローラ側
では自局の指定があったことを通信ユニットにおいて検
知すると（図１のステップＳ１５１→Ｓ１５２）、受信
の上記パラメータ情報をＣＰＵユニットに転送するパラ
メータ情報を受けたＣＰＵユニットではパラメータ情報
を内部メモリに格納（記憶）する（図１のステップＳ１
５３）。このパラメータ情報が、リンクメモリにアクセ
スする際に用いられる。

【００２８】この際、接続のプログラマブルコントロー
ラの各々は、内部メモリに格納した全ての局番およびそ
の割当てアドレスを示すパラメータ情報をＣＰＵユニッ
トにより参照して、所望の局番に対応する割当てアドレ
スを検出し、リンクレジスタにアクセスし、自局のデー
タ送信を行うと共に他局の送信データを受信する。

【００２９】以上、説明した例では、各プログラマブル
コントローラに割当て可能な記憶容量は均等である。こ
の記憶容量を図４に示すようにプログラマブルコントロ
ーラ毎に可変とするようにした第２実施例を説明する。

【００３０】本実施例では各プログラマブルコントロー
ラの通信ユニットに、自局に必要なリンクレジスタ２０
０の記憶容量を指示入力するディップスイッチを設置す
る。次に、上記ディップスイッチにより指示された記憶
容量を各プログラマブルコントローラから特定局のプロ
グラマブルコントローラが受信して集計し、各プログラ
マブルコントローラに割当てるアドレスを算出する。

【００３１】このための特定局および他局のプログラマ
ブルコントローラの実行する処理手順を図３に示す。特
定局（第０）のプログラマブルコントローラは、接続確
認したプログラマブルコントローラに対して、記憶容量
の問い合わせ（記憶容量情報の送信要求）を行う（図３
のステップＳ２００）。この問い合せに応じた他局プロ
グラマブルコントローラの応答情報を受信すると、特定
局のプログラマブルコントローラでは、他局のプログラ
マブルコントローラの局番および応答情報の示す記憶容
量をＣＰＵユニットの内部メモリに格納する（図３のス
テップＳ２０１）。

【００３２】以下、記憶容量の問い合わせ先を変更し、
上述の処理手順を繰返して他局プログラマブルコントロ
ーラの記憶容量を集計する（図３のステップＳ２００〜
２０２のループ処理）。最後に自局の記憶容量をＣＰＵ
ユニットの内部メモリに記憶すると、特定局のプログラ
マブルコントローラのＣＰＵユニットは、局番の小さい
順（または大きい順）から、リンクメモリに対する割当
てアドレスを算出する（図３のステップＳ２０３）。

【００３３】より具体的には、リンクメモリの先頭アド
レスを第１番目のプログラマブルコントローラ（第０局
のプログラマブルコントローラ）の割当て先頭アドレス
に定める。次に、このアドレス値に第１番目のプログラ
マブルコントローラの記憶容量を加えた値を第２番目の
プログラマブルコントローラ（第１局のプログラマブル
コントローラ）の割当て先頭アドレスとする。

【００３４】このようにして、全てのプログラマブルコ
ントローラへの割当てアドレスの範囲を算出すると、特
定局のプログラマブルコントローラは、全てのプログラ
マブルコントローラに対して割当てたアドレスをパラメ
ータ情報の形態で各々のプログラマブルコントローラに
通知する。すなわち、本実施例では局番，先頭アドレス
および記憶容量を１つのパラメータデータにまとめ全プ
ログラマブルコントローラについての全パラメータデー
タを各プログラマブルコントローラに送信する（図３の
ステップＳ２０４〜Ｓ２０５のループ処理）。

【００３５】一方、特定局以外の他局プログラマブルコ
ントローラのＣＰＵユニットでは、電源投入に応じて、
図３の右部の制御手順を開始する。すなわち、ディップ
スイッチにより指示されている記憶容量を入力し、ＣＰ
Ｕユニット内のメモリに記憶した後、特定局のプログラ
マブルコントローラからの問い合わせを待つ（図３のス
テップＳ２５１〜Ｓ２５２）。

【００３６】特定局のプログラマブルコントローラから
の送信情報を受信し、自局に対する問い合わせであるこ
とをＣＰＵユニットにおいて確認すると（図３のステッ
プＳ２５２→Ｓ２５３）、ＣＰＵユニットは内部メモリ
に記憶してある記憶容量情報を読出し、通信ユニットを
介して特定局のプログラマブルコントローラに応答送信
する（図３のステップＳ２５４）。

【００３７】また、特定局のプログラマブルコントロー
ラから全プログラマブルコントローラの局番と、その割
当てアドレスを示すパラメータ情報を受信すると（図３
のステップＳ２５２→Ｓ２５３→Ｓ２５５）、ＣＰＵユ
ニットはこのパラメータ情報を内部メモリに記憶する
（図３のステップＳ２５６）。

【００３８】ＣＰＵユニットでは、システム運転時にプ
ログラマブルコントローラに対してデータの送受信を行
う場合、上記内部メモリに格納されたパラメータ情報の
中から、送受信先の局番に対応する割当てアドレス情報
を抽出し、抽出した割当てアドレス情報を用いてリンク
メモリに対する読み／書きを行う。

【００３９】以上、説明したように本第２実施例では、
特定局のプログラマブルコントローラが各プログラマブ
ルコントローラが必要とする記憶容量を集計し、集計結
果に基づいてリンクメモリのアドレスの割当を決定す
る。また、全プログラマブルコントローラに割当てたア
ドレス領域が、各々のプログラマブルコントローラに通
知され、各々のプログラマブルコントローラにおいて記
憶されるので、各プログラマブルコントローラ側では、
システム運転中にデータの送受信先を変更する場合でも
データの送受信先に対応のリンクメモリのアドレス範囲
を知ることができる。

【００４０】以上述べた実施例の他、次の例を実現でき
る。

【００４１】１）本実施例のプログラマブルコントロー
ラシステムでは、プログラマブルコントローラのリンク
メモリへのアクセス権を一定順序で引き渡すようにして
いる。しかしながら、各プログラマブルコントローラか
らリンクメモリに対してアクセス要求を行って、アクセ
ス要求が先着したプログラマブルコントローラに対して
アクセスを許可するプログラマブルコントローラシステ
ムにも本発明を適用することができる。

【００４２】

【発明の効果】以上、説明したように、本発明によれ
ば、特定のプログラマブルコントローラが、全てのプロ
グラマブルコントローラについてリンクメモリの記憶領
域を割当てるので、従来のように、オペレータが上記記
憶領域を割当てる必要はなく、また割当情報を各プログ
ラマブルコントローラに入力するためのオペレータの操
作は本発明の第１形態では全く必要なく、本発明の第２
形態では簡素化される。このため、オペレータの誤操作
が発生する確率が減少する。

【図面の簡単な説明】

【図１】本発明実施例のプログラマブルコントローラの
実行する処理手順を示すフローチャートである。

【図２】本発明実施例のリンクメモリの記憶領域と、プ
ログラマブルコントローラの対応関係を示す説明図であ
る。

【図３】本発明他の実施例におけるプログラマブルコン
トローラの実行する処理手順を示すフローチャートであ
る。

【図４】本発明他の実施例のリンクメモリの記憶領域と
プログラマブルコントローラの対応関係を示す説明図で
ある。

【図５】従来例のシステム構成を示すブロック図であ
る。

【図６】従来のプログラマブルコントローラの回路構成
を示すブロック図である。

【図７】従来例のリンクメモリの記憶領域とプログラマ
ブルコントローラの対応関係を示す説明図である。

【図８】従来例のデータ送受信手順を示す説明図であ
る。

【符号の説明】

１０ ＣＰＵユニット ２０ 通信ユニット ３０ 入出力ユニット ４０ ローダ １００〜１６３ プログラマブルコントローラ ２００ リンクレジスタ（メモリ）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/16 ３１０ Ａ 8840−5Ｌ Ｈ０４Ｑ 9/00 ３０１ Ｚ 7170−5Ｋ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数のプログラマブルコントローラおよ
   びリンクメモリを通信ケーブルに共通接続し、前記複数
   のプログラマブルコントローラの各々に対応させて前記
   リンクメモリの記憶領域を割当て、各々の前記プログラ
   マブルコントローラは、前記リンクメモリの中の自己お
   よび他のプログラマブルコントローラにそれぞれ割当て
   られた記憶領域に対してデータの書き込み／読み出しを
   行うことで他のプログラマブルコントローラとの間でデ
   ータの通信を行うプログラマブルコントローラ間の通信
   方法において、 前記複数のプログラマブルコントローラの中の特定のプ
   ログラマブルコントローラが、前記通信ケーブルに接続
   のプログラマブルコントローラの接続台数および前記リ
   ンクメモリの最大記憶容量に基づき、当該リンクメモリ
   中の均等に割当てる記憶領域の大きさおよび位置を全プ
   ログラマブルコントローラについて算出し、 当該算出した記憶領域の大きさおよび位置を示す情報
   を、前記特定のプログラマブルコントローラから他の各
   々のプログラマブルコントローラに対して、通知し、 当該通知の情報を受けたプログラマブルコントローラ
   は、当該情報を記憶しておき、 当該記憶の情報に基づき、前記リンクメモリに対する前
   記データの書き込み／読み出しを行うことを特徴とする
   プログラマブルコントローラ間の通信方法。
2. 【請求項２】 複数のプログラマブルコントローラおよ
   びリンクメモリを通信ケーブルに共通接続し、前記複数
   のプログラマブルコントローラの各々に対応させて前記
   リンクメモリの記憶領域を割当て、各々の前記プログラ
   マブルコントローラは、前記リンクメモリの中の自己お
   よび他のプログラマブルコントローラにそれぞれ割当て
   られた記憶領域に対してデータの書き込み／読み出しを
   行うことで他のプログラマブルコントローラとの間でデ
   ータの通信を行うプログラマブルコントローラ間の通信
   方法において、 前記複数のプログラマブルコントローラの各々は前記リ
   ンクメモリの記憶領域について必要とする大きさを示す
   第１情報を予め入力し、 当該入力された第１情報を、前記複数のプログラマブル
   コントローラの中の特定プログラマブルコントローラに
   より集計し、 当該集計の結果に基づき、前記特定のプログラマブルコ
   ントローラにより当該複数のプログラマブルコントロー
   ラにそれぞれ割当てるリンクメモリの記憶領域の大きさ
   および位置を算出し、 当該算出した記憶領域の大きさおよび位置を示す第２情
   報を前記特定のプログラマブルコントローラから他の各
   々のプログラマブルコントローラに対して通知し、 当該通知の第２情報を受けたプログラマブルコントロー
   ラは、当該第２情報を記憶しておき、 当該記憶の第２情報に基づき、前記リンクメモリに対す
   る前記データの書き込み／読み出しを行うことを特徴と
   するプログラマブルコントローラ間の通信方法。