JPH0541380A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0541380A JPH0541380A JP19624691A JP19624691A JPH0541380A JP H0541380 A JPH0541380 A JP H0541380A JP 19624691 A JP19624691 A JP 19624691A JP 19624691 A JP19624691 A JP 19624691A JP H0541380 A JPH0541380 A JP H0541380A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- protective film
- layer
- wiring
- alloy layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 コンタクトホールを高温のスパッタで埋め込
み堆積する配線用ＡｌＣｕ合金のパターンニングに関
し，残渣アルミのないエッチングを目的とする。 【構成】 アルミニュウム銅合金を高周波スパッタし
て，基板１上に設けられた絶縁層４に形成されたコンタ
クトホール５を平坦に埋め込み堆積されたアルミニュウ
ム銅合金層６のエッチングにおいて，合金層６表面にア
ルミニュウム又はアルミニュウム合金を堆積して保護膜
７とする工程と，保護膜７上に堆積したレジスト層８
を，酸素ガスを含むガスを用いたＲＩＥ法により選択的
に除去してレジストパターン８ａを形成する工程と，レ
ジストパターン８ａをマスクとするＲＩＥ法により，保
護膜７及び合金層６を同時にエッチングして配線１１を
形成するように構成する。
み堆積する配線用ＡｌＣｕ合金のパターンニングに関
し，残渣アルミのないエッチングを目的とする。 【構成】 アルミニュウム銅合金を高周波スパッタし
て，基板１上に設けられた絶縁層４に形成されたコンタ
クトホール５を平坦に埋め込み堆積されたアルミニュウ
ム銅合金層６のエッチングにおいて，合金層６表面にア
ルミニュウム又はアルミニュウム合金を堆積して保護膜
７とする工程と，保護膜７上に堆積したレジスト層８
を，酸素ガスを含むガスを用いたＲＩＥ法により選択的
に除去してレジストパターン８ａを形成する工程と，レ
ジストパターン８ａをマスクとするＲＩＥ法により，保
護膜７及び合金層６を同時にエッチングして配線１１を
形成するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法，
特にコンタクトホールを高温でのスパッタにより埋め込
んで堆積する配線用ＡｌＣｕ合金のパターニングに関す
る。
特にコンタクトホールを高温でのスパッタにより埋め込
んで堆積する配線用ＡｌＣｕ合金のパターニングに関す
る。
【０００２】半導体装置の微細，高密度化に伴い，微細
でアスペクト比の大きな配線を多層に形成する多層配線
が使われている。かかる多層配線は，下層の配線パター
ンを覆う微細，複雑な形状を有する絶縁層上に重ねて配
線材料を平坦に堆積し，その後配線材料をエッチングし
て形成される。
でアスペクト比の大きな配線を多層に形成する多層配線
が使われている。かかる多層配線は，下層の配線パター
ンを覆う微細，複雑な形状を有する絶縁層上に重ねて配
線材料を平坦に堆積し，その後配線材料をエッチングし
て形成される。
【０００３】そのような平坦化に優れた配線材料の堆積
方法として，微細なコンタクトホールをも平坦に埋め込
むことができる高温でするＡｌＣｕ合金のスパッタによ
る堆積方法（以下「高温スパッタ法」という。）が知ら
れている。
方法として，微細なコンタクトホールをも平坦に埋め込
むことができる高温でするＡｌＣｕ合金のスパッタによ
る堆積方法（以下「高温スパッタ法」という。）が知ら
れている。
【０００４】このため，高温スパッタ法により堆積され
たＡｌＣｕ合金層を精密，確実にエッチングする方法が
強く要求されている。
たＡｌＣｕ合金層を精密，確実にエッチングする方法が
強く要求されている。
【０００５】
【従来の技術】配線材料の堆積層を精密にエッチングす
るには，二層レジストが用いられる。以下，従来におけ
る二層レジストを用いた配線の形成について説明する。
るには，二層レジストが用いられる。以下，従来におけ
る二層レジストを用いた配線の形成について説明する。
【０００６】図２は従来の実施例工程図であり，配線の
コンタクトホールを有する部分の断面を表している。先
ず，図２（ａ）を参照して，基板１上に酸化膜２を挟ん
で例えばＡｌからなる第一層配線３を形成し，その上に
絶縁層４を形成する。
コンタクトホールを有する部分の断面を表している。先
ず，図２（ａ）を参照して，基板１上に酸化膜２を挟ん
で例えばＡｌからなる第一層配線３を形成し，その上に
絶縁層４を形成する。
【０００７】次いで，絶縁層４にコンタクトホール５を
設けた後，コンタクトホール５を埋めてＡｌ−２％Ｃｕ
からなる合金層６を高温スパッタ法により堆積する。次
いで，図２（ｂ）を参照して，レジスト８, ＳＯＧ（Sp
in on Glass)からなる中間層9 を順次堆積した後, 中間
層9 上にフォトレジストパターン１０を形成する。
設けた後，コンタクトホール５を埋めてＡｌ−２％Ｃｕ
からなる合金層６を高温スパッタ法により堆積する。次
いで，図２（ｂ）を参照して，レジスト８, ＳＯＧ（Sp
in on Glass)からなる中間層9 を順次堆積した後, 中間
層9 上にフォトレジストパターン１０を形成する。
【０００８】次いで，図２（ｃ）を参照して，フォトレ
ジストパターン１０をマスクとして中間層９をエッチン
グして中間層パターン９ａとする。続いて中間層パター
ン９ａをマスクとする酸素中での異方性ＲＩＥにより，
レジスト８をエッチングしてレジストパターン８ａとす
る。
ジストパターン１０をマスクとして中間層９をエッチン
グして中間層パターン９ａとする。続いて中間層パター
ン９ａをマスクとする酸素中での異方性ＲＩＥにより，
レジスト８をエッチングしてレジストパターン８ａとす
る。
【０００９】次いで，図２（ｄ）を参照して，レジスト
パターン８ａをマスクとして塩素系又は塩素を含む弗素
系ガスを用いた異方性ＲＩＥにより合金層６をエッチン
グして配線１１を形成する。
パターン８ａをマスクとして塩素系又は塩素を含む弗素
系ガスを用いた異方性ＲＩＥにより合金層６をエッチン
グして配線１１を形成する。
【００１０】上記工程において，図２（ｃ）を参照し
て，レジストパターン８ａを酸素を含むガスを用いたＲ
ＩＥ法により形成する際に，高温スパッタ法により堆積
されたＡｌＣｕ合金層６の表面に腐食生成物１２が生ず
るのである。
て，レジストパターン８ａを酸素を含むガスを用いたＲ
ＩＥ法により形成する際に，高温スパッタ法により堆積
されたＡｌＣｕ合金層６の表面に腐食生成物１２が生ず
るのである。
【００１１】この腐食生成物１２は，合金層６をエッチ
ングするときマスクとして作用するため，その下の合金
層６の一部が，図２（ｄ）を参照して，配線１１の間に
残渣アルミ１３として残るのである。
ングするときマスクとして作用するため，その下の合金
層６の一部が，図２（ｄ）を参照して，配線１１の間に
残渣アルミ１３として残るのである。
【００１２】
【発明が解決しようとする課題】上述のように従来の方
法では，高温スパッタにより堆積されたＡｌＣｕ合金層
上に設けられたレジストを，酸素ガスを用いたＲＩＥに
よりパターニングする際にＡｌＣｕ合金層表面に腐食生
成物を生ずるため，ＡｌＣｕ合金層のＲＩＥ法により形
成された配線間に不要なアルミ残渣が残るという問題が
ある。このため，配線間，他層間の短絡を生じ，半導体
装置の信頼性が損なわれる。
法では，高温スパッタにより堆積されたＡｌＣｕ合金層
上に設けられたレジストを，酸素ガスを用いたＲＩＥに
よりパターニングする際にＡｌＣｕ合金層表面に腐食生
成物を生ずるため，ＡｌＣｕ合金層のＲＩＥ法により形
成された配線間に不要なアルミ残渣が残るという問題が
ある。このため，配線間，他層間の短絡を生じ，半導体
装置の信頼性が損なわれる。
【００１３】本発明は，酸素ガスを用いたＲＩＥにより
パターニングされたレジストパターンをマスクとして，
高温スパッタにより堆積されたＡｌＣｕ合金層を残渣ア
ルミを残留させずにエッチングして配線を形成する半導
体装置の製造方法を提供することを目的とする。
パターニングされたレジストパターンをマスクとして，
高温スパッタにより堆積されたＡｌＣｕ合金層を残渣ア
ルミを残留させずにエッチングして配線を形成する半導
体装置の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】図１は本発明の実施例工
程図であり，配線のコンタクトホールを有する部分の断
面を表している。
程図であり，配線のコンタクトホールを有する部分の断
面を表している。
【００１５】上記課題を解決するために本発明は，図１
を参照して，第一の構成は，アルミニュウム銅合金をス
パッタして，基板１上に設けられた絶縁層４に形成され
たコンタクトホール５を平坦に埋め込み堆積されたアル
ミニュウム銅合金層６をエッチングして配線１１とする
半導体装置の製造方法において，前記アルミニュウム銅
合金層６の表面にアルミニュウム及びアルミニュウム合
金の何れかを堆積して保護膜７とする工程と，該保護膜
７上に堆積されたレジスト層８を，酸素ガス及び酸素の
混合ガスの何れかのガスを用いたＲＩＥ（反応性イオン
エッチング）法により選択的に除去してレジストパター
ン８ａを形成する工程と，該レジストパターン８ａをマ
スクとするＲＩＥ法により，該保護膜７及び該アルミニ
ュウム銅合金層６をエッチングして前記配線１１を形成
する工程とを有することを特徴として構成され，およ
び，第二の構成は，第一の構成の半導体の製造方法にお
いて，前記保護膜７は，Ａｌ，ＡｌＳｉ，ＡｌＳｉＣ
ｕ，ＡｌＣｕ及びＡｌＣｕＴｉのうちの何れかの材料か
ら構成され，該保護膜７の厚さは１００ｎｍ以下である
ことを特徴として構成される。
を参照して，第一の構成は，アルミニュウム銅合金をス
パッタして，基板１上に設けられた絶縁層４に形成され
たコンタクトホール５を平坦に埋め込み堆積されたアル
ミニュウム銅合金層６をエッチングして配線１１とする
半導体装置の製造方法において，前記アルミニュウム銅
合金層６の表面にアルミニュウム及びアルミニュウム合
金の何れかを堆積して保護膜７とする工程と，該保護膜
７上に堆積されたレジスト層８を，酸素ガス及び酸素の
混合ガスの何れかのガスを用いたＲＩＥ（反応性イオン
エッチング）法により選択的に除去してレジストパター
ン８ａを形成する工程と，該レジストパターン８ａをマ
スクとするＲＩＥ法により，該保護膜７及び該アルミニ
ュウム銅合金層６をエッチングして前記配線１１を形成
する工程とを有することを特徴として構成され，およ
び，第二の構成は，第一の構成の半導体の製造方法にお
いて，前記保護膜７は，Ａｌ，ＡｌＳｉ，ＡｌＳｉＣ
ｕ，ＡｌＣｕ及びＡｌＣｕＴｉのうちの何れかの材料か
ら構成され，該保護膜７の厚さは１００ｎｍ以下である
ことを特徴として構成される。
【００１６】
【作用】本発明の構成の作用を図１及び図２を参照して
説明する。本発明では，高温スパッタにより堆積された
ＡｌＣｕ合金層６の表面に保護膜７が設けられている。
このため，合金層６上のレジスト８をエッチングする際
にエッチング雰囲気に暴露されるのは保護膜７であり，
合金層６の表面は保護膜７に被覆されて露出しない。
説明する。本発明では，高温スパッタにより堆積された
ＡｌＣｕ合金層６の表面に保護膜７が設けられている。
このため，合金層６上のレジスト８をエッチングする際
にエッチング雰囲気に暴露されるのは保護膜７であり，
合金層６の表面は保護膜７に被覆されて露出しない。
【００１７】従って，合金層６が酸素イオンに触れ腐食
することはなく，腐食生成物の発生を回避できる。他
方，保護膜は２５０℃以下の温度で堆積されたＡｌ又は
Ａｌ合金の薄膜である。かかる薄膜は，酸素を含むガス
を用いた異方性ＲＩＥ法によるレジスト８のエッチング
において腐食生成物を生じないことはよく知られてい
る。
することはなく，腐食生成物の発生を回避できる。他
方，保護膜は２５０℃以下の温度で堆積されたＡｌ又は
Ａｌ合金の薄膜である。かかる薄膜は，酸素を含むガス
を用いた異方性ＲＩＥ法によるレジスト８のエッチング
において腐食生成物を生じないことはよく知られてい
る。
【００１８】即ち，保護膜７がレジスト８のエッチング
の際にエッチング雰囲気ガスに暴露されても，腐食生成
物は生じない。従って，高温スパッタにより堆積された
ＡｌＣｕ合金層６のエッチングにおいて，腐食生成物に
起因して生ずるアルミ残渣は発生しないのである。
の際にエッチング雰囲気ガスに暴露されても，腐食生成
物は生じない。従って，高温スパッタにより堆積された
ＡｌＣｕ合金層６のエッチングにおいて，腐食生成物に
起因して生ずるアルミ残渣は発生しないのである。
【００１９】かかる保護膜７の腐食生成物の生成を抑制
する効果は，Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＣｕ
及びＡｌＣｕＴｉのうちの何れかの材料により保護膜を
構成するとき，膜厚測定装置の測定誤差の限界値である
２０ｎｍ以上の厚さで確認された。しかし，保護膜７の
厚さが１００ｎｍを越えても上記効果は同等であり，か
えって保護膜７が厚くなる分だけ平坦化に有利な合金層
６を薄くしなければならず，平坦化を目的としてする高
温スパッタの利点を減殺するのである。
する効果は，Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＣｕ
及びＡｌＣｕＴｉのうちの何れかの材料により保護膜を
構成するとき，膜厚測定装置の測定誤差の限界値である
２０ｎｍ以上の厚さで確認された。しかし，保護膜７の
厚さが１００ｎｍを越えても上記効果は同等であり，か
えって保護膜７が厚くなる分だけ平坦化に有利な合金層
６を薄くしなければならず，平坦化を目的としてする高
温スパッタの利点を減殺するのである。
【００２０】上記のように本発明では，合金層６のエッ
チング用マスクとなるレジストパターン８ａを酸素を含
むガスを用いたＲＩＥ法により形成することができるか
ら，二層レジストを用いることができ，合金層６の精密
なパターニングを実現することができる。
チング用マスクとなるレジストパターン８ａを酸素を含
むガスを用いたＲＩＥ法により形成することができるか
ら，二層レジストを用いることができ，合金層６の精密
なパターニングを実現することができる。
【００２１】
【実施例】本発明を実施例により詳細に説明する。先
ず，図１（ａ）を参照して，半導体素子が形成され，熱
酸化膜２が設けられたシリコン基板１上に例えば厚さ１
μｍのアルミニュウムの第一層配線３を形成する。
ず，図１（ａ）を参照して，半導体素子が形成され，熱
酸化膜２が設けられたシリコン基板１上に例えば厚さ１
μｍのアルミニュウムの第一層配線３を形成する。
【００２２】次いで，絶縁層４を例えばＳＯＧにより形
成し，第一層配線３と接続するためのコンタクトホール
５を開口する。次いで，コンタクトホール５を埋め込
み，絶縁層４上に例えば厚さ０．８μｍに堆積したＡｌ
Ｃｕ合金層６を高温スパッタ法により形成する。
成し，第一層配線３と接続するためのコンタクトホール
５を開口する。次いで，コンタクトホール５を埋め込
み，絶縁層４上に例えば厚さ０．８μｍに堆積したＡｌ
Ｃｕ合金層６を高温スパッタ法により形成する。
【００２３】かかる高温スパッタ法は，例えばＡｌ−２
％Ｃｕを５００℃で，又はＡｌ−０．１％Ｃｕ─０．１
５％Ｔｉを５６０℃でＲＦスパッタしてなされる。次い
で，保護膜７を半導体装置の配線材料を堆積するために
通常用いられる方法により堆積する。
％Ｃｕを５００℃で，又はＡｌ−０．１％Ｃｕ─０．１
５％Ｔｉを５６０℃でＲＦスパッタしてなされる。次い
で，保護膜７を半導体装置の配線材料を堆積するために
通常用いられる方法により堆積する。
【００２４】かかる方法として，例えば２５０℃におい
て行われるＲＦスパッタ法があり，他に１００〜２００
℃において行われる蒸着法がある。また，保護膜７の材
料は，例えば故意に不純物を添加していないＡｌ，Ａｌ
−１％Ｓｉ，Ａｌ−１％Ｓｉ−０．１％Ｃｕ，Ａｌ−２
％Ｃｕ又はＡｌ−０．１％Ｃｕ−０．１５％Ｔｉを用い
ることができる。
て行われるＲＦスパッタ法があり，他に１００〜２００
℃において行われる蒸着法がある。また，保護膜７の材
料は，例えば故意に不純物を添加していないＡｌ，Ａｌ
−１％Ｓｉ，Ａｌ−１％Ｓｉ−０．１％Ｃｕ，Ａｌ−２
％Ｃｕ又はＡｌ−０．１％Ｃｕ−０．１５％Ｔｉを用い
ることができる。
【００２５】なお，保護膜７の堆積は真空中にて，合金
層６の堆積後続けて行うことがエレクトロマイグレーシ
ョンに関する信頼性の観点から好ましい。次いで，図１
（ｂ）を参照して，レジスト８を例えば厚さ２．０μｍ
堆積し，続いてＳＯＧにより例えば厚さ０．３μｍの中
間層９を堆積する。
層６の堆積後続けて行うことがエレクトロマイグレーシ
ョンに関する信頼性の観点から好ましい。次いで，図１
（ｂ）を参照して，レジスト８を例えば厚さ２．０μｍ
堆積し，続いてＳＯＧにより例えば厚さ０．３μｍの中
間層９を堆積する。
【００２６】次いで，フォトレジストを塗布しフォトリ
ソグラフィによりフォトレジストパターン１０とする。
次いで，図１（ｃ）を参照して，フォトレジストパター
ン１０をマスクとし，例えばＣＦ4 とＣＨＦ3 との混合
ガスを用いたイオンエッチングにより中間層９をエッチ
ングして中間層パターン９ａを形成する。
ソグラフィによりフォトレジストパターン１０とする。
次いで，図１（ｃ）を参照して，フォトレジストパター
ン１０をマスクとし，例えばＣＦ4 とＣＨＦ3 との混合
ガスを用いたイオンエッチングにより中間層９をエッチ
ングして中間層パターン９ａを形成する。
【００２７】次いで，酸素を含むガス例えばＯ2 又はＯ
2 とＣＦ4 との混合ガスを用いたＲＩＥ法により，レジ
スト８を異方性エッチングしてレジストパターン８ａを
形成する。
2 とＣＦ4 との混合ガスを用いたＲＩＥ法により，レジ
スト８を異方性エッチングしてレジストパターン８ａを
形成する。
【００２８】この際，保護膜の表面が露出するが，腐食
生成物は生じない。次いで，図１（ｄ）を参照して，レ
ジストパターン８ａをマスクとして，保護膜７及び合金
層６を続けてエッチングし，合金層パターン６ａと保護
膜７のパターンからなる配線１１を形成する。
生成物は生じない。次いで，図１（ｄ）を参照して，レ
ジストパターン８ａをマスクとして，保護膜７及び合金
層６を続けてエッチングし，合金層パターン６ａと保護
膜７のパターンからなる配線１１を形成する。
【００２９】かかるエッチングには，例えば塩素系又は
弗素を含む塩素系のイオンエッチングガスを用いたＲＩ
Ｅ法を用いることができる。本実施例では，二層レジス
トを使用して配線用パターンのエッチング用マスクをＲ
ＩＥ法により形成するから，アスペクト比の高い配線を
精密に形成することができる。
弗素を含む塩素系のイオンエッチングガスを用いたＲＩ
Ｅ法を用いることができる。本実施例では，二層レジス
トを使用して配線用パターンのエッチング用マスクをＲ
ＩＥ法により形成するから，アスペクト比の高い配線を
精密に形成することができる。
【００３０】
【発明の効果】本発明によれば，腐食生成物を生ずるこ
となく酸素ガスを用いたＲＩＥによりエッチング用マス
クとなるレジストパターンを形成することができるか
ら，高温スパッタ法により堆積されたＡｌＣｕ合金層を
残渣アルミを残留することなくエッチングする半導体装
置の製造方法を提供することができ，半導体装置の性能
向上に寄与するところが大きい。
となく酸素ガスを用いたＲＩＥによりエッチング用マス
クとなるレジストパターンを形成することができるか
ら，高温スパッタ法により堆積されたＡｌＣｕ合金層を
残渣アルミを残留することなくエッチングする半導体装
置の製造方法を提供することができ，半導体装置の性能
向上に寄与するところが大きい。
【図１】 本発明の実施例工程図
【図２】 従来の実施例工程図
１ 基板 ２ 酸化膜 ３ 第一配線 ４ 絶縁層 ５ コンタクトホール ６ 合金層 ６ａ 合金層パターン ７ 保護膜 ８ レジスト ８ａ レジストパターン ９ 中間層 ９ａ 中間層パターン １０ フォトレジストパターン １１ 配線 １２ 腐食生成物 １３ 残渣アルミ
Claims (2)
- 【請求項１】 アルミニュウム銅合金をスパッタして，
基板（１）上に設けられた絶縁層（４）に形成されたコ
ンタクトホール（５）を平坦に埋め込み堆積されたアル
ミニュウム銅合金層（６）をエッチングして配線（１
１）とする半導体装置の製造方法において， 前記アルミニュウム銅合金層（６）の表面にアルミニュ
ウム及びアルミニュウム合金の何れかを堆積して保護膜
（７）とする工程と， 該保護膜（７）上に堆積されたレジスト層（８）を，酸
素ガス及び酸素の混合ガスの何れかのガスを用いたＲＩ
Ｅ（反応性イオンエッチング）法により選択的に除去し
てレジストパターン（８ａ）を形成する工程と， 該レジストパターン（８ａ）をマスクとするＲＩＥ法に
より，該保護膜（７）及び該アルミニュウム銅合金層
（６）をエッチングして前記配線（１１）を形成する工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体の製造方法におい
て， 前記保護膜（７）は，Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，
ＡｌＣｕ及びＡｌＣｕＴｉのうちの何れかの材料から構
成され， 該保護膜（７）の厚さは１００ｎｍ以下であることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19624691A JPH0541380A (ja) | 1991-08-06 | 1991-08-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19624691A JPH0541380A (ja) | 1991-08-06 | 1991-08-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541380A true JPH0541380A (ja) | 1993-02-19 |
Family
ID=16354620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19624691A Withdrawn JPH0541380A (ja) | 1991-08-06 | 1991-08-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541380A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541372B2 (en) * | 2000-03-07 | 2003-04-01 | Infineon Technologies Ag | Method for manufacturing a conductor structure for an integrated circuit |
| US6692205B2 (en) | 2001-07-19 | 2004-02-17 | Kabushiki Kaisha Toyota Jidoshokki | Compressor incorporated with motor and its cooling jacket |
-
1991
- 1991-08-06 JP JP19624691A patent/JPH0541380A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541372B2 (en) * | 2000-03-07 | 2003-04-01 | Infineon Technologies Ag | Method for manufacturing a conductor structure for an integrated circuit |
| US6692205B2 (en) | 2001-07-19 | 2004-02-17 | Kabushiki Kaisha Toyota Jidoshokki | Compressor incorporated with motor and its cooling jacket |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06283525A (ja) | 金属配線の形成方法 | |
| KR100269042B1 (ko) | 배선층의형성방법 | |
| JPH0685074A (ja) | 多層相互接続導体パターン製造方法 | |
| JPH0541380A (ja) | 半導体装置の製造方法 | |
| JPH07201851A (ja) | 半導体装置の製造方法 | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JP2659285B2 (ja) | 半導体装置の製造方法 | |
| JP2850341B2 (ja) | 半導体装置の製造方法 | |
| JPH0851153A (ja) | 多層配線を有する半導体装置 | |
| JPH08115979A (ja) | 多層配線形成法 | |
| JP3263481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH09162187A (ja) | 半導体装置及びその製造方法 | |
| JP3237917B2 (ja) | 半導体素子の製造方法 | |
| JPH05129447A (ja) | 半導体装置の製造方法 | |
| JP3039078B2 (ja) | 半導体装置の製造方法 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| KR100307489B1 (ko) | 반도체디바이스의다층배선방법 | |
| JPH05121565A (ja) | 半導体素子の製造方法 | |
| EP0720219A2 (en) | Conductive runner fabrication for an integrated circuit | |
| JPH08316310A (ja) | 半導体装置の製造方法 | |
| JP2000114261A (ja) | 半導体装置とその製造方法 | |
| JPH06267888A (ja) | 半導体装置の製造方法 | |
| JPH09115906A (ja) | 半導体装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |