JPH0851153A - 多層配線を有する半導体装置 - Google Patents

多層配線を有する半導体装置

Info

Publication number
JPH0851153A
JPH0851153A JP20795594A JP20795594A JPH0851153A JP H0851153 A JPH0851153 A JP H0851153A JP 20795594 A JP20795594 A JP 20795594A JP 20795594 A JP20795594 A JP 20795594A JP H0851153 A JPH0851153 A JP H0851153A
Authority
JP
Japan
Prior art keywords
layer
wiring
film
metal material
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20795594A
Other languages
English (en)
Inventor
Ikue Kawashima
伊久衛 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP20795594A priority Critical patent/JPH0851153A/ja
Publication of JPH0851153A publication Critical patent/JPH0851153A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 層間絶縁膜の平坦性が悪い場合でもプラグ用
埋込みメタル層のエッチバックの際に残渣12aが発生
しないようにしてコスト上昇を抑えるとともに、信頼性
の高い配線を形成できるようにする。 【構成】 下層配線4上から層間絶縁膜6を形成し、ス
ルーホール8を形成した後、密着層10を形成し、その
上に低融点金属材料層20としてAl−Si−Cu膜を
形成する。成膜したAl−Si−Cu膜を真空中で60
0℃、1分間アニールを行ない、リフローさせて表面の
平坦性を改善する。その後、スルーホールを埋め込むた
めのタングステン膜12を形成し、エッチバックを施し
てタングステン膜12をスルーホールのみに残す。この
とき、層間絶縁膜6の平坦性の悪い部分は低融点金属材
料層20のリフローによって平坦化されているため、タ
ングステン12のエッチバック時に層間絶縁膜表面の凹
部には残渣は残らない。その後、上層配線用メタル層を
形成し、パターン化して上層配線を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層配線構造をもつ半導
体装置に関し、特にコンタクトホールやスルーホールに
下層と上層の導電層を接続するためのプラグと称される
金属材料が埋め込まれた配線構造を有する半導体装置と
その製造方法に関するものである。
【0002】
【従来の技術】プラグをもつ多層配線の材料としては、
プラグ用埋込みメタルとしてブランケットタングステン
プロセスや選択タングステンプロセスにより形成された
タングステンや、CVD法によるTiNなどが広く用い
られている。また、プラグの埋込みメタル上部に設けら
れる配線の材質としては、密着層としてTiN膜やTi
W膜を形成した上にアルミニウム系のメタル膜を積層し
た、例えばAl−Si−Cu/TiN、Al−Si−C
u/TiWなどが用いられ、またAl−Si−Cu単層
膜も広く用いられている。
【0003】従来の方法のうち、下層配線と上層配線を
形成する方法を図1に示す。ここでは、一例としてプラ
グ用埋込みメタルとしてブランケットタングステン、配
線メタルとしてAl−Si−Cu/TiN積層構造のも
のを示す。 (A)下地2上にAl−Si−CuやAl−Cuなどの
材質にてなる下層配線4を形成し、その上から層間絶縁
膜6を形成する。層間絶縁膜6には上層配線と下層配線
を接続するためのスルーホールをリソグラフィーとエッ
チングにより形成し、その後タングステンの密着層とし
てTiN膜10を形成する。その上から、プラグとして
埋め込むためのブランケットタングステン膜12を形成
する。
【0004】(B)スルーホールのみにプラグ用埋込み
メタルを残すために、タングステン膜12にエッチバッ
クを施す。このとき、層間絶縁膜6の平坦性が悪い場合
は、スルーホール以外の凹部にもタングステン12aが
残渣として残る。 (C)その後、上層配線のためのメタル膜14を例えば
Al−Si−CuやAl−Cuなどにより形成し、リソ
グラフィーとエッチングによりパターン化を施して上層
配線とする。配線用メタル膜のエッチングとしては通常
塩素ガスを用いて行なうが、タングステンは塩素ではエ
ッチングされないため、上層配線のパターン化後もタン
グステン残渣12aが残ってしまい、これが配線間の短
絡の原因となる。
【0005】したがって、エッチバックプロセスを用い
てプラグを形成する方法においては、層間絶縁膜6の平
坦性が重要となる。しかし、LSIプロセスの微細化が
進むにつれて、層間絶縁膜の十分な平坦性を得ることは
プロセスを複雑にし、コストを上昇させる要因になって
いる。
【0006】
【発明が解決しようとする課題】従来の配線構造では、
図1(C)に示されるように、プラグ部分ではタングス
テン12がTiN膜10に接触している。タングステン
はTiNに対しては密着性がそれほど優れているとはい
えない。また、タングステンはTiN上ではグレインサ
イズが大きく成長する傾向がある。製造方法においては
図1の説明で述べられているように、層間絶縁膜の平坦
性が悪い場合にはタングステンの残渣12aが発生す
る。
【0007】そこで、本発明は層間絶縁膜の平坦性が悪
い場合でもプラグ用埋込みメタル層のエッチバックの際
に残渣12aが発生しないようにしてコスト上昇を抑え
るとともに、信頼性の高い配線を形成できるようにする
ことを目的とするものである。
【0008】
【課題を解決するための手段】本発明の半導体装置の多
層配線では、プラグとして埋め込まれた金属材料の下層
に低融点金属材料層が設けられている。上層配線に注目
すると、プラグ部分以外の部分においては下層に低融点
金属材料層を有し、その上に主として電流を流す金属材
料層が形成された積層構造となっている。低融点金属材
料層と絶縁膜との間には密着層が形成されていることが
好ましい。好ましい例では、低融点金属材料層の主たる
成分がアルミニウムである。
【0009】本発明の製造方法は、以下の工程(A)か
ら(E)を含んで多層配線を形成する。(A)下層の電
極又は配線上に絶縁膜を形成し、その絶縁膜にコンタク
トホール又はスルーホールを形成する工程、(B)前記
絶縁膜上から密着層を形成する工程、(C)前記密着層
上から低融点金属材料層を形成し、不活性雰囲気中又は
真空中で熱処理を施して前記低融点金属材料層をリフロ
ーさせる工程、(D)リフローした前記低融点金属材料
層上にプラグ形成用埋込みメタル膜を形成し、エッチバ
ックを施してそのメタル膜をプラグ形成部分のみに残す
工程、(E)その後、上層配線用メタル膜を形成し、そ
のメタル膜にパターン化を施して上層配線を形成する工
程。
【0010】
【作用】本発明ではプラグとして埋め込まれた金属材料
の下層に低融点金属材料層が設けられており、低融点金
属材料層は好ましい例ではアルミニウムを主とした材料
である。プラグの材質としては、一般にはタングステン
が用いられ、コンタクトホールやスルーホールでプラグ
としてのタングステンと絶縁膜との密着性を向上させる
ために、Ti膜、TiN膜又はTiW膜などの密着層が
設けられるのが好ましいが、その際、本発明ではタング
ステンと密着層との間にさらにアルミニウムを主成分と
する材料などからなる低融点金属材料層が存在するの
で、タングステンはTiNなどの密着層と直接接触する
よりも低融点金属材料層を介在させた方がより密着性が
向上する。タングステンはTiN膜などに直接形成する
よりもアルミニウムを主成分とする膜上に形成する方が
グレインサイズが小さくなり、プラグとして良好な特性
をもつようになる。
【0011】本発明の製造方法では、絶縁膜の平坦性が
よくない場合でも低融点金属材料層をリフローさせるの
で、そのリフローにより平坦性が改善された表面上にプ
ラグ用タングステン膜が形成されているので、そのタン
グステン膜をエッチバックする際コンタクトホールやス
ルーホール以外の部分にはタングステン膜が残らないよ
うになる。
【0012】
【実施例】図2は一実施例を表わしたものである。図1
と比較するために同一部分には同一の符号を用いる。下
地2上に下層配線4が形成されており、その上にSiO
2などの層間絶縁膜6が形成され、そのスルーホールに
は密着層としてのTi膜、TiN膜又はTiW膜10が
200Å程度の厚さに形成されており、その上に低融点
金属材料層20としてAl−Si−Cu膜、Al−Si
膜又はAl−Cu膜などが1000Å程度の厚さに形成
されている。スルーホールではその密着層10と低融点
金属材料層20を介してプラグのタングステン12が埋
め込まれている。タングステン12上には主として電流
を流すための上層配線14がAl−Si−Cu膜、Al
−Si膜又はAl−Cu膜などにより形成されている。
【0013】層間絶縁膜6上にはスルーホール部以外の
部分にも上層配線が形成されているが、その構造は層間
絶縁膜6上に形成された密着層10を介して低融点金属
材料層20と上層配線用の金属材料層14とが積層され
た積層構造となっている。層間絶縁膜6の表面の平坦性
がよくなく、凹部が存在する場合でもその凹部にはタン
グステンの残渣は存在していない。
【0014】次に、図3と図4により図2に示された構
造の配線を製造する方法の一実施例を説明する。 (A)下地2として(100)シリコン基板2a上にプ
ラズマCVD法によりSiO2膜2bを約5000Åの
厚さに形成したものを用いる。下層メタル配線を形成す
るために、SiO2膜2b上にAl−Si−Cu膜をス
パッタリング法により約1μmの厚さに堆積し、リソグ
ラフィーとエッチングにより配線用にパターン化する。
【0015】次に、下層配線4上から層間絶縁膜6とし
てSiO2膜を約1μmの厚さに形成する。リソグラフ
ィーとエッチングにより層間絶縁膜6にスルーホール8
を形成した後、密着層10としてTi膜を約200Åの
厚さにスパッタリング法により堆積する。その上に低融
点金属材料層20としてAl−Si−Cu膜を約100
0Åの厚さに形成する。Al−Si−Cu膜の成膜手法
としてはDCマグネトロンスパッタリング法を用い、そ
の成膜条件は、成膜温度200℃、Arガス圧3mTor
r、DCパワー2KWとした。
【0016】(B)成膜したAl−Si−Cu膜を真空
中で600℃、1分間アニールを行ない、リフローさせ
て表面の平坦性を改善した。 (C)Al−Si−Cu膜上にスルーホールを埋め込む
ための金属材料層としてブランケットタングステン膜1
2を約7000Åの厚さに形成する。形成条件は、ガス
圧80Torr、WF6流量5SCCM、N2流量30SCC
M、H2流量20SCCM、基板温度450℃とした。
【0017】(D)次に、埋込み用タングステン膜12
のエッチバックをSF6ガスとArの混合ガスを用いて
行なう。このエッチング条件は、ガス圧200mTorr、
SF6流量100SCCM、Ar流量100SCCM、
RFパワー300W、エッチング時間2分とした。これ
によりタングステン膜12はスルーホールのみに残る。
このとき、層間絶縁膜6の平坦性の悪い部分は低融点金
属材料層20であるAl−Si−Cu膜のリフローによ
って平坦化されているため、タングステン12のエッチ
バック時に層間絶縁膜表面の凹部には残渣が残ることが
なくなる。
【0018】(E)次に、上層配線用メタル層14とし
てAl−Si−Cu膜を約5000Åの厚さに成膜す
る。 (F)リソグラフィーとエッチングにより上層配線用メ
タル層14、低融点金属材料層20及び密着層10をパ
ターン化して上層配線を形成する。
【0019】図5(A),(B)はそれぞれ他の実施例
を表わしたものである。図3及び図4の製造方法では低
融点金属材料層20の下層に密着層10を設けている
が、低融点金属材料層20自体が層間絶縁膜6に対して
密着性のよい材料である場合には、密着層10を省略す
ることができる。図5(A)はそのような場合に密着層
10を省略して形成した配線部分を示したものである。
図2と比較すると、密着層10を省略したものとなって
いる。
【0020】図5(B)の実施例は、図3,図4に示し
た製造方法において、工程(D)で埋込みメタル用タン
グステン膜12のエッチバック後に、さらに低融点金属
材料層20もエッチバックし、層間絶縁膜6上には低融
点金属材料層20を残さないようにしたものである。こ
れにより、図5(B)のように配線メタルとしては低融
点金属材料層20を含まず、プラグの埋込み金属12の
下層にのみ低融点金属材料層20が残る状態となる。
【0021】図6は本発明における配線の信頼性を測定
するための配線パターンを示したものである。図2に示
された実施例の構造により、下層配線4と上層配線14
を形成し、種々のライン/スペースにパターン化し、そ
れを実施例1とする。14a,14bは測定パッドであ
る。図6の配線パターンを図5(B)の構造に形成した
ものを実施例2とする。図5(B)の配線を形成するに
あたり、タングステン膜12のエッチバック後に塩素ガ
スを用いて低融点金属材料層20のAl−Si−Cu膜
をエッチングするが、その時のエッチング条件はガス圧
1Torr、Cl2流量20SCCM、Ar流量50SCC
M、RFパワー300W、エッチング時間30秒で行な
った。
【0022】本発明の比較例として実施例1における低
融点金属材料層20の形成プロセス及びアニールプロセ
スを経ずに、密着層10上に直接ブランケットタングス
テン膜を形成して配線を形成したもの、すなわち図1の
製法により図6の測定用配線パターンを形成したものを
比較例とする。実施例1、実施例2及び比較例のそれぞ
れについて下層配線4のライン幅とスペース幅を同じ値
として0.5〜5.0μm範囲で変化させたものを作成し
た。上層配線14のライン幅とスペース幅はそれぞれ1
μmで一定とした。その結果を表1にまとめて示す。
【0023】
【表1】
【0024】比較例ではライン/スペースが1〜3μm
において短絡が発生した。試料の顕微鏡観察により、こ
の短絡がタングステンの残渣によって発生していること
が確認された。実施例1,2では0.5から5.0μmの
ライン/スペースにおいてこのような短絡は発生しなか
った。実施例は本発明をスルーホールでの接続に適用し
ているが、コンタクトホールにおいても同様に適用する
ことができる。
【0025】
【発明の効果】本発明ではコンタクトホールやスルーホ
ールにおいてプラグとして埋め込まれるタングステンと
絶縁膜との密着性が向上するとともに、プラグとして埋
め込む金属材料層のエッチバックによる残渣がなくなる
ことにより、上層配線間の短絡がなくなり、信頼性の高
い多層配線を実現することができる。
【図面の簡単な説明】
【図1】従来の方法による多層配線形成方法を示す工程
断面図である。
【図2】一実施例を示す断面図である。
【図3】図2の実施例を製造する方法を示す工程の前半
部を示す工程断面図である。
【図4】図2の実施例を製造する方法を示す工程の後半
部を示す工程断面図である。
【図5】(A)と(B)はそれぞれ他の実施例を示す断
面図である。
【図6】配線の信頼性を調べるためのテストパターンを
示す平面図である。
【符号の説明】
2 下地 4 下層配線 6 層間絶縁膜 8 スルーホール 10 密着層 12 プラグのタングステン 14 上層配線 20 低融点金属材料層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3205

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 下層の電極又は配線上に絶縁膜を介して
    上層配線が形成され、下層の電極又は配線と上層配線と
    の間が前記絶縁膜に形成されたコンタクトホール又はス
    ルーホールに金属材料が埋め込まれたプラグを介して接
    続されている多層配線を有する半導体装置において、 プラグとして埋め込まれた金属材料の下層には低融点金
    属材料層が設けられていることを特徴とする半導体装
    置。
  2. 【請求項2】 前記上層配線はプラグ部分以外の部分に
    おいては下層に前記低融点金属材料層を有し、その上に
    主として電流を流す金属材料層が形成された積層構造と
    なっている請求項1に記載の半導体装置。
  3. 【請求項3】 前記低融点金属材料層と前記絶縁膜との
    間には密着層が形成されている請求項1又は2に記載の
    半導体装置。
  4. 【請求項4】 前記低融点金属材料層の主たる成分がア
    ルミニウムである請求1,2又は3に記載の半導体装
    置。
  5. 【請求項5】 以下の工程(A)から(E)を含んで多
    層配線を形成することを特徴とする半導体装置の製造方
    法。(A)下層の電極又は配線上に絶縁膜を形成し、そ
    の絶縁膜にコンタクトホール又はスルーホールを形成す
    る工程、(B)前記絶縁膜上から密着層を形成する工
    程、(C)前記密着層上から低融点金属材料層を形成
    し、不活性雰囲気中又は真空中で熱処理を施して前記低
    融点金属材料層をリフローさせる工程、(D)リフロー
    した前記低融点金属材料層上にプラグ形成用埋込みメタ
    ル膜を形成し、エッチバックを施してそのメタル膜をプ
    ラグ形成部分のみに残す工程、(E)その後、上層配線
    用メタル膜を形成し、そのメタル膜にパターン化を施し
    て上層配線を形成する工程。
JP20795594A 1994-08-08 1994-08-08 多層配線を有する半導体装置 Pending JPH0851153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20795594A JPH0851153A (ja) 1994-08-08 1994-08-08 多層配線を有する半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20795594A JPH0851153A (ja) 1994-08-08 1994-08-08 多層配線を有する半導体装置

Publications (1)

Publication Number Publication Date
JPH0851153A true JPH0851153A (ja) 1996-02-20

Family

ID=16548308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20795594A Pending JPH0851153A (ja) 1994-08-08 1994-08-08 多層配線を有する半導体装置

Country Status (1)

Country Link
JP (1) JPH0851153A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756675B1 (en) 1996-08-20 2004-06-29 Seiko Epson Corporation Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
JP2007067015A (ja) * 2005-08-29 2007-03-15 Shibaura Mechatronics Corp 成膜方法及び電子デバイスの製造方法
CN100414705C (zh) * 2001-09-28 2008-08-27 惠普公司 垂直取向的超小型熔断器和超小型电阻器的电路元件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756675B1 (en) 1996-08-20 2004-06-29 Seiko Epson Corporation Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
CN100414705C (zh) * 2001-09-28 2008-08-27 惠普公司 垂直取向的超小型熔断器和超小型电阻器的电路元件
JP2007067015A (ja) * 2005-08-29 2007-03-15 Shibaura Mechatronics Corp 成膜方法及び電子デバイスの製造方法

Similar Documents

Publication Publication Date Title
US5963827A (en) Method for producing via contacts in a semiconductor device
JP3353727B2 (ja) 半導体装置の配線構造の形成方法
JPH07307385A (ja) 半導体素子の多層金属配線の形成方法
JPH065715A (ja) 配線層の形成方法
JPH0851153A (ja) 多層配線を有する半導体装置
JPH0212859A (ja) 多層配線の形成方法
JP3021683B2 (ja) 集積回路用配線
JPH0691090B2 (ja) 半導体装置の製造方法
JP2674473B2 (ja) 配線構造
JP2819640B2 (ja) 半導体装置
JPH0536839A (ja) 半導体装置の製造方法
JP3096551B2 (ja) 半導体装置の製造方法
JPH0629409A (ja) 半導体装置の製造方法
JPH10223753A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JPH05291410A (ja) 半導体装置の製造方法
JPH05129447A (ja) 半導体装置の製造方法
JPH0541380A (ja) 半導体装置の製造方法
JPH05109900A (ja) 半導体装置の製造方法
JPH05304219A (ja) 半導体装置における絶縁層の形成方法
JP2000068275A (ja) 半導体装置およびその製造方法
JPH0582653A (ja) 半導体装置の製造方法
JPH06163705A (ja) 導電膜積層配線構造を有する半導体装置
JPH11121615A (ja) 半導体装置及びその製造方法
JPH05335307A (ja) 半導体集積回路装置およびその製造方法
JPH10270548A (ja) ボーダーレス接続孔配線構造を有する半導体装置の製造方法