JPH0541385A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH0541385A JPH0541385A JP3294742A JP29474291A JPH0541385A JP H0541385 A JPH0541385 A JP H0541385A JP 3294742 A JP3294742 A JP 3294742A JP 29474291 A JP29474291 A JP 29474291A JP H0541385 A JPH0541385 A JP H0541385A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- base
- emitter
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 半導体装置のエミッタ−ベース接合耐圧を改
善する。 【構成】 ｎ+ シリコン基板またはｎ+ 拡散層１の上に
ｎ- エピタキシャル層２を形成し、ｐ型ベース領域４を
形成した後、シリコン酸化膜５を形成し、このシリコン
酸化膜５に不純物導入用穴を形成し、この不純物導入用
穴を利用してリン（Ｐ）を斜め回転イオン注入法で導入
することによりｎ型不純物領域１０を形成し、砒素（Ａ
ｓ）を拡散することによりｎ+ 型エミッタ領域４を形成
する。 【効果】 ｎ+ 型エミッタ領域４の外周に設けたｎ型不
純物領域１０によりエミッタ−ベース接合部の電界が緩
和され、エミッタ−ベース接合耐圧が向上する。
善する。 【構成】 ｎ+ シリコン基板またはｎ+ 拡散層１の上に
ｎ- エピタキシャル層２を形成し、ｐ型ベース領域４を
形成した後、シリコン酸化膜５を形成し、このシリコン
酸化膜５に不純物導入用穴を形成し、この不純物導入用
穴を利用してリン（Ｐ）を斜め回転イオン注入法で導入
することによりｎ型不純物領域１０を形成し、砒素（Ａ
ｓ）を拡散することによりｎ+ 型エミッタ領域４を形成
する。 【効果】 ｎ+ 型エミッタ領域４の外周に設けたｎ型不
純物領域１０によりエミッタ−ベース接合部の電界が緩
和され、エミッタ−ベース接合耐圧が向上する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関し、特にバイポーラトランジスタのエミッ
タ−ベース接合耐圧を改善し、トンネル電流を低減する
技術に関する。
製造方法に関し、特にバイポーラトランジスタのエミッ
タ−ベース接合耐圧を改善し、トンネル電流を低減する
技術に関する。
【０００２】
【従来の技術】図６及び図７は従来のｎｐｎ型バイポー
ラトランジスタの素子構造とその素子のエミッタ直下の
不純物濃度分布を示す特性図である。
ラトランジスタの素子構造とその素子のエミッタ直下の
不純物濃度分布を示す特性図である。
【０００３】図６において、１はｎ+ シリコン基板また
はｎ+ 拡散層、２はｎ+ シリコン基板またはｎ+ 拡散層
１の上に成長させたｎ- エピタキシャル層である。
はｎ+ 拡散層、２はｎ+ シリコン基板またはｎ+ 拡散層
１の上に成長させたｎ- エピタキシャル層である。
【０００４】５はシリコン酸化膜で、このシリコン酸化
膜５に開けた窓から不純物を順次導入することにより３
のｐ型ベース領域、４のｎ+ 型エミッタ領域を形成す
る。６はエミッタ金属電極、７はベース金属電極であ
る。
膜５に開けた窓から不純物を順次導入することにより３
のｐ型ベース領域、４のｎ+ 型エミッタ領域を形成す
る。６はエミッタ金属電極、７はベース金属電極であ
る。
【０００５】図７は図６のＩ−Ｉ′断面における深さ方
向の不純物濃度分布を示す特性図である。特性図に示さ
れた曲線Ａs ，Ｂは、それぞれエミッタ，ベース拡散に
おける砒素，ボロン濃度、破線Ｓb はコレクタ領域（層
１，２）におけるアンチモン濃度をそれぞれ示してい
る。
向の不純物濃度分布を示す特性図である。特性図に示さ
れた曲線Ａs ，Ｂは、それぞれエミッタ，ベース拡散に
おける砒素，ボロン濃度、破線Ｓb はコレクタ領域（層
１，２）におけるアンチモン濃度をそれぞれ示してい
る。
【０００６】次に、図２０及び図２１に前記ｎｐｎ型バ
イポーラトランジスタと異なる素子構造を有する他のｎ
ｐｎ型バイポーラトランジスタの素子構造とその素子の
エミッタ直下の不純物濃度分布を示す特性図を示す。こ
の図２０に示したｎｐｎ型バイポーラトランジスタは、
進んだセルフアライン構造を有しているのが特徴であ
る。
イポーラトランジスタと異なる素子構造を有する他のｎ
ｐｎ型バイポーラトランジスタの素子構造とその素子の
エミッタ直下の不純物濃度分布を示す特性図を示す。こ
の図２０に示したｎｐｎ型バイポーラトランジスタは、
進んだセルフアライン構造を有しているのが特徴であ
る。
【０００７】図２０において、５１はｎ+ シリコン基板
またはｎ+ 拡散層、５２はｎ+ シリコン基板またはｎ+
拡散層５１の上に成長させたｎ- エピタキシャル層であ
り、このｎ- エピタキシャル層５２をコレクタ領域とし
ている。次に、５３はボロンを注入したポリシリコンで
形成したベース引き出し用電極、５４はポリシリコン５
３の上に形成した酸化膜、５５は外部ベース領域、５６
は真性ベース領域、５７は酸化膜で形成した側壁膜、５
８はポリシリコンで形成したエミッタ引き出し用電極、
５９はエミッタ領域である。
またはｎ+ 拡散層、５２はｎ+ シリコン基板またはｎ+
拡散層５１の上に成長させたｎ- エピタキシャル層であ
り、このｎ- エピタキシャル層５２をコレクタ領域とし
ている。次に、５３はボロンを注入したポリシリコンで
形成したベース引き出し用電極、５４はポリシリコン５
３の上に形成した酸化膜、５５は外部ベース領域、５６
は真性ベース領域、５７は酸化膜で形成した側壁膜、５
８はポリシリコンで形成したエミッタ引き出し用電極、
５９はエミッタ領域である。
【０００８】この進んだセルフアライン構造を有するｎ
ｐｎ型バイポーラトランジスタを作成するには、ｎ+ シ
リコン基板またはｎ+ 拡散層５１の上にｎ- エピタキシ
ャル層５２を成長させてコレクタ領域とし、例えば、酸
化膜分離を施して（図示していない）、ｎｐｎ型バイポ
ーラトランジスタを形成する素子部を決定する。次に、
ｎ+ シリコン基板またはｎ+ 拡散層５１の上にポリシリ
コンを堆積し、ポリシリコン内にボロンが留まる程度の
加速電圧でボロンを注入した後、ボロンがｎ- エピタキ
シャル層５２に拡散しない程度の温度で酸化膜５４を堆
積する。次に、真性ベース領域を形成すべき部分の酸化
膜５４、酸化膜５４の下にあるポリシリコンを順次エッ
チングして開口し、この開口部よりボロンを注入する。
次に、ｎ+ シリコン基板またはｎ+ 拡散層５１の上の全
面に酸化膜を堆積し、酸化膜を異方性エッチングするこ
とにより、前記開口部の側壁に側壁膜５７を形成する。
次に、酸化膜４および側壁膜５７をマスクとして砒素を
注入する。エミッタ引き出し用電極を形成するためポリ
シリコンを堆積し、エミッタ抵抗低減のために砒素を注
入する。最後に、熱処理を施すことによって外部ベース
領域５５、真性ベース領域５６、エミッタ領域５９、ベ
ース引き出し用電極５３及びエミッタ引き出し用電極５
８が形成される。
ｐｎ型バイポーラトランジスタを作成するには、ｎ+ シ
リコン基板またはｎ+ 拡散層５１の上にｎ- エピタキシ
ャル層５２を成長させてコレクタ領域とし、例えば、酸
化膜分離を施して（図示していない）、ｎｐｎ型バイポ
ーラトランジスタを形成する素子部を決定する。次に、
ｎ+ シリコン基板またはｎ+ 拡散層５１の上にポリシリ
コンを堆積し、ポリシリコン内にボロンが留まる程度の
加速電圧でボロンを注入した後、ボロンがｎ- エピタキ
シャル層５２に拡散しない程度の温度で酸化膜５４を堆
積する。次に、真性ベース領域を形成すべき部分の酸化
膜５４、酸化膜５４の下にあるポリシリコンを順次エッ
チングして開口し、この開口部よりボロンを注入する。
次に、ｎ+ シリコン基板またはｎ+ 拡散層５１の上の全
面に酸化膜を堆積し、酸化膜を異方性エッチングするこ
とにより、前記開口部の側壁に側壁膜５７を形成する。
次に、酸化膜４および側壁膜５７をマスクとして砒素を
注入する。エミッタ引き出し用電極を形成するためポリ
シリコンを堆積し、エミッタ抵抗低減のために砒素を注
入する。最後に、熱処理を施すことによって外部ベース
領域５５、真性ベース領域５６、エミッタ領域５９、ベ
ース引き出し用電極５３及びエミッタ引き出し用電極５
８が形成される。
【０００９】図２１は、この進んだセルフアライン構造
を有するｎｐｎ型バイポーラトランジスタの図２０のＩ
ＩＩ−ＩＩＩ′断面における深さ方向の不純物濃度分布
を示す特性図である。特性図に示された曲線Ａs ，Ｂ
は、それぞれエミッタ，ベース拡散における砒素，ボロ
ン濃度、破線Ｓb はコレクタ領域（層５１，５２）にお
けるアンチモン濃度をそれぞれ示している。
を有するｎｐｎ型バイポーラトランジスタの図２０のＩ
ＩＩ−ＩＩＩ′断面における深さ方向の不純物濃度分布
を示す特性図である。特性図に示された曲線Ａs ，Ｂ
は、それぞれエミッタ，ベース拡散における砒素，ボロ
ン濃度、破線Ｓb はコレクタ領域（層５１，５２）にお
けるアンチモン濃度をそれぞれ示している。
【００１０】
【発明が解決しようとする課題】図７及び図２１に示し
た特性図から、比較的深い部分、すなわちｎ+ 型エミッ
タ領域４の下面ではエミッタ−ベース接合部のベース濃
度は１０18ｃｍ-3以下であるが、比較的浅い部分、すな
わちｎ+ 型エミッタ領域４の側面ではエミッタ−ベース
接合部のベース濃度が最大５×１０18ｃｍ-3にもなるこ
とがわかる。このため、従来の半導体装置では、例えば
ベース抵抗を低減するために真性ベース濃度を増やす
と、エミッタ領域の特に側面部で電界が大きくなり、エ
ミッタ−ベース接合耐圧が低下するという問題点があっ
た。
た特性図から、比較的深い部分、すなわちｎ+ 型エミッ
タ領域４の下面ではエミッタ−ベース接合部のベース濃
度は１０18ｃｍ-3以下であるが、比較的浅い部分、すな
わちｎ+ 型エミッタ領域４の側面ではエミッタ−ベース
接合部のベース濃度が最大５×１０18ｃｍ-3にもなるこ
とがわかる。このため、従来の半導体装置では、例えば
ベース抵抗を低減するために真性ベース濃度を増やす
と、エミッタ領域の特に側面部で電界が大きくなり、エ
ミッタ−ベース接合耐圧が低下するという問題点があっ
た。
【００１１】また、ベース−エミッタ間の電圧が低いと
き、ベースからエミッタへ流れるトンネル電流の影響が
大きく、電流増幅率（コレクタ電流／ベース電流）が低
下するなどの問題点があった。
き、ベースからエミッタへ流れるトンネル電流の影響が
大きく、電流増幅率（コレクタ電流／ベース電流）が低
下するなどの問題点があった。
【００１２】本発明はこの様な問題点を解決するために
なされたもので、エミッタ−ベース接合耐圧を向上でき
るとともにトンネル電流を低減できる半導体装置とその
製造方法を提供することを目的とする。
なされたもので、エミッタ−ベース接合耐圧を向上でき
るとともにトンネル電流を低減できる半導体装置とその
製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】第１の発明に係る半導体
装置は、第１導電型コレクタ領域と、前記第１導電型コ
レクタ領域上に形成された第２導電型ベース領域と、前
記第２導電型ベース領域上に形成された第１導電型エミ
ッタ領域と、前記第２導電型ベース領域上において、前
記第１導電型エミッタ領域の外周に接するように形成さ
れ、前記第１導電型エミッタ領域の不純物濃度より低濃
度の第１導電型不純物領域とを備えて構成されている。
装置は、第１導電型コレクタ領域と、前記第１導電型コ
レクタ領域上に形成された第２導電型ベース領域と、前
記第２導電型ベース領域上に形成された第１導電型エミ
ッタ領域と、前記第２導電型ベース領域上において、前
記第１導電型エミッタ領域の外周に接するように形成さ
れ、前記第１導電型エミッタ領域の不純物濃度より低濃
度の第１導電型不純物領域とを備えて構成されている。
【００１４】第２の発明に係る半導体装置は、半導体基
板上に形成された第１の発明の半導体装置であって、前
記第１導電型エミッタ領域上に形成されたエミッタ引き
出し用電極と、前記第２導電型ベース領域上に形成され
たベース引き出し用電極と、前記ベース引き出し用電極
の側壁部において、該ベース引き出し用電極とエミッタ
引き出し用電極との間に複数層に積層して形成され、最
内の層が絶縁体よりなる側壁膜とを備えて構成されてい
る。
板上に形成された第１の発明の半導体装置であって、前
記第１導電型エミッタ領域上に形成されたエミッタ引き
出し用電極と、前記第２導電型ベース領域上に形成され
たベース引き出し用電極と、前記ベース引き出し用電極
の側壁部において、該ベース引き出し用電極とエミッタ
引き出し用電極との間に複数層に積層して形成され、最
内の層が絶縁体よりなる側壁膜とを備えて構成されてい
る。
【００１５】第３の発明に係る半導体装置の製造方法
は、第１導電型コレクタ領域を形成する工程と、前記第
１導電型コレクタ領域上に第２導電型ベース領域を形成
する工程と、前記第２導電型ベース領域上に絶縁膜を形
成する工程と、前記絶縁膜に不純物導入用の穴を形成す
る工程と、前記不純物導入用の穴から第１導電型不純物
を導入し、前記第２導電型ベース領域上に第１導電型エ
ミッタ領域を形成する工程とを備える半導体装置の製造
方法において、前記不純物導入用の穴から斜め回転イオ
ン注入により、第１導電型不純物を導入し、前記第２導
電型ベース領域上において前記第１導電型エミッタ領域
の外周に接するように、前記第１導電型エミッタ領域の
不純物濃度より低濃度の第１導電型不純物領域を形成す
る工程を設けたことを特徴とする。
は、第１導電型コレクタ領域を形成する工程と、前記第
１導電型コレクタ領域上に第２導電型ベース領域を形成
する工程と、前記第２導電型ベース領域上に絶縁膜を形
成する工程と、前記絶縁膜に不純物導入用の穴を形成す
る工程と、前記不純物導入用の穴から第１導電型不純物
を導入し、前記第２導電型ベース領域上に第１導電型エ
ミッタ領域を形成する工程とを備える半導体装置の製造
方法において、前記不純物導入用の穴から斜め回転イオ
ン注入により、第１導電型不純物を導入し、前記第２導
電型ベース領域上において前記第１導電型エミッタ領域
の外周に接するように、前記第１導電型エミッタ領域の
不純物濃度より低濃度の第１導電型不純物領域を形成す
る工程を設けたことを特徴とする。
【００１６】第４の発明に係る半導体装置の製造方法
は、半導体基板上に形成された第１導電型コレクタ領域
と、前記第１導電型コレクタ領域上に形成された第２導
電型ベース領域と、前記第２導電型ベース領域上に形成
された第１導電型エミッタ領域と、前記第１導電型エミ
ッタ領域上に形成されたエミッタ引き出し用電極と、前
記第２導電型ベース領域上に形成されたベース引き出し
用電極と、前記ベース引き出し用電極の側壁部に形成さ
れた側壁膜とを備えた半導体装置の製造方法であって、
前記側壁膜が前記ベース引き出し用電極の側壁部に形成
された絶縁体よりなる第１の側壁膜と、前記第１の側壁
膜の側壁に形成された第２の側壁膜とで形成され、前記
ベース引き出し用電極の側壁に前記第１の側壁膜を形成
する工程と、前記第１の側壁膜をマスクとして前記第２
導電型ベース領域に第１導電型不純物を導入する工程
と、前記第１の側壁膜の側壁に前記第２の側壁膜を形成
する工程と、前記第１及び第２の側壁膜をマスクとして
さらに前記第２導電型ベース領域に第１導電型不純物を
導入する工程と、前記第２導電型ベース領域に導入した
前記第１導電型不純物によって前記第１導電型エミッタ
領域及び該第１導電型エミッタ領域の周囲に該第１導電
型エミッタ領域より不純物濃度の低い第１導電型不純物
領域を形成する工程とを備えて構成されている。
は、半導体基板上に形成された第１導電型コレクタ領域
と、前記第１導電型コレクタ領域上に形成された第２導
電型ベース領域と、前記第２導電型ベース領域上に形成
された第１導電型エミッタ領域と、前記第１導電型エミ
ッタ領域上に形成されたエミッタ引き出し用電極と、前
記第２導電型ベース領域上に形成されたベース引き出し
用電極と、前記ベース引き出し用電極の側壁部に形成さ
れた側壁膜とを備えた半導体装置の製造方法であって、
前記側壁膜が前記ベース引き出し用電極の側壁部に形成
された絶縁体よりなる第１の側壁膜と、前記第１の側壁
膜の側壁に形成された第２の側壁膜とで形成され、前記
ベース引き出し用電極の側壁に前記第１の側壁膜を形成
する工程と、前記第１の側壁膜をマスクとして前記第２
導電型ベース領域に第１導電型不純物を導入する工程
と、前記第１の側壁膜の側壁に前記第２の側壁膜を形成
する工程と、前記第１及び第２の側壁膜をマスクとして
さらに前記第２導電型ベース領域に第１導電型不純物を
導入する工程と、前記第２導電型ベース領域に導入した
前記第１導電型不純物によって前記第１導電型エミッタ
領域及び該第１導電型エミッタ領域の周囲に該第１導電
型エミッタ領域より不純物濃度の低い第１導電型不純物
領域を形成する工程とを備えて構成されている。
【００１７】第５の発明に係る半導体装置の製造方法
は、半導体基板上に形成された第１導電型コレクタ領域
と、前記第１導電型コレクタ領域上に形成された第２導
電型ベース領域と、前記第２導電型ベース領域上に形成
された第１導電型エミッタ領域と、前記第１導電型エミ
ッタ領域上に形成されたエミッタ引き出し用電極と、前
記第２導電型ベース領域上に形成されたベース引き出し
用電極と、前記ベース引き出し用電極の側壁部に形成さ
れた側壁膜とを備えた半導体装置の製造方法であって、
前記側壁膜が前記ベース引き出し用電極の側壁部に形成
された絶縁体よりなる第１の側壁膜と、前記第１の側壁
膜の側壁に形成された第１導電型不純物を含む第２の側
壁膜とで形成され、前記ベース引き出し用電極の側壁に
前記第１の側壁膜を形成する工程と、前記第１の側壁膜
の側壁に第１導電型不純物を含む前記第２の側壁膜を形
成する工程と、前記第１及び第２の側壁膜をマスクとし
て前記第２導電型ベース領域に第１導電型不純物を導入
する工程と、熱処理により前記第２の側壁膜より前記第
２導電型ベース領域に第１導電型不純物を導入するとと
もに、該熱処理により前記第２導電型ベース領域に導入
した前記第１導電型不純物によって前記第１導電型エミ
ッタ領域及び該第１導電型エミッタ領域の周囲に該第１
導電型エミッタ領域より第１導電型不純物濃度の低い第
１導電型不純物領域を形成する工程とを備えて構成され
ている。
は、半導体基板上に形成された第１導電型コレクタ領域
と、前記第１導電型コレクタ領域上に形成された第２導
電型ベース領域と、前記第２導電型ベース領域上に形成
された第１導電型エミッタ領域と、前記第１導電型エミ
ッタ領域上に形成されたエミッタ引き出し用電極と、前
記第２導電型ベース領域上に形成されたベース引き出し
用電極と、前記ベース引き出し用電極の側壁部に形成さ
れた側壁膜とを備えた半導体装置の製造方法であって、
前記側壁膜が前記ベース引き出し用電極の側壁部に形成
された絶縁体よりなる第１の側壁膜と、前記第１の側壁
膜の側壁に形成された第１導電型不純物を含む第２の側
壁膜とで形成され、前記ベース引き出し用電極の側壁に
前記第１の側壁膜を形成する工程と、前記第１の側壁膜
の側壁に第１導電型不純物を含む前記第２の側壁膜を形
成する工程と、前記第１及び第２の側壁膜をマスクとし
て前記第２導電型ベース領域に第１導電型不純物を導入
する工程と、熱処理により前記第２の側壁膜より前記第
２導電型ベース領域に第１導電型不純物を導入するとと
もに、該熱処理により前記第２導電型ベース領域に導入
した前記第１導電型不純物によって前記第１導電型エミ
ッタ領域及び該第１導電型エミッタ領域の周囲に該第１
導電型エミッタ領域より第１導電型不純物濃度の低い第
１導電型不純物領域を形成する工程とを備えて構成され
ている。
【００１８】第６の発明に係る半導体装置の製造方法
は、半導体基板上に形成された第１導電型コレクタ領域
と、前記第１導電型コレクタ領域上に形成された第２導
電型ベース領域と、前記第２導電型ベース領域上に形成
された第１導電型エミッタ領域と、前記第１導電型エミ
ッタ領域上に形成されたエミッタ引き出し用電極と、前
記第２導電型ベース領域上に形成されたベース引き出し
用電極と、前記ベース引き出し用電極の側壁部におい
て、該ベース引き出し用電極とエミッタ引き出し用電極
との間に形成された側壁膜とを備えた半導体装置の製造
方法であって、前記側壁膜をマスクとして、斜め回転イ
オン注入により第１導電型不純物を導入し、前記第２導
電型ベース領域上において前記第１導電型エミッタ領域
の外周に接するように、前記第１導電型エミッタ領域の
不純物濃度より低濃度の第１導電型不純物領域を形成す
る工程を設けたことを特徴としている。
は、半導体基板上に形成された第１導電型コレクタ領域
と、前記第１導電型コレクタ領域上に形成された第２導
電型ベース領域と、前記第２導電型ベース領域上に形成
された第１導電型エミッタ領域と、前記第１導電型エミ
ッタ領域上に形成されたエミッタ引き出し用電極と、前
記第２導電型ベース領域上に形成されたベース引き出し
用電極と、前記ベース引き出し用電極の側壁部におい
て、該ベース引き出し用電極とエミッタ引き出し用電極
との間に形成された側壁膜とを備えた半導体装置の製造
方法であって、前記側壁膜をマスクとして、斜め回転イ
オン注入により第１導電型不純物を導入し、前記第２導
電型ベース領域上において前記第１導電型エミッタ領域
の外周に接するように、前記第１導電型エミッタ領域の
不純物濃度より低濃度の第１導電型不純物領域を形成す
る工程を設けたことを特徴としている。
【００１９】第７の発明に係る半導体装置の製造方法
は、第３の発明、第４の発明または第６の発明におい
て、前記第１の側壁膜をマスクとして前記第２導電型ベ
ース領域に第１導電型不純物を導入する工程の前に、不
活性イオン、ハロゲンイオン、ＩＶ族元素イオンのうち
少なくとも１種類のイオンを注入し、少なくとも前記第
１導電型不純物領域を形成すべき領域をアモルファス化
することを特徴としている。
は、第３の発明、第４の発明または第６の発明におい
て、前記第１の側壁膜をマスクとして前記第２導電型ベ
ース領域に第１導電型不純物を導入する工程の前に、不
活性イオン、ハロゲンイオン、ＩＶ族元素イオンのうち
少なくとも１種類のイオンを注入し、少なくとも前記第
１導電型不純物領域を形成すべき領域をアモルファス化
することを特徴としている。
【００２０】
【作用】第１及び第２の発明の半導体装置によれば、第
２導電型ベース領域中のベース濃度が比較的高くなるエ
ミッタ−ベース接合部の第１導電型エミッタ領域の外周
に第１導電型エミッタ領域より不純物濃度の低い第１導
電型不純物領域が存在することにより、第１導電型エミ
ッタ領域の外周の不純物濃度分布の急峻さが緩和され、
この部分の空乏層が伸びやすくなり、エミッタ−ベース
接合部の電界が低くなり、従来より高いエミッタ−ベー
ス接合耐圧を得られる。
２導電型ベース領域中のベース濃度が比較的高くなるエ
ミッタ−ベース接合部の第１導電型エミッタ領域の外周
に第１導電型エミッタ領域より不純物濃度の低い第１導
電型不純物領域が存在することにより、第１導電型エミ
ッタ領域の外周の不純物濃度分布の急峻さが緩和され、
この部分の空乏層が伸びやすくなり、エミッタ−ベース
接合部の電界が低くなり、従来より高いエミッタ−ベー
ス接合耐圧を得られる。
【００２１】また、上記のように空乏層が伸びやすくな
ることによってエミッタ−ベース接合容量が減少し、ベ
ース抵抗が増える。そして、このことによりトンネル電
流を低減できる。
ることによってエミッタ−ベース接合容量が減少し、ベ
ース抵抗が増える。そして、このことによりトンネル電
流を低減できる。
【００２２】更に、第２の発明の半導体装置によれば、
ベース引き出し用電極の側壁部において、該ベース引き
出し用電極とエミッタ引き出し用電極との間に複数層に
積層して形成され、最内の層が絶縁体よりなる側壁膜と
をさらに備えて構成されているので、進んだセルフアラ
イン構造を有しており、微細なトランジスタを容易に制
御性良く作るのに適した構造となっており、このことに
よってトランジスタの性能が向上する。
ベース引き出し用電極の側壁部において、該ベース引き
出し用電極とエミッタ引き出し用電極との間に複数層に
積層して形成され、最内の層が絶縁体よりなる側壁膜と
をさらに備えて構成されているので、進んだセルフアラ
イン構造を有しており、微細なトランジスタを容易に制
御性良く作るのに適した構造となっており、このことに
よってトランジスタの性能が向上する。
【００２３】第３の発明の半導体装置の製造方法によれ
ば、不純物導入用の穴から斜め回転イオン注入により、
第１導電型不純物を導入し、第２導電型ベース領域上に
おいて第１導電型エミッタ領域の外周に接するように、
前記第１導電型エミッタ領域の不純物濃度より低濃度の
第１導電型不純物領域を形成する工程を設けたので、周
知の製造技術と組み合わせることによってセルフアライ
ン的にエミッタ−ベース接合部に所望の不純物領域を形
成することができ、第１の発明に係る半導体装置を容易
に製造することができる。
ば、不純物導入用の穴から斜め回転イオン注入により、
第１導電型不純物を導入し、第２導電型ベース領域上に
おいて第１導電型エミッタ領域の外周に接するように、
前記第１導電型エミッタ領域の不純物濃度より低濃度の
第１導電型不純物領域を形成する工程を設けたので、周
知の製造技術と組み合わせることによってセルフアライ
ン的にエミッタ−ベース接合部に所望の不純物領域を形
成することができ、第１の発明に係る半導体装置を容易
に製造することができる。
【００２４】第４の発明の半導体装置の製造方法によれ
ば、第１の側壁膜をマスクとして第２導電型ベース領域
に第１導電型不純物を導入する工程と、前記第１の側壁
膜の側壁に第２の側壁膜を形成する工程と、前記第１及
び第２の側壁膜をマスクとしてさらに前記第２導電型ベ
ース領域に第１導電型不純物を導入する工程とを備えて
構成されているので、周知の製造技術と組み合わせるこ
とによってセルフアライン的にエミッタ−ベース接合部
に所望の不純物領域を形成することができ、第２の発明
に係る半導体装置を容易に製造することができる。
ば、第１の側壁膜をマスクとして第２導電型ベース領域
に第１導電型不純物を導入する工程と、前記第１の側壁
膜の側壁に第２の側壁膜を形成する工程と、前記第１及
び第２の側壁膜をマスクとしてさらに前記第２導電型ベ
ース領域に第１導電型不純物を導入する工程とを備えて
構成されているので、周知の製造技術と組み合わせるこ
とによってセルフアライン的にエミッタ−ベース接合部
に所望の不純物領域を形成することができ、第２の発明
に係る半導体装置を容易に製造することができる。
【００２５】第５の発明の半導体装置の製造方法によれ
ば、第１の側壁膜の側壁に第１導電型不純物を含む第２
の側壁膜を形成する工程と、熱処理により前記第２の側
壁膜より前記第２導電型ベース領域に第１導電型不純物
を導入するとともに、該熱処理により前記第１導電型エ
ミッタ領域及び該第１導電型エミッタ領域の周囲に該第
１導電型エミッタ領域より不純物濃度の低い第１導電型
不純物領域を形成する工程とを備えて構成されているの
で、周知の製造技術と組み合わせることによってセルフ
アライン的にエミッタ−ベース接合部に所望の不純物領
域を形成することができ、第２の発明に係る半導体装置
を容易に製造することができる。
ば、第１の側壁膜の側壁に第１導電型不純物を含む第２
の側壁膜を形成する工程と、熱処理により前記第２の側
壁膜より前記第２導電型ベース領域に第１導電型不純物
を導入するとともに、該熱処理により前記第１導電型エ
ミッタ領域及び該第１導電型エミッタ領域の周囲に該第
１導電型エミッタ領域より不純物濃度の低い第１導電型
不純物領域を形成する工程とを備えて構成されているの
で、周知の製造技術と組み合わせることによってセルフ
アライン的にエミッタ−ベース接合部に所望の不純物領
域を形成することができ、第２の発明に係る半導体装置
を容易に製造することができる。
【００２６】第６の発明の半導体装置の製造方法によれ
ば、側壁膜をマスクとして、斜め回転イオン注入により
第１導電型不純物を導入し、第２導電型ベース領域上に
おいて第１導電型エミッタ領域の外周に接するように、
前記第１導電型エミッタ領域の不純物濃度より低濃度の
第１導電型不純物領域を形成する工程を設けているの
で、周知の製造技術と組み合わせることによってセルフ
アライン的にエミッタ−ベース接合部に所望の不純物領
域を形成することができ、第２の発明に係る半導体装置
を容易に製造することができる。
ば、側壁膜をマスクとして、斜め回転イオン注入により
第１導電型不純物を導入し、第２導電型ベース領域上に
おいて第１導電型エミッタ領域の外周に接するように、
前記第１導電型エミッタ領域の不純物濃度より低濃度の
第１導電型不純物領域を形成する工程を設けているの
で、周知の製造技術と組み合わせることによってセルフ
アライン的にエミッタ−ベース接合部に所望の不純物領
域を形成することができ、第２の発明に係る半導体装置
を容易に製造することができる。
【００２７】第７の発明の半導体装置の製造方法によれ
ば、第１の側壁膜をマスクとして第２導電型ベース領域
を形成すべき領域に第１導電型不純物を導入する工程の
前に、不活性イオン、ハロゲンイオン、ＩＶ族元素イオ
ンのうち少なくとも１種類のイオンを注入し、少なくと
も第１導電型不純物領域を形成すべき領域をアモルファ
ス化することを特徴としているので、熱処理工程におい
て、比較的ゆるやかな条件で十分な熱処理が行え、第１
導電型不純物領域における格子欠陥等の不具合の発生を
容易に防ぐことができる。
ば、第１の側壁膜をマスクとして第２導電型ベース領域
を形成すべき領域に第１導電型不純物を導入する工程の
前に、不活性イオン、ハロゲンイオン、ＩＶ族元素イオ
ンのうち少なくとも１種類のイオンを注入し、少なくと
も第１導電型不純物領域を形成すべき領域をアモルファ
ス化することを特徴としているので、熱処理工程におい
て、比較的ゆるやかな条件で十分な熱処理が行え、第１
導電型不純物領域における格子欠陥等の不具合の発生を
容易に防ぐことができる。
【００２８】
【実施例】以下、本発明の第１実施例について図１から
図３を用いて説明する。
図３を用いて説明する。
【００２９】図１は本発明の第１実施例による半導体装
置の素子構造を示す断面図である。
置の素子構造を示す断面図である。
【００３０】図において、１はｎ+ シリコン基板または
ｎ+拡散層、２はｎ+ シリコン基板またはｎ+ 拡散層１
の上に成長させたｎ- エピタキシャル層である。ｎ+ シ
リコン基板またはｎ+ 拡散層１とｎ- エピタキシャル層
２でコレクタ領域を形成している。
ｎ+拡散層、２はｎ+ シリコン基板またはｎ+ 拡散層１
の上に成長させたｎ- エピタキシャル層である。ｎ+ シ
リコン基板またはｎ+ 拡散層１とｎ- エピタキシャル層
２でコレクタ領域を形成している。
【００３１】５はシリコン酸化膜である。３はシリコン
酸化膜５にあけた穴から不純物を導入することによって
形成したｐ型ベース領域である。４はシリコン酸化膜５
にあけた穴から不純物を導入することによって形成した
ｎ+ 型エミッタ領域である。１０は斜め回転イオン注入
によりｎ型不純物を導入し、形成したｎ型不純物領域で
ある。本実施例と図６の従来装置との基本的な相異点
は、ｎ+ 型エミッタ領域４の周囲に、斜め回転イオン注
入法によりｎ型不純物を導入して、ｎ+ 型エミッタ領域
４よりも不純物濃度の小さいｎ型不純物領域１０が形成
されている点である。
酸化膜５にあけた穴から不純物を導入することによって
形成したｐ型ベース領域である。４はシリコン酸化膜５
にあけた穴から不純物を導入することによって形成した
ｎ+ 型エミッタ領域である。１０は斜め回転イオン注入
によりｎ型不純物を導入し、形成したｎ型不純物領域で
ある。本実施例と図６の従来装置との基本的な相異点
は、ｎ+ 型エミッタ領域４の周囲に、斜め回転イオン注
入法によりｎ型不純物を導入して、ｎ+ 型エミッタ領域
４よりも不純物濃度の小さいｎ型不純物領域１０が形成
されている点である。
【００３２】図２は上記半導体装置のＩＩ−ＩＩ′断面
における深さ方向の不純物濃度分布を示す特性図であ
る。Ｐはｎ型不純物濃度１０形成のために導入されたリ
ン濃度を示している。Ｂ，Ｓｂについては図７と同様で
ある。図２より明らかなように、ｎ+ 型エミッタ領域４
の周囲ではｎ型不純物領域１０が存在することにより、
不純物濃度分布の急さが緩和されている。
における深さ方向の不純物濃度分布を示す特性図であ
る。Ｐはｎ型不純物濃度１０形成のために導入されたリ
ン濃度を示している。Ｂ，Ｓｂについては図７と同様で
ある。図２より明らかなように、ｎ+ 型エミッタ領域４
の周囲ではｎ型不純物領域１０が存在することにより、
不純物濃度分布の急さが緩和されている。
【００３３】このため、従来の半導体装置に比べて空乏
層が伸びやすくなり、ｎ+ 型エミッタ領域４の周辺部で
エミッタ−ベース接合の電界が従来のように大きくなる
ことはない。
層が伸びやすくなり、ｎ+ 型エミッタ領域４の周辺部で
エミッタ−ベース接合の電界が従来のように大きくなる
ことはない。
【００３４】図３は図１の半導体装置の製造方法を示す
図である。
図である。
【００３５】まず、ｎ+ シリコン基板もしくはｎ+ 拡散
層１の上に不純物濃度が１０16ｃｍ-3程度のｎ- エピタ
キシャル層２を形成する。ｎ- エピタキシャル層の表面
に例えば０．５〜１μｍの厚さで酸化膜１３を形成する
（図３（ａ））。
層１の上に不純物濃度が１０16ｃｍ-3程度のｎ- エピタ
キシャル層２を形成する。ｎ- エピタキシャル層の表面
に例えば０．５〜１μｍの厚さで酸化膜１３を形成する
（図３（ａ））。
【００３６】次に、ホトエッチング工程によりベースを
形成するための不純物導入用の穴１４を形成する。イオ
ン注入法、固相拡散法あるいは気相拡散法によりｐ型不
純物、例えばボロンを添加し、例えば接合深さ０．２５
μｍのｐ型ベース領域３を形成する（図３（ｂ））。
形成するための不純物導入用の穴１４を形成する。イオ
ン注入法、固相拡散法あるいは気相拡散法によりｐ型不
純物、例えばボロンを添加し、例えば接合深さ０．２５
μｍのｐ型ベース領域３を形成する（図３（ｂ））。
【００３７】次に、表面に酸化膜１５を厚さ０．６μｍ
程度以上形成し、ついで、エミッタを形成するための不
純物導入用の穴１６を形成する。この不純物導入用の穴
１６を利用して、斜め回転イオン注入法によりｎ型不純
物を導入し、将来ｎ+ 型エミッタ領域４となる領域とｐ
型ベース領域３との接合部の外周にｎ型不純物領域１０
を形成する。このｎ型不純物領域１０は、例えば不純物
としてリンを用い、５〜３０ＫｅＶ程度の加速エネルギ
でもって斜め回転イオン注入することにより形成するこ
とができる。さらに、この不純物導入用の穴１６からｎ
型不純物をイオン注入法、固相拡散法または気相拡散法
により添加し、ｎ+ 型エミッタ領域４を形成する（図３
（ｃ））。
程度以上形成し、ついで、エミッタを形成するための不
純物導入用の穴１６を形成する。この不純物導入用の穴
１６を利用して、斜め回転イオン注入法によりｎ型不純
物を導入し、将来ｎ+ 型エミッタ領域４となる領域とｐ
型ベース領域３との接合部の外周にｎ型不純物領域１０
を形成する。このｎ型不純物領域１０は、例えば不純物
としてリンを用い、５〜３０ＫｅＶ程度の加速エネルギ
でもって斜め回転イオン注入することにより形成するこ
とができる。さらに、この不純物導入用の穴１６からｎ
型不純物をイオン注入法、固相拡散法または気相拡散法
により添加し、ｎ+ 型エミッタ領域４を形成する（図３
（ｃ））。
【００３８】最後に酸化膜１５にベース引きだし用穴１
７を形成し、酸化膜１５の表面に金属層を形成した後、
ホトエッチング工程により金属層をパターニングしてベ
ース金属電極７、エミッタ金属電極６を形成し、本発明
の一実施例であるバイポーラトランジスタが完成する
（図３（ｄ））。
７を形成し、酸化膜１５の表面に金属層を形成した後、
ホトエッチング工程により金属層をパターニングしてベ
ース金属電極７、エミッタ金属電極６を形成し、本発明
の一実施例であるバイポーラトランジスタが完成する
（図３（ｄ））。
【００３９】次に本発明の第２実施例を図４を用いて説
明する。
明する。
【００４０】図４はＮＴＴ研究実用化報告第３６巻４号
（１９８７）に示された半導体装置の製造工程に本発明
の製造方法を適用した実施例を示す図である。
（１９８７）に示された半導体装置の製造工程に本発明
の製造方法を適用した実施例を示す図である。
【００４１】まず、ｎ+ シリコン基板もしくはｎ+ 拡散
層１の上に不純物濃度１０16ｃｍ-3程度のｎ- エピタキ
シャル層２を形成し、ｎ- エピタキシャル層２の表面に
熱酸化法等によりシリコン酸化膜２１を形成する。シリ
コン酸化膜２１の上に窒化膜２２を形成し、さらに窒化
膜２２の上にボロンを添加したｐ+型ポリシリコン膜２
３を形成する。このｐ+ 型ポリシリコン膜２３のエミッ
タ−ベース領域に相当する部分をリソグラフィ技術を用
いてエッチングする（図４（ａ））。
層１の上に不純物濃度１０16ｃｍ-3程度のｎ- エピタキ
シャル層２を形成し、ｎ- エピタキシャル層２の表面に
熱酸化法等によりシリコン酸化膜２１を形成する。シリ
コン酸化膜２１の上に窒化膜２２を形成し、さらに窒化
膜２２の上にボロンを添加したｐ+型ポリシリコン膜２
３を形成する。このｐ+ 型ポリシリコン膜２３のエミッ
タ−ベース領域に相当する部分をリソグラフィ技術を用
いてエッチングする（図４（ａ））。
【００４２】次に、ｐ+ 型ポリシリコン膜２３を選択的
に酸化する。このとき、後にエミッタ及びベースが形成
されるｎ- エピタキシャル層２は窒化膜２２で覆われて
いるので酸化されない。次に、将来ベース電極となるｐ
+ 型ポリシリコン膜２３の下まで、窒化膜２２をサイド
エッチングする。さらにシリコン酸化膜２１を窒化膜２
２と同一の範囲で除去する（図４（ｂ））。
に酸化する。このとき、後にエミッタ及びベースが形成
されるｎ- エピタキシャル層２は窒化膜２２で覆われて
いるので酸化されない。次に、将来ベース電極となるｐ
+ 型ポリシリコン膜２３の下まで、窒化膜２２をサイド
エッチングする。さらにシリコン酸化膜２１を窒化膜２
２と同一の範囲で除去する（図４（ｂ））。
【００４３】窒化膜２２及びシリコン酸化膜２１の除去
で形成したｐ+ 型ポリシリコン膜２３の下の空間を埋め
るため、再度ボロンを添加したポリシリコンを堆積す
る。次に、その堆積したポリシリコンのうち前記空間部
分を埋めたもの以外を除去することによってｐ+ 型ポリ
シリコン膜２３はｎ- エピタキシャル層２に接続される
（図４（ｃ））。
で形成したｐ+ 型ポリシリコン膜２３の下の空間を埋め
るため、再度ボロンを添加したポリシリコンを堆積す
る。次に、その堆積したポリシリコンのうち前記空間部
分を埋めたもの以外を除去することによってｐ+ 型ポリ
シリコン膜２３はｎ- エピタキシャル層２に接続される
（図４（ｃ））。
【００４４】次に、ｎ- エピタキシャル層２の露出表面
と前記空間を埋めたｐ+ 型ポリシリコンの側面に熱酸化
膜を形成する。この酸化膜を通してイオン注入を行うこ
とにより真性ベース層２４を形成する。次に、酸化膜の
上にポリシリコン膜２５を堆積し、続いて、反応性イオ
ンエッチングで方向性エッチングを行い、不純物導入用
穴１６を形成する。ここで斜め回転イオン注入法により
リン（Ｐ）を例えば加速エネルギ５〜３０ＫｅＶ程度で
不純物導入用穴１６から導入しｎ型不純物領域１０を形
成する（図４（ｄ））。
と前記空間を埋めたｐ+ 型ポリシリコンの側面に熱酸化
膜を形成する。この酸化膜を通してイオン注入を行うこ
とにより真性ベース層２４を形成する。次に、酸化膜の
上にポリシリコン膜２５を堆積し、続いて、反応性イオ
ンエッチングで方向性エッチングを行い、不純物導入用
穴１６を形成する。ここで斜め回転イオン注入法により
リン（Ｐ）を例えば加速エネルギ５〜３０ＫｅＶ程度で
不純物導入用穴１６から導入しｎ型不純物領域１０を形
成する（図４（ｄ））。
【００４５】この後もう一度ポリシリコン２６を推積
し、砒素（Ａｓ）をイオン注入したポリシリコン２６か
らの拡散でｎ+ 型エミッタ領域４を形成する。以下絶縁
膜を堆積し、コンタクト孔を開口し、アルミ配線を施す
事により素子が完成する（図４（ｅ））。
し、砒素（Ａｓ）をイオン注入したポリシリコン２６か
らの拡散でｎ+ 型エミッタ領域４を形成する。以下絶縁
膜を堆積し、コンタクト孔を開口し、アルミ配線を施す
事により素子が完成する（図４（ｅ））。
【００４６】次に、第３実施例を示す。図５はこの発明
に係る高耐圧バイポーラトランジスタと従来型のバイポ
ーラトランジスタを同時に同一基板上に形成する製造方
法を示す図である。
に係る高耐圧バイポーラトランジスタと従来型のバイポ
ーラトランジスタを同時に同一基板上に形成する製造方
法を示す図である。
【００４７】従来のバイポーラトランジスタによる集積
回路の形成方法と同様に、ｐ- 基板３３にｎ+ 拡散層
１、ｎ- エピタキシャル層２、素子分離用ｐ拡散層３４
を形成する。
回路の形成方法と同様に、ｐ- 基板３３にｎ+ 拡散層
１、ｎ- エピタキシャル層２、素子分離用ｐ拡散層３４
を形成する。
【００４８】その後、先の実施例の図３（ａ）、図３
（ｂ）で説明した工程と同様にしてｐ型ベース拡散領域
３を形成し、酸化膜等の絶縁膜３５、不純物導入用穴１
６、ｎ+ 型エミッタ領域４を形成する。
（ｂ）で説明した工程と同様にしてｐ型ベース拡散領域
３を形成し、酸化膜等の絶縁膜３５、不純物導入用穴１
６、ｎ+ 型エミッタ領域４を形成する。
【００４９】次に通常のバイポーラトランジスタ３２の
ｎ+ 型エミッタ領域４を覆うイオン注入用マスクとし
て、例えばレジスト等の膜３６を形成し、斜め回転イオ
ン注入法によりｎ型不純物を高耐圧バイポーラトランジ
スタ３１のｎ+ 型エミッタ領域４の周囲に導入してｎ型
不純物領域１０を形成する（図５（ａ））。
ｎ+ 型エミッタ領域４を覆うイオン注入用マスクとし
て、例えばレジスト等の膜３６を形成し、斜め回転イオ
ン注入法によりｎ型不純物を高耐圧バイポーラトランジ
スタ３１のｎ+ 型エミッタ領域４の周囲に導入してｎ型
不純物領域１０を形成する（図５（ａ））。
【００５０】ついで、ベース電極引き出し用穴１７、コ
レクタ電極引き出し用穴３７を形成し、その後、エミッ
タ金属電極６、ベース金属電極７、コレクタ金属電極３
８を形成する（図５（ｂ））。
レクタ電極引き出し用穴３７を形成し、その後、エミッ
タ金属電極６、ベース金属電極７、コレクタ金属電極３
８を形成する（図５（ｂ））。
【００５１】このようにｎ型不純物領域１０を同一基板
上のバイポーラトランジスタに選択的に形成することに
より、耐圧の高いバイポーラトランジスタとベース抵抗
の低いバイポーラトランジスタを同時に形成することが
できる。
上のバイポーラトランジスタに選択的に形成することに
より、耐圧の高いバイポーラトランジスタとベース抵抗
の低いバイポーラトランジスタを同時に形成することが
できる。
【００５２】例えば高耐圧バイポーラトランジスタ３１
をＢＩＣＭＯＳ回路に適用し、ベース抵抗の低いバイポ
ーラトランジスタ３２をＥＣＬ回路に適用することによ
り、高性能なＢＩＣＭＯＳ型集積回路を実現できる。
をＢＩＣＭＯＳ回路に適用し、ベース抵抗の低いバイポ
ーラトランジスタ３２をＥＣＬ回路に適用することによ
り、高性能なＢＩＣＭＯＳ型集積回路を実現できる。
【００５３】次に、第４実施例について図８から図１４
を用いて説明する。
を用いて説明する。
【００５４】図８は本発明の第４実施例による半導体装
置の素子構造を示す断面図である。
置の素子構造を示す断面図である。
【００５５】図８において、図２０と同一符号は図２０
と同一内容または相当部分を示し、５７ａは第１の側壁
膜である酸化膜、５７ｂは第１の側壁膜である酸化膜、
６０は第１導電型不純物領域であるｎ型不純物領域を示
している。
と同一内容または相当部分を示し、５７ａは第１の側壁
膜である酸化膜、５７ｂは第１の側壁膜である酸化膜、
６０は第１導電型不純物領域であるｎ型不純物領域を示
している。
【００５６】本実施例と図２０の従来の半導体装置との
基本的な相異点は、ｎ+ 型エミッタ領域５９の周囲に、
ｎ型不純物を導入して、ｎ+型エミッタ領域５９よりも
不純物濃度の低いｎ型不純物領域６０が形成されている
点である。
基本的な相異点は、ｎ+ 型エミッタ領域５９の周囲に、
ｎ型不純物を導入して、ｎ+型エミッタ領域５９よりも
不純物濃度の低いｎ型不純物領域６０が形成されている
点である。
【００５７】図９は上記半導体装置のＩＶ−ＩＶ′断面
における深さ方向の不純物濃度分布を示す特性図であ
る。図に示された曲線Ｐはｎ型不純物濃度６０形成のた
めに導入されたリン濃度を示している。曲線Ｂ、破線Ｓ
ｂについては図７と同様である。図９より明らかなよう
に、ｎ+ 型エミッタ領域５９の周囲ではｎ型不純物領域
６０が存在することにより、不純物濃度分布の急さが緩
和されている。
における深さ方向の不純物濃度分布を示す特性図であ
る。図に示された曲線Ｐはｎ型不純物濃度６０形成のた
めに導入されたリン濃度を示している。曲線Ｂ、破線Ｓ
ｂについては図７と同様である。図９より明らかなよう
に、ｎ+ 型エミッタ領域５９の周囲ではｎ型不純物領域
６０が存在することにより、不純物濃度分布の急さが緩
和されている。
【００５８】このため、従来の半導体装置に比べて空乏
層が伸びやすくなり、ｎ+ 型エミッタ領域５９の周辺部
でエミッタ−ベース接合の電界が従来のように大きくな
ることはない。
層が伸びやすくなり、ｎ+ 型エミッタ領域５９の周辺部
でエミッタ−ベース接合の電界が従来のように大きくな
ることはない。
【００５９】図１０から図１５は図８に示した半導体装
置の製造方法を示す図である。
置の製造方法を示す図である。
【００６０】まず、ｎ+ シリコン基板もしくはｎ+ 拡散
層１の上に不純物濃度が１０16ｃｍ-3程度のｎ- エピタ
キシャル層５２を形成する。次に、酸化膜分離を施して
（図示していない）、ｎｐｎ型バイポーラトランジスタ
を形成する素子部を決定する。次に、ｎ- エピタキシャ
ル層５２の上にポリシリコン５３を、例えば５０ｎｍ堆
積し、ポリシリコン内にフッ化ホウ素イオン（ＢＦ2+）
を加速エネルギー４０ｋｅＶで４×１０15ｃｍ-3注入す
る（図１０）。
層１の上に不純物濃度が１０16ｃｍ-3程度のｎ- エピタ
キシャル層５２を形成する。次に、酸化膜分離を施して
（図示していない）、ｎｐｎ型バイポーラトランジスタ
を形成する素子部を決定する。次に、ｎ- エピタキシャ
ル層５２の上にポリシリコン５３を、例えば５０ｎｍ堆
積し、ポリシリコン内にフッ化ホウ素イオン（ＢＦ2+）
を加速エネルギー４０ｋｅＶで４×１０15ｃｍ-3注入す
る（図１０）。
【００６１】次に、４５０°Ｃの堆積温度で酸化膜５４
を４００ｎｍ堆積する。そして、ホトエッチング工程に
より真性ベース領域を形成すべき部分の酸化膜５４、酸
化膜５４の下にあるポリシリコン５３を順次エッチング
して開口し、不純物導入用の穴を形成する。イオン注入
法、固相拡散法あるいは気相拡散法によりｐ型不純物、
例えばボロンを添加し、ｐ型ベース領域５６を形成する
（図１１）。
を４００ｎｍ堆積する。そして、ホトエッチング工程に
より真性ベース領域を形成すべき部分の酸化膜５４、酸
化膜５４の下にあるポリシリコン５３を順次エッチング
して開口し、不純物導入用の穴を形成する。イオン注入
法、固相拡散法あるいは気相拡散法によりｐ型不純物、
例えばボロンを添加し、ｐ型ベース領域５６を形成する
（図１１）。
【００６２】次に、酸化膜を２００ｎｍ堆積した後、酸
化膜を異方性エッチングして不純物導入用の穴の側壁に
第１の側壁膜である側壁膜５７ａを形成する。そして、
酸化膜５４および側壁膜５７ａをマスクとして、例えば
ｎ型不純物であるリンイオン（Ｐ+ ）を加速エネルギー
５〜３０ｋｅＶ程度でイオン注入する（図１２）。
化膜を異方性エッチングして不純物導入用の穴の側壁に
第１の側壁膜である側壁膜５７ａを形成する。そして、
酸化膜５４および側壁膜５７ａをマスクとして、例えば
ｎ型不純物であるリンイオン（Ｐ+ ）を加速エネルギー
５〜３０ｋｅＶ程度でイオン注入する（図１２）。
【００６３】次に、酸化膜を２００ｎｍ堆積した後、酸
化膜を異方性エッチングして、側壁膜５７ａの側壁に第
２の側壁膜である側壁膜５７ｂを形成する。そして、こ
の側壁膜５７ａ，５７ｂをマスクとしてｎ型不純物、例
えば砒素イオン（Ａｓ+ ）をイオン注入法、固相拡散法
または気相拡散法により添加する（図１３）。
化膜を異方性エッチングして、側壁膜５７ａの側壁に第
２の側壁膜である側壁膜５７ｂを形成する。そして、こ
の側壁膜５７ａ，５７ｂをマスクとしてｎ型不純物、例
えば砒素イオン（Ａｓ+ ）をイオン注入法、固相拡散法
または気相拡散法により添加する（図１３）。
【００６４】次に、エミッタ引き出し用電極を形成する
ためポリシリコン５８を堆積し、エミッタ抵抗低減のた
めに砒素イオン（Ａｓ+ ）を注入した後、パターニング
する。最後に、熱処理を施すことによって外部ベース領
域５５、真性ベース領域５６、エミッタ領域５９、低濃
度のｎ型不純物領域６０、ベース引き出し用電極５３及
びエミッタ引き出し用電極５８が形成される（図１
４）。
ためポリシリコン５８を堆積し、エミッタ抵抗低減のた
めに砒素イオン（Ａｓ+ ）を注入した後、パターニング
する。最後に、熱処理を施すことによって外部ベース領
域５５、真性ベース領域５６、エミッタ領域５９、低濃
度のｎ型不純物領域６０、ベース引き出し用電極５３及
びエミッタ引き出し用電極５８が形成される（図１
４）。
【００６５】次に、本発明の第５実施例について図１５
を用いて説明する。
を用いて説明する。
【００６６】上記第４実施例において、低濃度のｎ型不
純物領域６０を形成するために、例えばイオン注入法で
ｎ型不純物であるリン（Ｐ）を用いた場合に、リン
（Ｐ）のドーズ量は５×１０14ｃｍ-2以下のためｎ型不
純物領域６０はアモルファス化せず、従来と同一の条件
で熱処理を施した場合、ｎ型不純物領域６０に格子欠陥
等が形成され、キャリアの再結合中心として働くなど、
リーク電流が懸念される。
純物領域６０を形成するために、例えばイオン注入法で
ｎ型不純物であるリン（Ｐ）を用いた場合に、リン
（Ｐ）のドーズ量は５×１０14ｃｍ-2以下のためｎ型不
純物領域６０はアモルファス化せず、従来と同一の条件
で熱処理を施した場合、ｎ型不純物領域６０に格子欠陥
等が形成され、キャリアの再結合中心として働くなど、
リーク電流が懸念される。
【００６７】そこで、上記第４実施例の側壁膜５７ａを
形成する工程の後、リンイオン（Ｐ+ ）を注入する前
に、図１５に示すようにシリコンイオンを、例えば６×
１０14ｃｍ-2注入し、アモルファス化したのち、リンイ
オン（Ｐ+ ）を注入する。その後、第４実施例と同様の
製造工程で製造することにより、上記懸念が解消でき
る。
形成する工程の後、リンイオン（Ｐ+ ）を注入する前
に、図１５に示すようにシリコンイオンを、例えば６×
１０14ｃｍ-2注入し、アモルファス化したのち、リンイ
オン（Ｐ+ ）を注入する。その後、第４実施例と同様の
製造工程で製造することにより、上記懸念が解消でき
る。
【００６８】次に、本発明の第６実施例について図１６
を用いて説明する。
を用いて説明する。
【００６９】第４実施例では、低濃度のｎ型不純物領域
６０を形成するための手段として、イオン注入法を用い
た例を示したが、固相拡散法を用いてもよく、第４実施
例の第１の側壁膜５７ａを形成する工程の後、図１６に
示すように、ｎ型不純物としてリン（Ｐ）を含んだ酸化
膜であるＰＳＧ（Ｐｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔ
ｅ Ｇｌａｓｓ）６１をＣＶＤ法で堆積する。次に、全
面エッチバック法により第１の側壁膜５７ａの側壁にＰ
ＳＧを残し、図８の側壁膜５７ｂに相当する第２の側壁
膜を形成する。以下、第４実施例と同様の製造工程で製
造する。第４実施例におけるｎ型不純物領域６０に相当
するｎ型不純物領域は熱処理時にＰＳＧより成る第２の
側壁膜中のリン（Ｐ）がシリコン基板に拡散することに
より形成される。従って、ＰＳＧ中のリン（Ｐ）の含有
量や熱処理の条件はｎ型不純物領域の不純物濃度がエミ
ッタ領域の不純物濃度より低くなるように設定されてい
なければならない。
６０を形成するための手段として、イオン注入法を用い
た例を示したが、固相拡散法を用いてもよく、第４実施
例の第１の側壁膜５７ａを形成する工程の後、図１６に
示すように、ｎ型不純物としてリン（Ｐ）を含んだ酸化
膜であるＰＳＧ（Ｐｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔ
ｅ Ｇｌａｓｓ）６１をＣＶＤ法で堆積する。次に、全
面エッチバック法により第１の側壁膜５７ａの側壁にＰ
ＳＧを残し、図８の側壁膜５７ｂに相当する第２の側壁
膜を形成する。以下、第４実施例と同様の製造工程で製
造する。第４実施例におけるｎ型不純物領域６０に相当
するｎ型不純物領域は熱処理時にＰＳＧより成る第２の
側壁膜中のリン（Ｐ）がシリコン基板に拡散することに
より形成される。従って、ＰＳＧ中のリン（Ｐ）の含有
量や熱処理の条件はｎ型不純物領域の不純物濃度がエミ
ッタ領域の不純物濃度より低くなるように設定されてい
なければならない。
【００７０】次に、本発明の第７実施例について図１７
を用いて説明する。
を用いて説明する。
【００７１】第６実施例では、低濃度のｎ型不純物領域
６０を形成するための手段として、ＣＶＤ法により形成
したＰＳＧからの固相拡散法を用いたが、第４実施例の
第１の側壁膜５７ａを形成する工程の後、図１７に示す
ように、液状拡散ソースであるリンフィルムをＳＯＧ
（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法により塗布したのち
焼成し、エッチバック法により第１の側壁膜５７ａの側
壁に第２の側壁膜６２として残してもよい。以下、第４
実施例と同様の製造工程で製造する。第４実施例におけ
るｎ型不純物領域６０に相当するｎ型不純物領域は熱処
理時にリンフィルムより成る第２の側壁膜６２中のリン
（Ｐ）がシリコン基板に拡散することにより形成され
る。従って、リンフィルム中のリン（Ｐ）の含有量や熱
処理の条件はｎ型不純物領域の不純物濃度がエミッタ領
域の不純物濃度より低くなるように設定されていなけれ
ばならない。
６０を形成するための手段として、ＣＶＤ法により形成
したＰＳＧからの固相拡散法を用いたが、第４実施例の
第１の側壁膜５７ａを形成する工程の後、図１７に示す
ように、液状拡散ソースであるリンフィルムをＳＯＧ
（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法により塗布したのち
焼成し、エッチバック法により第１の側壁膜５７ａの側
壁に第２の側壁膜６２として残してもよい。以下、第４
実施例と同様の製造工程で製造する。第４実施例におけ
るｎ型不純物領域６０に相当するｎ型不純物領域は熱処
理時にリンフィルムより成る第２の側壁膜６２中のリン
（Ｐ）がシリコン基板に拡散することにより形成され
る。従って、リンフィルム中のリン（Ｐ）の含有量や熱
処理の条件はｎ型不純物領域の不純物濃度がエミッタ領
域の不純物濃度より低くなるように設定されていなけれ
ばならない。
【００７２】次に、本発明の第８実施例について図１８
を用いて説明する。
を用いて説明する。
【００７３】第４実施例より第７実施例までは第２の側
壁膜として絶縁膜を用いたが、第２の側壁膜は絶縁膜で
なくても良く、例えばポリシリコン膜のような導体膜を
用いてもよく、第４実施例の第１の側壁膜５７ａを形成
する工程の後、図１８に示すように、ｎ型不純物として
リン（Ｐ）を含んだポリシリコン膜を全面に堆積し、エ
ッチバック法により第１の側壁膜５７ａの側壁に第２の
側壁膜６３として残してもよい。以下、第４実施例と同
様の製造工程で製造する。第４実施例におけるｎ型不純
物領域６０に相当するｎ型不純物領域は熱処理時にポリ
シリコン膜より成る第２の側壁膜６３中のリン（Ｐ）が
シリコン基板に拡散することにより形成される。従っ
て、ポリシリコン膜中のリン（Ｐ）の含有量や熱処理の
条件はｎ型不純物領域の不純物濃度がエミッタ領域の不
純物濃度より低くなるように設定されていなければなら
ない。
壁膜として絶縁膜を用いたが、第２の側壁膜は絶縁膜で
なくても良く、例えばポリシリコン膜のような導体膜を
用いてもよく、第４実施例の第１の側壁膜５７ａを形成
する工程の後、図１８に示すように、ｎ型不純物として
リン（Ｐ）を含んだポリシリコン膜を全面に堆積し、エ
ッチバック法により第１の側壁膜５７ａの側壁に第２の
側壁膜６３として残してもよい。以下、第４実施例と同
様の製造工程で製造する。第４実施例におけるｎ型不純
物領域６０に相当するｎ型不純物領域は熱処理時にポリ
シリコン膜より成る第２の側壁膜６３中のリン（Ｐ）が
シリコン基板に拡散することにより形成される。従っ
て、ポリシリコン膜中のリン（Ｐ）の含有量や熱処理の
条件はｎ型不純物領域の不純物濃度がエミッタ領域の不
純物濃度より低くなるように設定されていなければなら
ない。
【００７４】次に、本発明の第９実施例について図１９
を用いて説明する。
を用いて説明する。
【００７５】第４実施例では、低濃度ｎ型不純物領域６
０を形成するための手段として、通常のイオン注入法を
用いた例を示したが、斜め回転イオン注入法を用いても
よく、第４実施例の第１の側壁膜５７ａを形成する工程
の後、図１９に示すように、斜め回転イオン注入法によ
り第１の側壁膜５７ａをマスクとしてリンイオン
（Ｐ+ ）を注入する。側壁膜５７ｂを形成することな
く、通常の方法により側壁膜５７ａをマスクとしてｎ方
不純物を導入して、以下、第４実施例と同様の製造工程
で製造する。これによって第１の側壁膜５７ａの下の部
分のシリコン基板にまでリンイオン（Ｐ+ ）が注入さ
れ、第４実施例におけるｎ型不純物領域６０に相当する
ｎ型不純物領域を熱処理時に形成することができる。ま
た、この時、第５実施例におけるアモルファス化のため
のイオン注入を斜め回転イオン注入法を用いて行っても
よく、第５実施例と同様の効果を奏する。
０を形成するための手段として、通常のイオン注入法を
用いた例を示したが、斜め回転イオン注入法を用いても
よく、第４実施例の第１の側壁膜５７ａを形成する工程
の後、図１９に示すように、斜め回転イオン注入法によ
り第１の側壁膜５７ａをマスクとしてリンイオン
（Ｐ+ ）を注入する。側壁膜５７ｂを形成することな
く、通常の方法により側壁膜５７ａをマスクとしてｎ方
不純物を導入して、以下、第４実施例と同様の製造工程
で製造する。これによって第１の側壁膜５７ａの下の部
分のシリコン基板にまでリンイオン（Ｐ+ ）が注入さ
れ、第４実施例におけるｎ型不純物領域６０に相当する
ｎ型不純物領域を熱処理時に形成することができる。ま
た、この時、第５実施例におけるアモルファス化のため
のイオン注入を斜め回転イオン注入法を用いて行っても
よく、第５実施例と同様の効果を奏する。
【００７６】なお、第４乃至第９各実施例では、エミッ
タ領域を形成するためのｎ型不純物導入方法として第２
の側壁膜を形成した後、第１および第２の側壁膜をマス
クとしてイオン注入法により不純物を導入する方法を示
したが、例えば、砒素を含んだポリシリコン膜をエミッ
タ引き出し用電極として堆積し、熱処理時に砒素をシリ
コン基板に拡散させることによりエミッタ領域を形成し
てもよく、上記各実施例と同様の効果を奏する。
タ領域を形成するためのｎ型不純物導入方法として第２
の側壁膜を形成した後、第１および第２の側壁膜をマス
クとしてイオン注入法により不純物を導入する方法を示
したが、例えば、砒素を含んだポリシリコン膜をエミッ
タ引き出し用電極として堆積し、熱処理時に砒素をシリ
コン基板に拡散させることによりエミッタ領域を形成し
てもよく、上記各実施例と同様の効果を奏する。
【００７７】また、上記各実施例では、ｎｐｎ型バイポ
ーラトランジスタについて説明したが、ｎ型とｐ型とを
入れ換えることによりｐｎｐ型トランジスタについても
同様に実施することができ、上記各実施例と同様の効果
を奏する。
ーラトランジスタについて説明したが、ｎ型とｐ型とを
入れ換えることによりｐｎｐ型トランジスタについても
同様に実施することができ、上記各実施例と同様の効果
を奏する。
【００７８】
【発明の効果】以上説明したように、請求項１の発明に
係る半導体装置によれば、第１導電型エミッタ領域の外
周にエミッタ領域と同一導電型でエミッタ領域よりも低
濃度の不純物領域を設けることにより、同じベース濃度
の場合、第１導電型エミッタ領域の外周における不純物
濃度分布の急峻さが小さくなり、エミッタ−ベース接合
の電界を緩和することにより、エミッタ−ベース接合耐
圧を向上することができる。さらに、エミッタ−ベース
接合の外周の空乏層が大きくなることによりトンネル電
流を低減できる半導体装置を得られるという効果があ
る。
係る半導体装置によれば、第１導電型エミッタ領域の外
周にエミッタ領域と同一導電型でエミッタ領域よりも低
濃度の不純物領域を設けることにより、同じベース濃度
の場合、第１導電型エミッタ領域の外周における不純物
濃度分布の急峻さが小さくなり、エミッタ−ベース接合
の電界を緩和することにより、エミッタ−ベース接合耐
圧を向上することができる。さらに、エミッタ−ベース
接合の外周の空乏層が大きくなることによりトンネル電
流を低減できる半導体装置を得られるという効果があ
る。
【００７９】更に、請求項２の発明に係る半導体装置に
よれば、ベース引き出し用電極の側壁部において、該ベ
ース引き出し用電極とエミッタ引き出し用電極との間に
複数層に積層して形成され、最内の層が絶縁体よりなる
側壁膜とをさらに備えて構成されており、進んだセルフ
アライン構造を有しているので、微細なトランジスタを
容易に制御性良く作るのに適した構造となり、トランジ
スタの性能が向上することができるという効果がある。
よれば、ベース引き出し用電極の側壁部において、該ベ
ース引き出し用電極とエミッタ引き出し用電極との間に
複数層に積層して形成され、最内の層が絶縁体よりなる
側壁膜とをさらに備えて構成されており、進んだセルフ
アライン構造を有しているので、微細なトランジスタを
容易に制御性良く作るのに適した構造となり、トランジ
スタの性能が向上することができるという効果がある。
【００８０】また、請求項３の発明に係る半導体装置の
製造方法によれば、不純物導入用の穴から斜め回転イオ
ン注入により、第１導電型不純物を導入し、第２導電型
ベース領域上において第１導電型エミッタ領域の外周に
接するように、前記第１導電型エミッタ領域の不純物濃
度より低濃度の第１導電型不純物領域を形成する工程を
設けたので、周知の製造技術と組み合わせることによっ
てセルフアライン的にエミッタ−ベース接合部に所望の
不純物領域を形成することができ、請求項１記載の半導
体装置を容易に製造することが可能になるという効果が
ある。
製造方法によれば、不純物導入用の穴から斜め回転イオ
ン注入により、第１導電型不純物を導入し、第２導電型
ベース領域上において第１導電型エミッタ領域の外周に
接するように、前記第１導電型エミッタ領域の不純物濃
度より低濃度の第１導電型不純物領域を形成する工程を
設けたので、周知の製造技術と組み合わせることによっ
てセルフアライン的にエミッタ−ベース接合部に所望の
不純物領域を形成することができ、請求項１記載の半導
体装置を容易に製造することが可能になるという効果が
ある。
【００８１】また、請求項４に係る発明の半導体装置の
製造方法によれば、第１の側壁膜をマスクとして第２導
電型ベース領域に第１導電型不純物を導入する工程と、
前記第１の側壁膜の側壁に第２の側壁膜を形成する工程
と、前記第１及び第２の側壁膜をマスクとしてさらに前
記第２導電型ベース領域に第１導電型不純物を導入する
工程とを備えて構成されているので、周知の製造技術と
組み合わせることによってセルフアライン的にエミッタ
−ベース接合部に所望の不純物領域を形成することがで
き、請求項２記載の半導体装置を容易に製造することが
可能になるという効果がある。
製造方法によれば、第１の側壁膜をマスクとして第２導
電型ベース領域に第１導電型不純物を導入する工程と、
前記第１の側壁膜の側壁に第２の側壁膜を形成する工程
と、前記第１及び第２の側壁膜をマスクとしてさらに前
記第２導電型ベース領域に第１導電型不純物を導入する
工程とを備えて構成されているので、周知の製造技術と
組み合わせることによってセルフアライン的にエミッタ
−ベース接合部に所望の不純物領域を形成することがで
き、請求項２記載の半導体装置を容易に製造することが
可能になるという効果がある。
【００８２】また、請求項５に係る発明の半導体装置の
製造方法によれば、第１の側壁膜の側壁に第１導電型不
純物を含む第２の側壁膜を形成する工程と、熱処理によ
り前記第２の側壁膜より前記第２導電型ベース領域に第
１導電型不純物を導入するとともに、該熱処理により前
記第１導電型エミッタ領域及び該第１導電型エミッタ領
域の周囲に該第１導電型エミッタ領域より不純物濃度の
低い第１導電型不純物領域を形成する工程とを備えて構
成されているので、周知の製造技術と組み合わせること
によってセルフアライン的にエミッタ−ベース接合部に
所望の不純物領域を形成することができ、請求項２記載
の半導体装置を容易に製造することが可能になるという
効果がある。
製造方法によれば、第１の側壁膜の側壁に第１導電型不
純物を含む第２の側壁膜を形成する工程と、熱処理によ
り前記第２の側壁膜より前記第２導電型ベース領域に第
１導電型不純物を導入するとともに、該熱処理により前
記第１導電型エミッタ領域及び該第１導電型エミッタ領
域の周囲に該第１導電型エミッタ領域より不純物濃度の
低い第１導電型不純物領域を形成する工程とを備えて構
成されているので、周知の製造技術と組み合わせること
によってセルフアライン的にエミッタ−ベース接合部に
所望の不純物領域を形成することができ、請求項２記載
の半導体装置を容易に製造することが可能になるという
効果がある。
【００８３】また、請求項６に係る発明の半導体装置の
製造方法によれば、側壁膜をマスクとして、斜め回転イ
オン注入により第１導電型不純物を導入し、第２導電型
ベース領域上において第１導電型エミッタ領域の外周に
接するように、前記第１導電型エミッタ領域の不純物濃
度より低濃度の第１導電型不純物領域を形成する工程を
設けているので、周知の製造技術と組み合わせることに
よってセルフアライン的にエミッタ−ベース接合部に所
望の不純物領域を形成することができ、請求項２記載の
半導体装置を容易に製造することが可能になるという効
果がある。
製造方法によれば、側壁膜をマスクとして、斜め回転イ
オン注入により第１導電型不純物を導入し、第２導電型
ベース領域上において第１導電型エミッタ領域の外周に
接するように、前記第１導電型エミッタ領域の不純物濃
度より低濃度の第１導電型不純物領域を形成する工程を
設けているので、周知の製造技術と組み合わせることに
よってセルフアライン的にエミッタ−ベース接合部に所
望の不純物領域を形成することができ、請求項２記載の
半導体装置を容易に製造することが可能になるという効
果がある。
【００８４】更に、請求項７に係る発明の半導体装置の
製造方法によれば、第１の側壁膜をマスクとして第２導
電型ベース領域に第１導電型不純物を導入する工程の前
に、不活性イオン、ハロゲンイオン、ＩＶ族元素イオン
のうち少なくとも１種類のイオンを注入し、少なくとも
第１導電型不純物領域を形成すべき領域をアモルファス
化することを特徴としているので、熱処理工程におい
て、比較的ゆるやかな条件で十分な熱処理が行え、第１
導電型不純物領域における格子欠陥等の不具合の発生を
容易に防ぐことができ、請求項１または請求項２記載の
半導体装置を容易に製造することができるという効果が
ある。
製造方法によれば、第１の側壁膜をマスクとして第２導
電型ベース領域に第１導電型不純物を導入する工程の前
に、不活性イオン、ハロゲンイオン、ＩＶ族元素イオン
のうち少なくとも１種類のイオンを注入し、少なくとも
第１導電型不純物領域を形成すべき領域をアモルファス
化することを特徴としているので、熱処理工程におい
て、比較的ゆるやかな条件で十分な熱処理が行え、第１
導電型不純物領域における格子欠陥等の不具合の発生を
容易に防ぐことができ、請求項１または請求項２記載の
半導体装置を容易に製造することができるという効果が
ある。
【図１】本発明の第１実施例である半導体装置の素子構
造を示す断面図である。
造を示す断面図である。
【図２】図１の半導体装置のＩＩ−ＩＩ′断面における
深さ方向の不純物濃度分布を示す特性図である。
深さ方向の不純物濃度分布を示す特性図である。
【図３】本発明の第１実施例による半導体装置の製造方
法を示す工程断面図である。
法を示す工程断面図である。
【図４】本発明の第２実施例による半導体装置の製造工
程断面図である。
程断面図である。
【図５】本発明の第３実施例による半導体装置の製造工
程断面図である。
程断面図である。
【図６】従来の半導体装置の構造を示す断面図である。
【図７】図６の半導体装置のＩ−Ｉ′断面における深さ
方向の不純物濃度分布を示す特性図である。
方向の不純物濃度分布を示す特性図である。
【図８】本発明の第４実施例である半導体装置の素子構
造を示す断面図である。
造を示す断面図である。
【図９】図８の半導体装置のＩＶ−ＩＶ′断面における
深さ方向の不純物濃度分布を示す特性図である。
深さ方向の不純物濃度分布を示す特性図である。
【図１０】本発明の第４実施例による半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図１１】本発明の第４実施例による半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図１２】本発明の第４実施例による半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図１３】本発明の第４実施例による半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図１４】本発明の第４実施例による半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図１５】本発明の第５実施例による半導体装置の製造
工程断面図である。
工程断面図である。
【図１６】本発明の第６実施例である半導体装置の製造
工程断面図である。
工程断面図である。
【図１７】本発明の第７実施例である半導体装置の製造
工程断面図である。
工程断面図である。
【図１８】本発明の第８実施例である半導体装置の製造
工程断面図である。
工程断面図である。
【図１９】本発明の第９実施例である半導体装置の製造
工程断面図である。
工程断面図である。
【図２０】従来の半導体装置の構造を示す断面図であ
る。
る。
【図２１】図２０の半導体装置のＩＩＩ−ＩＩＩ′断面
における深さ方向の不純物濃度分布を示す特性図であ
る。
における深さ方向の不純物濃度分布を示す特性図であ
る。
１ ｎ+ シリコン基板またはｎ+ 拡散層 ２ ｎ- エピタキシャル層 ３ ｐ型ベース領域 ４ ｎ+ 型エミッタ領域 ５ シリコン酸化膜 ６ エミッタ金属電極 ７ ベース金属電極 １０ ｎ型不純物領域 ５１ ｎ+ シリコン基板またはｎ+ 拡散層 ５２ ｎ- エピタキシャル層 ５３ ｐ+ ポリシリコン膜 ５４ 酸化膜 ５５ 外部ベース領域 ５６ 真性ベース領域 ５７ａ，５７ｂ 側壁膜 ５８ ｎ+ ポリシリコン膜 ５９ ｎ+ 型エミッタ領域 ６０ ｎ型不純物領域
Claims (7)
- 【請求項１】 第１導電型コレクタ領域と、 前記第１導電型コレクタ領域上に形成された第２導電型
ベース領域と、 前記第２導電型ベース領域上に形成された第１導電型エ
ミッタ領域と、 前記第２導電型ベース領域上において、前記第１導電型
エミッタ領域の外周に接するように形成され、前記第１
導電型エミッタ領域の不純物濃度より低濃度の第１導電
型不純物領域と、 を備える半導体装置。 - 【請求項２】 半導体基板上に形成された半導体装置で
あって、 前記第１導電型エミッタ領域上に形成されたエミッタ引
き出し用電極と、 前記第２導電型ベース領域上に形成されたベース引き出
し用電極と、 前記ベース引き出し用電極の側壁部において、該ベース
引き出し用電極とエミッタ引き出し用電極との間に複数
層に積層して形成され、最内の層が絶縁体よりなる側壁
膜と、 を備えた請求項１記載の半導体装置。 - 【請求項３】 第１導電型コレクタ領域を形成する工程
と、 前記第１導電型コレクタ領域上に第２導電型ベース領域
を形成する工程と、 前記第２導電型ベース領域上に絶縁膜を形成する工程
と、 前記絶縁膜に不純物導入用の穴を形成する工程と、 前記不純物導入用の穴から第１導電型不純物を導入し、
前記第２導電型ベース領域上に第１導電型エミッタ領域
を形成する工程とを備える半導体装置の製造方法におい
て、 前記不純物導入用の穴から斜め回転イオン注入により、
第１導電型不純物を導入し、前記第２導電型ベース領域
上において前記第１導電型エミッタ領域の外周に接する
ように、前記第１導電型エミッタ領域の不純物濃度より
低濃度の第１導電型不純物領域を形成する工程を設けた
ことを特徴とする半導体装置の製造方法。 - 【請求項４】 半導体基板上に形成された第１導電型コ
レクタ領域と、前記第１導電型コレクタ領域上に形成さ
れた第２導電型ベース領域と、前記第２導電型ベース領
域上に形成された第１導電型エミッタ領域と、前記第１
導電型エミッタ領域上に形成されたエミッタ引き出し用
電極と、前記第２導電型ベース領域上に形成されたベー
ス引き出し用電極と、前記ベース引き出し用電極の側壁
部において、該ベース引き出し用電極とエミッタ引き出
し用電極との間に複数層に積層して形成された側壁膜と
を備えた半導体装置の製造方法において、 前記側壁膜が前記ベース引き出し用電極の側壁部に形成
された絶縁体よりなる第１の側壁膜と、前記第１の側壁
膜の側壁に形成された第２の側壁膜とで形成され、 前記ベース引き出し用電極の側壁に前記第１の側壁膜を
形成する工程と、 前記第１の側壁膜をマスクとして前記第２導電型ベース
領域に第１導電型不純物を導入する工程と、 前記第１の側壁膜の側壁に前記第２の側壁膜を形成する
工程と、 前記第１及び第２の側壁膜をマスクとしてさらに前記第
２導電型ベース領域に第１導電型不純物を導入する工程
と、 前記第２導電型ベース領域に導入した前記第１導電型不
純物によって前記第１導電型エミッタ領域及び該第１導
電型エミッタ領域の周囲に該第１導電型エミッタ領域よ
り不純物濃度の低い第１導電型不純物領域を形成する工
程と、 を備えた半導体装置の製造方法。 - 【請求項５】 半導体基板上に形成された第１導電型コ
レクタ領域と、前記第１導電型コレクタ領域上に形成さ
れた第２導電型ベース領域と、前記第２導電型ベース領
域上に形成された第１導電型エミッタ領域と、前記第１
導電型エミッタ領域上に形成されたエミッタ引き出し用
電極と、前記第２導電型ベース領域上に形成されたベー
ス引き出し用電極と、前記ベース引き出し用電極の側壁
部において、該ベース引き出し用電極とエミッタ引き出
し用電極との間に複数層に積層して形成された側壁膜と
を備えた半導体装置の製造方法において、 前記側壁膜が前記ベース引き出し用電極の側壁部に形成
された絶縁体よりなる第１の側壁膜と、前記第１の側壁
膜の側壁に形成された第１導電型不純物を含む第２の側
壁膜とで形成され、 前記ベース引き出し用電極の側壁に前記第１の側壁膜を
形成する工程と、 前記第１の側壁膜の側壁に第１導電型不純物を含む前記
第２の側壁膜を形成する工程と、 前記第１及び第２の側壁膜をマスクとして前記第２導電
型ベース領域に第１導電型不純物を導入する工程と、 熱処理により前記第２の側壁膜より前記第２導電型ベー
ス領域に第１導電型不純物を導入するとともに、該熱処
理により前記第１導電型エミッタ領域及び該第１導電型
エミッタ領域の周囲に該第１導電型エミッタ領域より不
純物濃度の低い第１導電型不純物領域を形成する工程
と、 を備えた半導体装置の製造方法。 - 【請求項６】 半導体基板上に形成された第１導電型コ
レクタ領域と、前記第１導電型コレクタ領域上に形成さ
れた第２導電型ベース領域と、前記第２導電型ベース領
域上に形成された第１導電型エミッタ領域と、前記第１
導電型エミッタ領域上に形成されたエミッタ引き出し用
電極と、前記第２導電型ベース領域上に形成されたベー
ス引き出し用電極と、前記ベース引き出し用電極の側壁
部において、該ベース引き出し用電極とエミッタ引き出
し用電極との間に形成された側壁膜とを備えた半導体装
置の製造方法において、 前記側壁膜をマスクとして、斜め回転イオン注入により
第１導電型不純物を導入し、前記第２導電型ベース領域
上において前記第１導電型エミッタ領域の外周に接する
ように、前記第１導電型エミッタ領域の不純物濃度より
低濃度の第１導電型不純物領域を形成する工程を設けた
ことを特徴とする半導体装置の製造方法。 - 【請求項７】 前記第１の側壁膜をマスクとして前記第
２導電型ベース領域に第１導電型不純物を導入する工程
の前に、不活性イオン、ハロゲンイオン、ＩＶ族元素イ
オンのうち少なくとも１種類のイオンを注入し、少なく
とも前記第１導電型不純物領域を形成すべき領域をアモ
ルファス化することを特徴とする請求項３、請求項４ま
たは請求項６記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3294742A JPH0541385A (ja) | 1991-05-24 | 1991-11-12 | 半導体装置とその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11978491 | 1991-05-24 | ||
| JP3-119784 | 1991-05-24 | ||
| JP3294742A JPH0541385A (ja) | 1991-05-24 | 1991-11-12 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541385A true JPH0541385A (ja) | 1993-02-19 |
Family
ID=26457459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3294742A Pending JPH0541385A (ja) | 1991-05-24 | 1991-11-12 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541385A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326119A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 半導体装置の製造方法 |
| WO1997024766A1 (en) * | 1995-12-05 | 1997-07-10 | National Semiconductor Corporation | Use of oblique implantation in forming emitter of bipolar transistor |
| EP0817247A1 (en) * | 1996-06-26 | 1998-01-07 | STMicroelectronics S.r.l. | Process for the fabrication of integrated circuits with contacts self-aligned to active areas |
| US5726069A (en) * | 1994-12-02 | 1998-03-10 | National Semiconductor Corporation | Use of oblique implantation in forming emitter of bipolar transistor |
| US5899723A (en) * | 1994-10-07 | 1999-05-04 | National Semiconductor Corporation | Oblique implantation in forming base of bipolar transistor |
| JP2002532904A (ja) * | 1998-12-14 | 2002-10-02 | イーハーペー ゲーエムベーハー−イノヴェイションズ フォー ハイ パフォーマンス マイクロエレクトロニクス／インスティチュート フュア イノヴァティーヴェ ミクロエレクトローニク | バイポーラトランジスタおよびバイポーラトランジスタの製造方法 |
| US6812531B1 (en) | 1998-05-11 | 2004-11-02 | Stmicroelectronics S.R.L. | Matrix of memory cells fabricated by means of a self-aligned source process, comprising ROM memory cells, and related manufacturing process |
| JP2010192710A (ja) * | 2009-02-18 | 2010-09-02 | Hitachi Cable Ltd | 半導体装置及び半導体装置の製造方法 |
| CN107546263A (zh) * | 2016-06-25 | 2018-01-05 | 德克萨斯仪器股份有限公司 | 辐射增强的双极晶体管 |
-
1991
- 1991-11-12 JP JP3294742A patent/JPH0541385A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326119A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 半導体装置の製造方法 |
| US5899723A (en) * | 1994-10-07 | 1999-05-04 | National Semiconductor Corporation | Oblique implantation in forming base of bipolar transistor |
| US5726069A (en) * | 1994-12-02 | 1998-03-10 | National Semiconductor Corporation | Use of oblique implantation in forming emitter of bipolar transistor |
| WO1997024766A1 (en) * | 1995-12-05 | 1997-07-10 | National Semiconductor Corporation | Use of oblique implantation in forming emitter of bipolar transistor |
| EP0817247A1 (en) * | 1996-06-26 | 1998-01-07 | STMicroelectronics S.r.l. | Process for the fabrication of integrated circuits with contacts self-aligned to active areas |
| US6057191A (en) * | 1996-06-26 | 2000-05-02 | Sgs-Thomson Microelectronics S.R.L. | Process for the fabrication of integrated circuits with contacts self-aligned to active areas |
| US6812531B1 (en) | 1998-05-11 | 2004-11-02 | Stmicroelectronics S.R.L. | Matrix of memory cells fabricated by means of a self-aligned source process, comprising ROM memory cells, and related manufacturing process |
| JP2002532904A (ja) * | 1998-12-14 | 2002-10-02 | イーハーペー ゲーエムベーハー−イノヴェイションズ フォー ハイ パフォーマンス マイクロエレクトロニクス／インスティチュート フュア イノヴァティーヴェ ミクロエレクトローニク | バイポーラトランジスタおよびバイポーラトランジスタの製造方法 |
| JP2010192710A (ja) * | 2009-02-18 | 2010-09-02 | Hitachi Cable Ltd | 半導体装置及び半導体装置の製造方法 |
| CN107546263A (zh) * | 2016-06-25 | 2018-01-05 | 德克萨斯仪器股份有限公司 | 辐射增强的双极晶体管 |
| US12426286B2 (en) | 2016-06-25 | 2025-09-23 | Texas Instruments Incorporated | Radiation enhanced bipolar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1273128A (en) | Process for manufacturing semiconductor bicmos devices | |
| JPH07118478B2 (ja) | 横方向トランジスタの製造方法 | |
| US7091099B2 (en) | Bipolar transistor and method for fabricating the same | |
| KR950006478B1 (ko) | 자기정렬된 쌍극성 트랜지스터의 제조방법 | |
| JPH0361337B2 (ja) | ||
| JPH0812865B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPH0541385A (ja) | 半導体装置とその製造方法 | |
| US5151378A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| KR100245813B1 (ko) | 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법 | |
| KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| JP2515055B2 (ja) | 半導体デバイス | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| EP0253538B1 (en) | A vlsi self-aligned bipolar transistor | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| JP2586395B2 (ja) | 半導体装置の製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JP3207883B2 (ja) | バイポーラ半導体装置の製造方法 | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JP2538077B2 (ja) | 半導体装置の製造方法 | |
| JPS63204648A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH01302860A (ja) | バイポーラトランジスタの製造方法 | |
| JP3609906B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2533951B2 (ja) | バイポ―ラ半導体装置の製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 |