JPH0541654A - Pulse output circuit - Google Patents
Pulse output circuitInfo
- Publication number
- JPH0541654A JPH0541654A JP3218096A JP21809691A JPH0541654A JP H0541654 A JPH0541654 A JP H0541654A JP 3218096 A JP3218096 A JP 3218096A JP 21809691 A JP21809691 A JP 21809691A JP H0541654 A JPH0541654 A JP H0541654A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- resistor
- emitter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はパルス出力回路に係わ
り、特にディジタル信号のパルス出力回路に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse output circuit, and more particularly to a pulse output circuit for digital signals.
【０００２】[0002]
【従来の技術】図２は従来より用いられているパルス出
力回路の構成を示す回路図である。同図において、トラ
ンジスタ１５のベースは入力端子１７に接続され、コレ
クタは電源１９に接続され、エミッタは出力端子１８に
接続されるとともに抵抗器１６を介して地気と接続され
ている。2. Description of the Related Art FIG. 2 is a circuit diagram showing a configuration of a pulse output circuit which has been conventionally used. In the figure, the base of the transistor 15 is connected to the input terminal 17, the collector is connected to the power supply 19, the emitter is connected to the output terminal 18, and the ground is connected via the resistor 16.
【０００３】次に動作について説明する。入力端子１７
に入力されたディジタル信号はトランジスタ１５を介し
て出力端子１８に伝達される。出力端子１８には寄生容
量が付加するので、出力立ち上がり時はトランジスタ１
５により寄生容量に充電され、立ち下がり時は抵抗器１
６を介して放電される。したがって高周波動作時は、寄
生容量を放電するために抵抗器１４の抵抗値を充分小さ
くして放電電流を増やさなければならない。Next, the operation will be described. Input terminal 17
The digital signal input to is transmitted to the output terminal 18 via the transistor 15. Since parasitic capacitance is added to the output terminal 18, when the output rises, the transistor 1
The parasitic capacitance is charged by 5 and the resistor 1
It is discharged via 6. Therefore, at the time of high frequency operation, the resistance value of the resistor 14 must be made sufficiently small to increase the discharge current in order to discharge the parasitic capacitance.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、前述し
た従来のパルス出力回路は、高周波動作時、寄生容量に
対する駆動能力を高めるために抵抗器１４の抵抗値を小
さくし、電流を増やさなければならない。したがって無
信号時にも電流が流れ、常時、電流が増えるという問題
があった。However, in the above-mentioned conventional pulse output circuit, the resistance value of the resistor 14 must be reduced and the current must be increased in order to enhance the driving capability for the parasitic capacitance during high frequency operation. Therefore, there is a problem that current flows even when there is no signal, and the current constantly increases.
【０００５】したがって本発明は、前述した従来の問題
に鑑みてなされたものであり、その目的は、有信号時、
特に信号電圧波形立ち下がり時だけ電流を増やし、無信
号時および信号電圧波形立ち上がり時は電流を増やさな
い。言い換えると、消費電流の少ないパルス出力回路を
提供することにある。Therefore, the present invention has been made in view of the above-mentioned conventional problems, and its purpose is to
In particular, the current is increased only when the signal voltage waveform falls, and the current is not increased when there is no signal and when the signal voltage waveform rises. In other words, it is to provide a pulse output circuit with low current consumption.
【０００６】[0006]
【課題を解決するための手段】このような目的を達成す
るために本発明によるパルス出力回路は、第１のトラン
ジスタのベースが第１の入力端子に接続され、コレクタ
が電源に接続され、エミッタが出力端子および第２のト
ランジスタのコレクタに接続され、第２のトランジスタ
のベースはコンデンサを介して第２の入力端子に接続さ
れるとともに第１の抵抗器を介して第３のトランジスタ
のコレクタに接続され、第２のトランジスタのエミッタ
は地気と接続され、第３のトランジスタのコレクタは第
２の抵抗器を介して電源に接続されるとともに第３の抵
抗器を介して第３のトランジスタのベースに接続され、
第３のトランジスタのエミッタは地気と接続される構成
を有している。In order to achieve such an object, a pulse output circuit according to the present invention has a base of a first transistor connected to a first input terminal, a collector connected to a power supply, and an emitter. Is connected to the output terminal and the collector of the second transistor, the base of the second transistor is connected to the second input terminal via the capacitor, and is also connected to the collector of the third transistor via the first resistor. Connected, the emitter of the second transistor is connected to ground, the collector of the third transistor is connected to the power supply through the second resistor, and the collector of the third transistor is connected through the third resistor. Connected to the base,
The emitter of the third transistor is connected to the ground.
【０００７】[0007]
【作用】本発明においては、有信号時、特に信号電圧波
形立ち下がり時だけ電流が増え、無信号時および信号電
圧波形立ち上がり時は電流が増えない。In the present invention, the current increases only when there is a signal, especially when the signal voltage waveform falls, and does not increase when there is no signal and when the signal voltage waveform rises.
【０００８】[0008]
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１は本発明によるパルス出力回路の一実施
例による構成を示す回路図である。同図において、トラ
ンジスタ１のベースが入力端子８に接続され、コレクタ
が電源１１に接続され、エミッタが出力端子１０および
トランジスタ２のコレクタに接続され、トランジスタ２
のベースはコンデンサ７を介して入力端子９に接続され
るとともに抵抗器４を介してトランジスタ３のコレクタ
に接続され、トランジスタ２のエミッタは地気と接続さ
れ、さらにトランジスタ３のコレクタは抵抗器６を介し
て電源に１１に接続されるとともに抵抗器５を介してト
ランジスタ３のベースに接続され、トランジスタ３のエ
ミッタは地気と接続される。Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a circuit diagram showing the configuration of an embodiment of the pulse output circuit according to the present invention. In the figure, the base of the transistor 1 is connected to the input terminal 8, the collector is connected to the power supply 11, the emitter is connected to the output terminal 10 and the collector of the transistor 2, and the transistor 2 is connected.
Is connected to the input terminal 9 via the capacitor 7 and to the collector of the transistor 3 via the resistor 4, the emitter of the transistor 2 is connected to ground, and the collector of the transistor 3 is connected to the resistor 6 Is connected to the power supply 11 via the resistor 5 and the base of the transistor 3 via the resistor 5, and the emitter of the transistor 3 is connected to the ground.
【０００９】次に動作について説明する。トランジスタ
２，３および抵抗器４，５，６はカレントミラー型電流
源を構成しており、トランジスタ１に一定電流を流して
いる。したがって入力電圧レベルに応じた安定な出力レ
ベルを得ることができる。入力端子８にディジタル信号
が入力すると、トランジスタ１を介して出力端子１０に
伝達される。入力端子９には、入力端子８と逆相のディ
ジタル信号を入力すると、コンデンサ７と抵抗器４とは
微分回路を構成しているために入力端子９の信号立ち上
がり時、トランジスタ２のベース電位が上がり、トラン
ジスタ２の電流が増加する。このとき、出力端子１０の
出力波形は立ち下がり状態にある。このため、出力端子
７に寄生容量が付加しても信号立ち下がり時、充分な放
電電流を流すことが可能である。また、出力端子１０の
出力波形が立ち上がり時および無信号時はトランジスタ
２のベース電位は下がり、トランジスタ２に流れる電流
は減少する。Next, the operation will be described. The transistors 2 and 3 and the resistors 4, 5 and 6 form a current mirror type current source, and a constant current is passed through the transistor 1. Therefore, a stable output level according to the input voltage level can be obtained. When a digital signal is input to the input terminal 8, it is transmitted to the output terminal 10 via the transistor 1. When a digital signal having a phase opposite to that of the input terminal 8 is input to the input terminal 9, the base potential of the transistor 2 rises when the signal at the input terminal 9 rises because the capacitor 7 and the resistor 4 form a differentiating circuit. Rises, and the current of the transistor 2 increases. At this time, the output waveform of the output terminal 10 is in a falling state. Therefore, even if a parasitic capacitance is added to the output terminal 7, a sufficient discharge current can flow when the signal falls. Further, when the output waveform of the output terminal 10 rises and when there is no signal, the base potential of the transistor 2 drops and the current flowing through the transistor 2 decreases.
【００１０】[0010]
【発明の効果】以上、説明したように本発明によるパル
ス出力回路は、正相信号と逆相信号とを用いることによ
り、出力波形立ち下がり時、寄生容量に対する放電電流
が増加し、無信号時および信号立ち上がり時は増加しな
い。すなわち低消費電流電流で安定な出力レベルを有す
る高周波動作を可能にするという極めて優れた効果が得
られる。As described above, the pulse output circuit according to the present invention uses the positive-phase signal and the negative-phase signal, so that when the output waveform falls, the discharge current to the parasitic capacitance increases and no signal is output. Also, it does not increase when the signal rises. That is, an extremely excellent effect of enabling a high frequency operation having a stable output level with a low current consumption is obtained.
【図１】本発明によるパルス出力回路の一実施例による
構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of an embodiment of a pulse output circuit according to the present invention.
【図２】従来のパルス出力回路の構成を示す回路図であ
る。FIG. 2 is a circuit diagram showing a configuration of a conventional pulse output circuit.
１ トランジスタ ２ トランジスタ ３ トランジスタ ４ 抵抗器 ５ 抵抗器 ６ 抵抗器 ７ コンデンサ ８ 入力端子 ９ 入力端子 １０ 出力端子 １１ 電源 １２ 地気 １３ 地気 １４ 地気 1 Transistor 2 Transistor 3 Transistor 4 Resistor 5 Resistor 6 Resistor 7 Capacitor 8 Input terminal 9 Input terminal 10 Output terminal 11 Power supply 12 Geotech 13 Geotech 14 Geotech
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 文雄 東京都港区西新橋三丁目20番４号 日本電 気エンジニアリング株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Fumio Suzuki 3-20-4 Nishi-shinbashi, Minato-ku, Tokyo Inside Nippon Electric Engineering Co., Ltd.
Claims (1)
力端子に接続され、コレクタが電源に接続され、エミッ
タが出力端子および第２のトランジスタのコレクタに接
続され、第２のトランジスタのベースはコンデンサを介
して第２の入力端子に接続されるとともに第１の抵抗器
を介して第３のトランジスタのコレクタに接続され、第
２のトランジスタのエミッタは地気と接続され、第３の
トランジスタのコレクタは第２の抵抗器を介して電源に
接続されるとともに第３の抵抗器を介して第３のトラン
ジスタのベースに接続され、第３のトランジスタのエミ
ッタは地気と接続されることを特徴とするパルス出力回
路。1. The base of the first transistor is connected to the first input terminal, the collector is connected to the power supply, the emitter is connected to the output terminal and the collector of the second transistor, and the base of the second transistor is It is connected to the second input terminal via the capacitor and is also connected to the collector of the third transistor via the first resistor, the emitter of the second transistor is connected to the ground, and the The collector is connected to the power supply via the second resistor and is connected to the base of the third transistor via the third resistor, and the emitter of the third transistor is connected to the ground. Pulse output circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218096A JPH0541654A (en) | 1991-08-05 | 1991-08-05 | Pulse output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218096A JPH0541654A (en) | 1991-08-05 | 1991-08-05 | Pulse output circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541654A true JPH0541654A (en) | 1993-02-19 |
Family
ID=16714571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3218096A Pending JPH0541654A (en) | 1991-08-05 | 1991-08-05 | Pulse output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541654A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294926A (en) * | 1985-06-21 | 1986-12-25 | Hitachi Ltd | Output circuit |
-
1991
- 1991-08-05 JP JP3218096A patent/JPH0541654A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294926A (en) * | 1985-06-21 | 1986-12-25 | Hitachi Ltd | Output circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4906869A (en) | Output circuit having wide range frequency response characteristic | |
| JP3094465B2 (en) | Level conversion circuit | |
| JPH0154890B2 (en) | ||
| US5719529A (en) | Operational amplifier and digital signal transfer circuit | |
| US4287435A (en) | Complementary transistor inverting emitter follower circuit | |
| US5066876A (en) | Circuit for converting ecl level signals to mos level signals | |
| JPH11205047A (en) | Transimpedance amplifier for optical receiver | |
| US5103123A (en) | Phase detector having all NPN transistors | |
| JPH03227119A (en) | Ecl logic circuit | |
| US5120998A (en) | Source terminated transmission line driver | |
| JPH05335917A (en) | Transfer gate and dynamic frequency divider circuit using the same | |
| JPS58103230A (en) | switching circuit | |
| WO1995006977A1 (en) | Active impedance termination | |
| JP2821612B2 (en) | Output circuit | |
| US4798973A (en) | High frequency charge pump/integrator circuit | |
| JP3105650B2 (en) | Semiconductor integrated circuit device | |
| JPS6243367B2 (en) | ||
| JPH0193919A (en) | Level shifting circuit | |
| JPH0831786B2 (en) | Driver circuit | |
| JPH0319574A (en) | Synchronous signal separation device | |
| JPS62151022A (en) | Logic circuit | |
| JPH0537353A (en) | Differential amplifier | |
| JPH05299993A (en) | Power-on reset circuit | |
| JPS628880B2 (en) | ||
| JPH0353803B2 (en) |