JPH0541654A - パルス出力回路 - Google Patents
パルス出力回路Info
- Publication number
- JPH0541654A JPH0541654A JP3218096A JP21809691A JPH0541654A JP H0541654 A JPH0541654 A JP H0541654A JP 3218096 A JP3218096 A JP 3218096A JP 21809691 A JP21809691 A JP 21809691A JP H0541654 A JPH0541654 A JP H0541654A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- resistor
- emitter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 有信号時、特に信号電圧波形立ち下がり時だ
け電流を増やし、無信号時および信号電圧波形立ち上が
り時は電流を増やさない、すなわち消費電流の少ないパ
ルス出力回路を得る。 【構成】 トランジスタ１のベースが入力端子８に接続
され、コレクタが電源１１に接続され、エミッタが出力
端子１０およびトランジスタ２のコレクタに接続され、
トランジスタ２のベースはコンデンサ７を介して入力端
子９に接続されるとともに抵抗器４を介してトランジス
タ３のコレクタに接続され、トランジスタ２のエミッタ
は地気と接続され、さらにトランジスタ３のコレクタは
抵抗器６を介して電源１１と接続されるとともに抵抗器
５を介してトラタンジスタ３のベースに接続され、トラ
ンジスタ３のエミッタは地気に接続される。
け電流を増やし、無信号時および信号電圧波形立ち上が
り時は電流を増やさない、すなわち消費電流の少ないパ
ルス出力回路を得る。 【構成】 トランジスタ１のベースが入力端子８に接続
され、コレクタが電源１１に接続され、エミッタが出力
端子１０およびトランジスタ２のコレクタに接続され、
トランジスタ２のベースはコンデンサ７を介して入力端
子９に接続されるとともに抵抗器４を介してトランジス
タ３のコレクタに接続され、トランジスタ２のエミッタ
は地気と接続され、さらにトランジスタ３のコレクタは
抵抗器６を介して電源１１と接続されるとともに抵抗器
５を介してトラタンジスタ３のベースに接続され、トラ
ンジスタ３のエミッタは地気に接続される。
Description
【０００１】
【産業上の利用分野】本発明はパルス出力回路に係わ
り、特にディジタル信号のパルス出力回路に関するもの
である。
り、特にディジタル信号のパルス出力回路に関するもの
である。
【０００２】
【従来の技術】図２は従来より用いられているパルス出
力回路の構成を示す回路図である。同図において、トラ
ンジスタ１５のベースは入力端子１７に接続され、コレ
クタは電源１９に接続され、エミッタは出力端子１８に
接続されるとともに抵抗器１６を介して地気と接続され
ている。
力回路の構成を示す回路図である。同図において、トラ
ンジスタ１５のベースは入力端子１７に接続され、コレ
クタは電源１９に接続され、エミッタは出力端子１８に
接続されるとともに抵抗器１６を介して地気と接続され
ている。
【０００３】次に動作について説明する。入力端子１７
に入力されたディジタル信号はトランジスタ１５を介し
て出力端子１８に伝達される。出力端子１８には寄生容
量が付加するので、出力立ち上がり時はトランジスタ１
５により寄生容量に充電され、立ち下がり時は抵抗器１
６を介して放電される。したがって高周波動作時は、寄
生容量を放電するために抵抗器１４の抵抗値を充分小さ
くして放電電流を増やさなければならない。
に入力されたディジタル信号はトランジスタ１５を介し
て出力端子１８に伝達される。出力端子１８には寄生容
量が付加するので、出力立ち上がり時はトランジスタ１
５により寄生容量に充電され、立ち下がり時は抵抗器１
６を介して放電される。したがって高周波動作時は、寄
生容量を放電するために抵抗器１４の抵抗値を充分小さ
くして放電電流を増やさなければならない。
【０００４】
【発明が解決しようとする課題】しかしながら、前述し
た従来のパルス出力回路は、高周波動作時、寄生容量に
対する駆動能力を高めるために抵抗器１４の抵抗値を小
さくし、電流を増やさなければならない。したがって無
信号時にも電流が流れ、常時、電流が増えるという問題
があった。
た従来のパルス出力回路は、高周波動作時、寄生容量に
対する駆動能力を高めるために抵抗器１４の抵抗値を小
さくし、電流を増やさなければならない。したがって無
信号時にも電流が流れ、常時、電流が増えるという問題
があった。
【０００５】したがって本発明は、前述した従来の問題
に鑑みてなされたものであり、その目的は、有信号時、
特に信号電圧波形立ち下がり時だけ電流を増やし、無信
号時および信号電圧波形立ち上がり時は電流を増やさな
い。言い換えると、消費電流の少ないパルス出力回路を
提供することにある。
に鑑みてなされたものであり、その目的は、有信号時、
特に信号電圧波形立ち下がり時だけ電流を増やし、無信
号時および信号電圧波形立ち上がり時は電流を増やさな
い。言い換えると、消費電流の少ないパルス出力回路を
提供することにある。
【０００６】
【課題を解決するための手段】このような目的を達成す
るために本発明によるパルス出力回路は、第１のトラン
ジスタのベースが第１の入力端子に接続され、コレクタ
が電源に接続され、エミッタが出力端子および第２のト
ランジスタのコレクタに接続され、第２のトランジスタ
のベースはコンデンサを介して第２の入力端子に接続さ
れるとともに第１の抵抗器を介して第３のトランジスタ
のコレクタに接続され、第２のトランジスタのエミッタ
は地気と接続され、第３のトランジスタのコレクタは第
２の抵抗器を介して電源に接続されるとともに第３の抵
抗器を介して第３のトランジスタのベースに接続され、
第３のトランジスタのエミッタは地気と接続される構成
を有している。
るために本発明によるパルス出力回路は、第１のトラン
ジスタのベースが第１の入力端子に接続され、コレクタ
が電源に接続され、エミッタが出力端子および第２のト
ランジスタのコレクタに接続され、第２のトランジスタ
のベースはコンデンサを介して第２の入力端子に接続さ
れるとともに第１の抵抗器を介して第３のトランジスタ
のコレクタに接続され、第２のトランジスタのエミッタ
は地気と接続され、第３のトランジスタのコレクタは第
２の抵抗器を介して電源に接続されるとともに第３の抵
抗器を介して第３のトランジスタのベースに接続され、
第３のトランジスタのエミッタは地気と接続される構成
を有している。
【０００７】
【作用】本発明においては、有信号時、特に信号電圧波
形立ち下がり時だけ電流が増え、無信号時および信号電
圧波形立ち上がり時は電流が増えない。
形立ち下がり時だけ電流が増え、無信号時および信号電
圧波形立ち上がり時は電流が増えない。
【０００８】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１は本発明によるパルス出力回路の一実施
例による構成を示す回路図である。同図において、トラ
ンジスタ１のベースが入力端子８に接続され、コレクタ
が電源１１に接続され、エミッタが出力端子１０および
トランジスタ２のコレクタに接続され、トランジスタ２
のベースはコンデンサ７を介して入力端子９に接続され
るとともに抵抗器４を介してトランジスタ３のコレクタ
に接続され、トランジスタ２のエミッタは地気と接続さ
れ、さらにトランジスタ３のコレクタは抵抗器６を介し
て電源に１１に接続されるとともに抵抗器５を介してト
ランジスタ３のベースに接続され、トランジスタ３のエ
ミッタは地気と接続される。
説明する。図１は本発明によるパルス出力回路の一実施
例による構成を示す回路図である。同図において、トラ
ンジスタ１のベースが入力端子８に接続され、コレクタ
が電源１１に接続され、エミッタが出力端子１０および
トランジスタ２のコレクタに接続され、トランジスタ２
のベースはコンデンサ７を介して入力端子９に接続され
るとともに抵抗器４を介してトランジスタ３のコレクタ
に接続され、トランジスタ２のエミッタは地気と接続さ
れ、さらにトランジスタ３のコレクタは抵抗器６を介し
て電源に１１に接続されるとともに抵抗器５を介してト
ランジスタ３のベースに接続され、トランジスタ３のエ
ミッタは地気と接続される。
【０００９】次に動作について説明する。トランジスタ
２，３および抵抗器４，５，６はカレントミラー型電流
源を構成しており、トランジスタ１に一定電流を流して
いる。したがって入力電圧レベルに応じた安定な出力レ
ベルを得ることができる。入力端子８にディジタル信号
が入力すると、トランジスタ１を介して出力端子１０に
伝達される。入力端子９には、入力端子８と逆相のディ
ジタル信号を入力すると、コンデンサ７と抵抗器４とは
微分回路を構成しているために入力端子９の信号立ち上
がり時、トランジスタ２のベース電位が上がり、トラン
ジスタ２の電流が増加する。このとき、出力端子１０の
出力波形は立ち下がり状態にある。このため、出力端子
７に寄生容量が付加しても信号立ち下がり時、充分な放
電電流を流すことが可能である。また、出力端子１０の
出力波形が立ち上がり時および無信号時はトランジスタ
２のベース電位は下がり、トランジスタ２に流れる電流
は減少する。
２，３および抵抗器４，５，６はカレントミラー型電流
源を構成しており、トランジスタ１に一定電流を流して
いる。したがって入力電圧レベルに応じた安定な出力レ
ベルを得ることができる。入力端子８にディジタル信号
が入力すると、トランジスタ１を介して出力端子１０に
伝達される。入力端子９には、入力端子８と逆相のディ
ジタル信号を入力すると、コンデンサ７と抵抗器４とは
微分回路を構成しているために入力端子９の信号立ち上
がり時、トランジスタ２のベース電位が上がり、トラン
ジスタ２の電流が増加する。このとき、出力端子１０の
出力波形は立ち下がり状態にある。このため、出力端子
７に寄生容量が付加しても信号立ち下がり時、充分な放
電電流を流すことが可能である。また、出力端子１０の
出力波形が立ち上がり時および無信号時はトランジスタ
２のベース電位は下がり、トランジスタ２に流れる電流
は減少する。
【００１０】
【発明の効果】以上、説明したように本発明によるパル
ス出力回路は、正相信号と逆相信号とを用いることによ
り、出力波形立ち下がり時、寄生容量に対する放電電流
が増加し、無信号時および信号立ち上がり時は増加しな
い。すなわち低消費電流電流で安定な出力レベルを有す
る高周波動作を可能にするという極めて優れた効果が得
られる。
ス出力回路は、正相信号と逆相信号とを用いることによ
り、出力波形立ち下がり時、寄生容量に対する放電電流
が増加し、無信号時および信号立ち上がり時は増加しな
い。すなわち低消費電流電流で安定な出力レベルを有す
る高周波動作を可能にするという極めて優れた効果が得
られる。
【図１】本発明によるパルス出力回路の一実施例による
構成を示す回路図である。
構成を示す回路図である。
【図２】従来のパルス出力回路の構成を示す回路図であ
る。
る。
１ トランジスタ ２ トランジスタ ３ トランジスタ ４ 抵抗器 ５ 抵抗器 ６ 抵抗器 ７ コンデンサ ８ 入力端子 ９ 入力端子 １０ 出力端子 １１ 電源 １２ 地気 １３ 地気 １４ 地気
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 文雄 東京都港区西新橋三丁目20番４号 日本電 気エンジニアリング株式会社内
Claims (1)
- 【請求項１】 第１のトランジスタのベースが第１の入
力端子に接続され、コレクタが電源に接続され、エミッ
タが出力端子および第２のトランジスタのコレクタに接
続され、第２のトランジスタのベースはコンデンサを介
して第２の入力端子に接続されるとともに第１の抵抗器
を介して第３のトランジスタのコレクタに接続され、第
２のトランジスタのエミッタは地気と接続され、第３の
トランジスタのコレクタは第２の抵抗器を介して電源に
接続されるとともに第３の抵抗器を介して第３のトラン
ジスタのベースに接続され、第３のトランジスタのエミ
ッタは地気と接続されることを特徴とするパルス出力回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218096A JPH0541654A (ja) | 1991-08-05 | 1991-08-05 | パルス出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218096A JPH0541654A (ja) | 1991-08-05 | 1991-08-05 | パルス出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541654A true JPH0541654A (ja) | 1993-02-19 |
Family
ID=16714571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3218096A Pending JPH0541654A (ja) | 1991-08-05 | 1991-08-05 | パルス出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541654A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294926A (ja) * | 1985-06-21 | 1986-12-25 | Hitachi Ltd | 出力回路 |
-
1991
- 1991-08-05 JP JP3218096A patent/JPH0541654A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294926A (ja) * | 1985-06-21 | 1986-12-25 | Hitachi Ltd | 出力回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910009086B1 (ko) | 출력회로 | |
| JP3094465B2 (ja) | レベル変換回路 | |
| JPH0154890B2 (ja) | ||
| US5719529A (en) | Operational amplifier and digital signal transfer circuit | |
| US4287435A (en) | Complementary transistor inverting emitter follower circuit | |
| JPH0541654A (ja) | パルス出力回路 | |
| US5066876A (en) | Circuit for converting ecl level signals to mos level signals | |
| US5103123A (en) | Phase detector having all NPN transistors | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| US5120998A (en) | Source terminated transmission line driver | |
| JPH05335917A (ja) | トランスファーゲート及びこれを用いたダイナミック型分周回路 | |
| JPS58103230A (ja) | スイツチング回路 | |
| US6556092B1 (en) | Low consumption oscillator | |
| JP2821612B2 (ja) | 出力回路 | |
| US4798973A (en) | High frequency charge pump/integrator circuit | |
| JP3105650B2 (ja) | 半導体集積回路装置 | |
| JPS6243367B2 (ja) | ||
| JPH0193919A (ja) | レベルシフト回路 | |
| JPH0831786B2 (ja) | ドライバ回路 | |
| JPH0319574A (ja) | 同期信号分離装置 | |
| JPS62151022A (ja) | 論理回路 | |
| JPH05299993A (ja) | パワーオンリセット回路 | |
| JPS628880B2 (ja) | ||
| JPH0353803B2 (ja) | ||
| JPH0575360A (ja) | エミツタホロワ出力回路 |