JPH0541664A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0541664A JPH0541664A JP3197559A JP19755991A JPH0541664A JP H0541664 A JPH0541664 A JP H0541664A JP 3197559 A JP3197559 A JP 3197559A JP 19755991 A JP19755991 A JP 19755991A JP H0541664 A JPH0541664 A JP H0541664A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- frequency division
- divided data
- storage circuit
- data storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 ディジタル・チューニング・システムにおけ
る同調周波数の選択を容易にし、分周のＮ値等を設定す
るマイクロコンピュータ等の負担を軽減する周波数シン
セサイザを提供する。 【構成】 分周データ１０５は、所定のデータ線を介し
て分周データ記憶回路１に入力される。他方、所定の制
御信号１０４を介して、アドレス指定回路６から分周デ
ータの格納アドレスが出力されて、分周データ記憶回路
１に入力される。分周データ記憶回路１においては、前
記格納アドレスに対応する分周データが読出され、プロ
グラマブル・ディバイダ２に入力される。プログラマブ
ル・ディバイダ２においては、前記分周データに対応す
るＮ値が設定され、このＮ値により位相同期系における
同期動作を介して、出力信号１０２の周波数が設定さ
れ、任意の選局が行われる。
る同調周波数の選択を容易にし、分周のＮ値等を設定す
るマイクロコンピュータ等の負担を軽減する周波数シン
セサイザを提供する。 【構成】 分周データ１０５は、所定のデータ線を介し
て分周データ記憶回路１に入力される。他方、所定の制
御信号１０４を介して、アドレス指定回路６から分周デ
ータの格納アドレスが出力されて、分周データ記憶回路
１に入力される。分周データ記憶回路１においては、前
記格納アドレスに対応する分周データが読出され、プロ
グラマブル・ディバイダ２に入力される。プログラマブ
ル・ディバイダ２においては、前記分周データに対応す
るＮ値が設定され、このＮ値により位相同期系における
同期動作を介して、出力信号１０２の周波数が設定さ
れ、任意の選局が行われる。
Description
【０００１】
【産業上の利用分野】本発明は周波数シンセサイザに関
する。
する。
【０００２】
【従来の技術】一般に、周波数シンセサイザは、ラジオ
等のディジタル・チューニング・システムにおいて使用
され、同調周波数が正確であり、また自動選局が容易で
ある等の特長があることは良く知られているところであ
る。
等のディジタル・チューニング・システムにおいて使用
され、同調周波数が正確であり、また自動選局が容易で
ある等の特長があることは良く知られているところであ
る。
【０００３】従来の、この種の周波数シンセサイザの一
例を図２に示す。図２に示されるように、本従来例は、
プログラマブル・ディバイダ２、位相比較器３、低域フ
ィルタ４および電圧制御発振器５により構成されてい
る。
例を図２に示す。図２に示されるように、本従来例は、
プログラマブル・ディバイダ２、位相比較器３、低域フ
ィルタ４および電圧制御発振器５により構成されてい
る。
【０００４】図２において、周波数がｆr の入力信号１
０１は、位相比較器３においてプログラマブル・ディバ
イダ２より出力される信号１０３と位相比較され、その
位相差に対応する位相誤差信号は低域フィルタ４を経由
して電圧制御発振器５に入力される。電圧制御発振器５
は、低域フィルタ４から出力される電圧により発振周波
数を制御される発振器であり、その発振出力信号は、周
波数ｆo の本周波数シンセサイザの出力信号１０２とし
て出力されるとともに、プログラマブル・ディバイダ２
に対して入力される。プログラマブル・ディバイダ２
は、入力される信号の周波数をＮ（正整数）分周する機
能を有しており、従って、プログラマブル・ディバイダ
２においては、出力信号１０２の周波数ｆo はＮ分周さ
れて、周波数ｆv （＝ｆo ／Ｎ）の信号１０３として出
力され、前述の位相比較器３に入力される。即ち、図２
に示される周波数シンセサイザは、位相同期系を形成し
ており、定常状態においては、信号１０３の周波数ｆv
は、入力信号１０１の周波数ｆr に等しい周波数とな
る。即ちｆv ＝ｆr となる。従って、出力信号１０２の
周波数はｆo は、ｆo ＝Ｎ・ｆr となる。
０１は、位相比較器３においてプログラマブル・ディバ
イダ２より出力される信号１０３と位相比較され、その
位相差に対応する位相誤差信号は低域フィルタ４を経由
して電圧制御発振器５に入力される。電圧制御発振器５
は、低域フィルタ４から出力される電圧により発振周波
数を制御される発振器であり、その発振出力信号は、周
波数ｆo の本周波数シンセサイザの出力信号１０２とし
て出力されるとともに、プログラマブル・ディバイダ２
に対して入力される。プログラマブル・ディバイダ２
は、入力される信号の周波数をＮ（正整数）分周する機
能を有しており、従って、プログラマブル・ディバイダ
２においては、出力信号１０２の周波数ｆo はＮ分周さ
れて、周波数ｆv （＝ｆo ／Ｎ）の信号１０３として出
力され、前述の位相比較器３に入力される。即ち、図２
に示される周波数シンセサイザは、位相同期系を形成し
ており、定常状態においては、信号１０３の周波数ｆv
は、入力信号１０１の周波数ｆr に等しい周波数とな
る。即ちｆv ＝ｆr となる。従って、出力信号１０２の
周波数はｆo は、ｆo ＝Ｎ・ｆr となる。
【０００５】このようにして、ラジオ等の受信機におけ
る選局は、電圧制御発振器５から出力される出力信号１
０２の周波数を介して局部発振周波数を生成し、前記Ｎ
の値（Ｎ値と云う）を変えることにより行われる。
る選局は、電圧制御発振器５から出力される出力信号１
０２の周波数を介して局部発振周波数を生成し、前記Ｎ
の値（Ｎ値と云う）を変えることにより行われる。
【０００６】
【発明が解決しようとする課題】上述した従来の周波数
シンセサイザには、プログラマブル・ディバイダが１個
しか設けられていないために、デジタル・チューニング
・システムにおいて、現在受信している周波数から別の
周波数に同調させる場合には、例えば、マイクロコンピ
ュータにおいてチャネル情報からＮ値を計算し、周波数
シンセサイザのプログラマブル・ディバイダに対して、
シリアル通信等を用いて当該Ｎ値を転送するというよう
な処理作用が必要となり、また、欧州において実用され
ているＲＤＳ（ＲＡＤＩＯ ＤＡＴＡ ＳＹＳＴＥＭ）
におけるように、自動的に次々と周波数を変更してゆく
ようなシステムの場合、または、過去において同調した
周波数に再度同調させる可能性の高いシステムの場合等
においては、デジタル・チューニング・システムにおけ
るマイクロコンピュータに対する負担が過重になるとい
う欠点がある。
シンセサイザには、プログラマブル・ディバイダが１個
しか設けられていないために、デジタル・チューニング
・システムにおいて、現在受信している周波数から別の
周波数に同調させる場合には、例えば、マイクロコンピ
ュータにおいてチャネル情報からＮ値を計算し、周波数
シンセサイザのプログラマブル・ディバイダに対して、
シリアル通信等を用いて当該Ｎ値を転送するというよう
な処理作用が必要となり、また、欧州において実用され
ているＲＤＳ（ＲＡＤＩＯ ＤＡＴＡ ＳＹＳＴＥＭ）
におけるように、自動的に次々と周波数を変更してゆく
ようなシステムの場合、または、過去において同調した
周波数に再度同調させる可能性の高いシステムの場合等
においては、デジタル・チューニング・システムにおけ
るマイクロコンピュータに対する負担が過重になるとい
う欠点がある。
【０００７】
【課題を解決するための手段】本発明の周波数シンセサ
イザは、位相比較器、低域フィルタ、電圧制御発振器お
よび周波数分周機能を有するプログラマブル・ディバイ
ダを含む位相同期系を備えて形成され、前記電圧制御発
振器より所定周波数の信号を出力する周波数シンセサイ
ザにおいて、外部から入力される複数の分周データを格
納し、所定の制御信号を介して前記分周データを選択し
て出力して、前記プログラマブル・ディバイダにおける
分周値を設定する分周値設定手段を備えて構成される。
イザは、位相比較器、低域フィルタ、電圧制御発振器お
よび周波数分周機能を有するプログラマブル・ディバイ
ダを含む位相同期系を備えて形成され、前記電圧制御発
振器より所定周波数の信号を出力する周波数シンセサイ
ザにおいて、外部から入力される複数の分周データを格
納し、所定の制御信号を介して前記分周データを選択し
て出力して、前記プログラマブル・ディバイダにおける
分周値を設定する分周値設定手段を備えて構成される。
【０００８】なお、前記分周値設定手段は、外部から入
力される前記複数の分周データを格納する分周データ記
憶回路と、前記制御信号を介して、前記分周データ記憶
回路に格納されている複数の分周データのアドレスの
内、選択対象のアドレスを指定するアドレス指定回路
と、を備えて構成してもよい。
力される前記複数の分周データを格納する分周データ記
憶回路と、前記制御信号を介して、前記分周データ記憶
回路に格納されている複数の分周データのアドレスの
内、選択対象のアドレスを指定するアドレス指定回路
と、を備えて構成してもよい。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の一実施例を示すブロック図
である。図１に示されるように、本実施例は、外部から
入力される複数の分周データを記憶することのできる分
周データ記憶回路１と、入力される信号の周波数をＮ分
周するブログラマブル・ディバイダ２と、位相比較器３
と、低域フィルタ４と、電圧制御発振器５と、アドレス
指定回路６とを備えて構成される。
である。図１に示されるように、本実施例は、外部から
入力される複数の分周データを記憶することのできる分
周データ記憶回路１と、入力される信号の周波数をＮ分
周するブログラマブル・ディバイダ２と、位相比較器３
と、低域フィルタ４と、電圧制御発振器５と、アドレス
指定回路６とを備えて構成される。
【００１１】図１において、位相比較器３、低域フィル
タ４、電圧制御発振器５およびプログラマブル・ディバ
イダ２を含む位相同期系の動作については、前述の従来
例の場合と同様であるが、本発明の特徴としては、前記
位相同期系の出力信号１０２の周波数を変化させる手段
として、新たに、外部から入力される分周データを格納
する分周データ記憶回路１と、この分周データ記憶回路
１に格納されている分周データのアドレスを指定するア
ドレス指定回路６とが設けられている。
タ４、電圧制御発振器５およびプログラマブル・ディバ
イダ２を含む位相同期系の動作については、前述の従来
例の場合と同様であるが、本発明の特徴としては、前記
位相同期系の出力信号１０２の周波数を変化させる手段
として、新たに、外部から入力される分周データを格納
する分周データ記憶回路１と、この分周データ記憶回路
１に格納されている分周データのアドレスを指定するア
ドレス指定回路６とが設けられている。
【００１２】先ず、マイクロコンピュータ等により生成
される分周データ１０５は、所定のデータ線を介して分
周データ記憶回路１に入力される。他方、所定の制御信
号１０４を介して、アドレス指定回路６よりは、周波数
選定に関連して指定される分周データの格納アドレスが
出力されて、分周データ記憶回路１に入力される。分周
データ記憶回路１においては、指定される前記格納アド
レスに対応する分周データが読出され、プログラマブル
・ディバイダ２に入力される。プログラマブル・ディバ
イダ２においては、分周データ記憶回路１から入力され
る前記分周データに対応するＮ値が設定され、このＮ値
により前記位相同期系における同期動作を介して、従来
例の場合と同様に、出力信号１０２の周波数が設定さ
れ、任意の選局が行われる。
される分周データ１０５は、所定のデータ線を介して分
周データ記憶回路１に入力される。他方、所定の制御信
号１０４を介して、アドレス指定回路６よりは、周波数
選定に関連して指定される分周データの格納アドレスが
出力されて、分周データ記憶回路１に入力される。分周
データ記憶回路１においては、指定される前記格納アド
レスに対応する分周データが読出され、プログラマブル
・ディバイダ２に入力される。プログラマブル・ディバ
イダ２においては、分周データ記憶回路１から入力され
る前記分周データに対応するＮ値が設定され、このＮ値
により前記位相同期系における同期動作を介して、従来
例の場合と同様に、出力信号１０２の周波数が設定さ
れ、任意の選局が行われる。
【００１３】この場合において、分周データ記憶回路１
に対する分周データの格納動作は、分周データ記憶回路
１からプログラマブル・ディバイダ２に対して、分周デ
ータを出力するタイミングとは全く非同期にて連続的に
行われる。また、プログラマブル・ディバイダ２に出力
される分周データの変更は、アドレス指定回路６の指定
アドレス値を、外部より入力される制御信号１０４によ
り制御する方法、または自動的にインクリメントまたは
ディクリメントすることにより行われ、これにより、新
たに設定されたアドレスの分周データが、ブログラマブ
ル・ディバイダ２に出力される。
に対する分周データの格納動作は、分周データ記憶回路
１からプログラマブル・ディバイダ２に対して、分周デ
ータを出力するタイミングとは全く非同期にて連続的に
行われる。また、プログラマブル・ディバイダ２に出力
される分周データの変更は、アドレス指定回路６の指定
アドレス値を、外部より入力される制御信号１０４によ
り制御する方法、または自動的にインクリメントまたは
ディクリメントすることにより行われ、これにより、新
たに設定されたアドレスの分周データが、ブログラマブ
ル・ディバイダ２に出力される。
【００１４】上述した周波数シンセサイザを用いてラジ
オ等の受信機における選局を行う場合には、同調させよ
うとする周波数Ａの分周データを生成して分周データ記
憶回路１に格納し、アドレス指定回路６を介して対応す
る分周データの格納アドレスを指定する。これにより、
ブログラマブル・ディバイダ２に対しては、前記周波数
Ａの分周データが出力され、この分周データに従って位
相同期系が定常状態となり、この結果、出力信号１０２
の周波数は前記周波数Ａとして出力され、所望の選局が
行われる。そして、それ以外に更に同調させる予定の周
波数がある場合には、予め該当する分周データを生成し
て、分周データ記憶回路１に格納しておけば、同調周波
数の変更は、分周データ記憶回路１における指定アドレ
ス値を変更するのみで行うことが可能となり、分周デー
タを毎回生成する必要がなく、チューニング動作を容易
に行うことができる。
オ等の受信機における選局を行う場合には、同調させよ
うとする周波数Ａの分周データを生成して分周データ記
憶回路１に格納し、アドレス指定回路６を介して対応す
る分周データの格納アドレスを指定する。これにより、
ブログラマブル・ディバイダ２に対しては、前記周波数
Ａの分周データが出力され、この分周データに従って位
相同期系が定常状態となり、この結果、出力信号１０２
の周波数は前記周波数Ａとして出力され、所望の選局が
行われる。そして、それ以外に更に同調させる予定の周
波数がある場合には、予め該当する分周データを生成し
て、分周データ記憶回路１に格納しておけば、同調周波
数の変更は、分周データ記憶回路１における指定アドレ
ス値を変更するのみで行うことが可能となり、分周デー
タを毎回生成する必要がなく、チューニング動作を容易
に行うことができる。
【００１５】
【発明の効果】以上説明したように、本発明は、選局に
対応する分周データを予め分周データ記憶回路に格納し
ておき、所定の外部からの制御信号により、アドレス指
定回路を介して前記分周データを読出し、プログラマブ
ル・ディバイダのＮ値の選択を制御することにより、設
定することにより、ディジタル・チューニング・システ
ムにおける同調周波数の選択が容易となり、分周データ
の生成を行うマイクロコピュータ等における負担を軽減
することができるという効果がある。
対応する分周データを予め分周データ記憶回路に格納し
ておき、所定の外部からの制御信号により、アドレス指
定回路を介して前記分周データを読出し、プログラマブ
ル・ディバイダのＮ値の選択を制御することにより、設
定することにより、ディジタル・チューニング・システ
ムにおける同調周波数の選択が容易となり、分周データ
の生成を行うマイクロコピュータ等における負担を軽減
することができるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例を示すブロック図である。
１ 分周データ記憶回路 ２ プログラマブル・ディバイダ ３ 位相比較器 ４ 低域フィルタ ５ 電圧制御発振器 ６ アドレス指定回路
Claims (2)
- 【請求項１】 位相比較器、低域フィルタ、電圧制御発
振器および周波数分周機能を有するプログラマブル・デ
ィバイダを含む位相同期系を備えて形成され、前記電圧
制御発振器より所定周波数の信号を出力する周波数シン
セサイザにおいて、 外部から入力される複数の分周データを格納し、所定の
制御信号を介して前記分周データを選択して出力して、
前記プログラマブル・ディバイダにおける分周値を設定
する分周値設定手段を備えることを特徴とする周波数シ
ンセサイザ。 - 【請求項２】 前記分周値設定手段が、外部から入力さ
れる前記複数の分周データを格納する分周データ記憶回
路と、 前記制御信号を介して、前記分周データ記憶回路に格納
されている複数の分周データのアドレスの内、選択対象
のアドレスを指定するアドレス指定回路と、 を備える請求項１記載の周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3197559A JPH0541664A (ja) | 1991-08-07 | 1991-08-07 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3197559A JPH0541664A (ja) | 1991-08-07 | 1991-08-07 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541664A true JPH0541664A (ja) | 1993-02-19 |
Family
ID=16376513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3197559A Pending JPH0541664A (ja) | 1991-08-07 | 1991-08-07 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541664A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008056581A1 (en) | 2006-11-08 | 2008-05-15 | Nihon Dempa Kogyo Co., Ltd. | Synthesizer module |
| WO2010073595A1 (ja) * | 2008-12-22 | 2010-07-01 | 三井化学株式会社 | 難燃性ポリアミド組成物 |
-
1991
- 1991-08-07 JP JP3197559A patent/JPH0541664A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008056581A1 (en) | 2006-11-08 | 2008-05-15 | Nihon Dempa Kogyo Co., Ltd. | Synthesizer module |
| US7825702B2 (en) | 2006-11-08 | 2010-11-02 | Nihon Dempa Kogyo Co., Ltd | Synthesizer module |
| WO2010073595A1 (ja) * | 2008-12-22 | 2010-07-01 | 三井化学株式会社 | 難燃性ポリアミド組成物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140284A (en) | Broad band frequency synthesizer for quick frequency retuning | |
| US4546330A (en) | Phase-locked loop circuit | |
| US5694089A (en) | Fast frequency switching synthesizer | |
| US5008629A (en) | Frequency synthesizer | |
| EP0682413B1 (en) | PLL frequency synthesizer | |
| US4817199A (en) | Phase locked loop having reduced response time | |
| US4180783A (en) | Phase lock loop data timing recovery circuit | |
| US4048570A (en) | Multiple-band digital frequency synthesizer receiver | |
| JPS627728B2 (ja) | ||
| EP0471502A1 (en) | Phase locked loop circuit and semiconductor integrated circuit using the phase locked loop circuit | |
| US4442413A (en) | Television receiver phase locked loop tuning arrangement | |
| US6469583B1 (en) | PLL control circuit for digital oscillation frequency control and control method adopted in the same | |
| JP2738488B2 (ja) | 分周器同期回路 | |
| US5075638A (en) | Standby system for a frequency synthesizer | |
| JPS6123697B2 (ja) | ||
| GB2236922A (en) | Frequency synthesisers | |
| US7221726B2 (en) | Arrangement for generating a decoder clock signal | |
| US6961399B2 (en) | Phase locked loop including control circuit for reducing lock-time | |
| JPS63287113A (ja) | 位相同期ル−プ用集積回路 | |
| JPH04266221A (ja) | 位相同期回路 | |
| US5406229A (en) | Phase locked loop frequency synthesizer with fast frequency switching | |
| JPH0733467Y2 (ja) | ディジタル位相同期ループ回路 | |
| JP3037147B2 (ja) | Ｐｌｌ型周波数シンセサイザ | |
| JPH0737388Y2 (ja) | 通信機器のチャンネル設定装置 | |
| JPS6126732B2 (ja) |