JPH0542158B2 - - Google Patents
Info
- Publication number
- JPH0542158B2 JPH0542158B2 JP2936286A JP2936286A JPH0542158B2 JP H0542158 B2 JPH0542158 B2 JP H0542158B2 JP 2936286 A JP2936286 A JP 2936286A JP 2936286 A JP2936286 A JP 2936286A JP H0542158 B2 JPH0542158 B2 JP H0542158B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer
- multilayer
- printed wiring
- wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 14
- 230000002209 hydrophobic effect Effects 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000003054 catalyst Substances 0.000 claims description 7
- 238000005553 drilling Methods 0.000 claims description 6
- 238000007772 electroless plating Methods 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 230000003197 catalytic effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 47
- 239000004020 conductor Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical group FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PYVHTIWHNXTVPF-UHFFFAOYSA-N F.F.F.F.C=C Chemical compound F.F.F.F.C=C PYVHTIWHNXTVPF-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層印刷配線板およびその製造方法に
関し、特にスルホール導体層が分割して設けたス
ルホールを一部に有する高密度多層印刷配線板に
関する。
関し、特にスルホール導体層が分割して設けたス
ルホールを一部に有する高密度多層印刷配線板に
関する。
従来の印刷配線板は、部品挿入用の孔形成は勿
論、経由孔（バイア・ホール）形成も貫通孔を穿
設させて無電解めつき等の手段により孔壁に導体
層を設けるのが一般的である。
論、経由孔（バイア・ホール）形成も貫通孔を穿
設させて無電解めつき等の手段により孔壁に導体
層を設けるのが一般的である。
また、多層印刷配線板（以後多層板と略称）の
高多層化に伴ない一部の内層に埋込み経由孔（イ
ンナーレイヤーバイア・ホール）を設ける設計も
採用されつつある。
高多層化に伴ない一部の内層に埋込み経由孔（イ
ンナーレイヤーバイア・ホール）を設ける設計も
採用されつつある。
近年、電子機器の性能上および経済上のニーズ
から実装の高密度化の試みがなされている。この
ためIC，LSI等の電子デバイスの高集積化、高速
化が進められていることは勿論、これらを実装す
る印刷配線板についても高密度化が進められてい
る。
から実装の高密度化の試みがなされている。この
ためIC，LSI等の電子デバイスの高集積化、高速
化が進められていることは勿論、これらを実装す
る印刷配線板についても高密度化が進められてい
る。
印刷配線板の高密度化のために２つの試みが設
計的になされている。すなわち、その第１の試み
は導体層数を増加させる高多層化の試みであり、
第２の試みは格子パターン間に多くの配線を通す
ことである。しかし、第１の試みでは層間の導体
層を接続するバイア・ホールの増加になる。特に
このバイア・ホールを印刷配線板に第２図のよう
にバイア・ホール５を貫通孔として設けた場合に
は、前述の第２の試みの配線性が著しく阻害され
る。そのためバイア・ホール５を小径化すること
で対応しているが、高多層化に伴つて板厚も増加
し、板厚／孔径の比（アスペクト比）が増加し、
印刷配線板の製造性を著しく阻害している。ま
た、超高密度化が必要な分野では10層以上の多層
化を図り、内層にバイア・ホールを設けたいわゆ
る埋め込みバイバ・ホールが採用されているが、
性能的には満足しても経済的にみると全てのニー
ズを満足するものではなかつた。
計的になされている。すなわち、その第１の試み
は導体層数を増加させる高多層化の試みであり、
第２の試みは格子パターン間に多くの配線を通す
ことである。しかし、第１の試みでは層間の導体
層を接続するバイア・ホールの増加になる。特に
このバイア・ホールを印刷配線板に第２図のよう
にバイア・ホール５を貫通孔として設けた場合に
は、前述の第２の試みの配線性が著しく阻害され
る。そのためバイア・ホール５を小径化すること
で対応しているが、高多層化に伴つて板厚も増加
し、板厚／孔径の比（アスペクト比）が増加し、
印刷配線板の製造性を著しく阻害している。ま
た、超高密度化が必要な分野では10層以上の多層
化を図り、内層にバイア・ホールを設けたいわゆ
る埋め込みバイバ・ホールが採用されているが、
性能的には満足しても経済的にみると全てのニー
ズを満足するものではなかつた。
また、多層板でも特に、オフイス・オートメー
シヨン機器（OA機器）等で需要の増大が予測さ
れる５〜10層の多層板において前述の問題を解決
する必要が生じている。
シヨン機器（OA機器）等で需要の増大が予測さ
れる５〜10層の多層板において前述の問題を解決
する必要が生じている。
このための一つの試みとして“メイキング
100000サーキツトフイツトホエアアツトモスト
6000フイツトビフオア（Making100000 Circuits
fit where at most 6000 fit before；
Electronic，August2，1979年）”第３図Ｃに示
すブラインド・バイア・ホール，すなわち非貫通
孔によつて配線の収容性を向上させている。
100000サーキツトフイツトホエアアツトモスト
6000フイツトビフオア（Making100000 Circuits
fit where at most 6000 fit before；
Electronic，August2，1979年）”第３図Ｃに示
すブラインド・バイア・ホール，すなわち非貫通
孔によつて配線の収容性を向上させている。
しかし製造上から考慮すると“レーザーインエ
レクトロニクス（Lasers in Electronics；
Circuit Manufacturing，July，1981年）”ある
いは、“カツパープレーテイングアドレストマル
チレイヤーボート（Copper Plating Advanced
Mutltilayer Boards；IPC，1976年Fall
Meeting）”で紹介されているように、レーザま
たはドリルによつて第３図Ａの如き多層板１に第
３図Ｃのようにブラインド・バイヤ・ホール５−
１，５−２を片面ずつ穿設するという非能率が伴
なう。
レクトロニクス（Lasers in Electronics；
Circuit Manufacturing，July，1981年）”ある
いは、“カツパープレーテイングアドレストマル
チレイヤーボート（Copper Plating Advanced
Mutltilayer Boards；IPC，1976年Fall
Meeting）”で紹介されているように、レーザま
たはドリルによつて第３図Ａの如き多層板１に第
３図Ｃのようにブラインド・バイヤ・ホール５−
１，５−２を片面ずつ穿設するという非能率が伴
なう。
さらにレーザによる穿設では第３図Ｂのように
多層板１のバイア・ホールが穿設されるべき位置
Ｐ−２の最外層の銅箔をエツチング除去した後、
バイア・ホールを穿設するので工程が増える欠点
がある。
多層板１のバイア・ホールが穿設されるべき位置
Ｐ−２の最外層の銅箔をエツチング除去した後、
バイア・ホールを穿設するので工程が増える欠点
がある。
またバイア・ホールを穿設した後、その内壁を
含む全面に無電解めつきで導体層を形成するが、
第３図Ｄの最外層の絶縁層間１ａ−１，１ａ−２
が厚い場合、均一な導体層の形成が難しく信頼性
上好ましくない。
含む全面に無電解めつきで導体層を形成するが、
第３図Ｄの最外層の絶縁層間１ａ−１，１ａ−２
が厚い場合、均一な導体層の形成が難しく信頼性
上好ましくない。
本発明の目的は、このような従来多層板の製造
上の欠点を解消した多層印刷配線およびその製造
方法を提供することにある。
上の欠点を解消した多層印刷配線およびその製造
方法を提供することにある。
本考案によれば、予め導体回路パターンを表裏
両面に設けた絶縁基板の１組をそれぞれ最外側に
配置し、その内側にプリプレグ層を配置し、更に
その内側に予め多層印刷配線板の表裏導通用の貫
通孔の位置に、その貫通孔の直径より大なる同心
円にくり抜いた孔部を設けた疎水性を有する絶縁
フイルムを配置し、加熱加圧して、前記疎水性を
有する絶縁フイルムのくり抜き孔部を前記プリプ
レグ層から流出した樹脂で充填し多層化基板を形
成する工程と、 前記多層化基板に前記表裏導通用の貫通孔と、
内層回路パターン接続用の貫通孔を穿設する工程
と、 前記多層化基板を無電解めつきに触媒作用をも
つ液に浸漬して触媒活性化する工程と、 前記多層化基板の表裏両面に、前記貫通孔の位
置に一定の逃げを設けて所望の部分に絶縁性を有
する永久マスク層を被着形成する工程と、 前記多層化基板を無電解めつきし、表裏両面の
永久マスク層から露出している部分と表裏導通用
貫通孔内壁と、内層回路パターン接続用貫通孔内
壁の疎水性フイルムの露出壁面を除く内壁に導体
層を形成する工程とを有することを特徴とする多
層印刷配線板の製造方法が得られる。
両面に設けた絶縁基板の１組をそれぞれ最外側に
配置し、その内側にプリプレグ層を配置し、更に
その内側に予め多層印刷配線板の表裏導通用の貫
通孔の位置に、その貫通孔の直径より大なる同心
円にくり抜いた孔部を設けた疎水性を有する絶縁
フイルムを配置し、加熱加圧して、前記疎水性を
有する絶縁フイルムのくり抜き孔部を前記プリプ
レグ層から流出した樹脂で充填し多層化基板を形
成する工程と、 前記多層化基板に前記表裏導通用の貫通孔と、
内層回路パターン接続用の貫通孔を穿設する工程
と、 前記多層化基板を無電解めつきに触媒作用をも
つ液に浸漬して触媒活性化する工程と、 前記多層化基板の表裏両面に、前記貫通孔の位
置に一定の逃げを設けて所望の部分に絶縁性を有
する永久マスク層を被着形成する工程と、 前記多層化基板を無電解めつきし、表裏両面の
永久マスク層から露出している部分と表裏導通用
貫通孔内壁と、内層回路パターン接続用貫通孔内
壁の疎水性フイルムの露出壁面を除く内壁に導体
層を形成する工程とを有することを特徴とする多
層印刷配線板の製造方法が得られる。
以下、本発明の一実施例を図面で説明する。
第１図Ｆは本実施例によつて得られる多層板
で、バイア・ホール（貫通孔）５内は、ガラス布
基材エポキシ樹脂等の絶縁基板１ａ−１，１ａ−
２およびプリプレグ層１ｂが、疎水性を有する絶
縁フイルム（例えば四フツ化エチレン樹脂フイル
ム等）３により上下に分離され、導体層がリング
状に除去して分離した導体層７−１，７−２を有
する構造となる。
で、バイア・ホール（貫通孔）５内は、ガラス布
基材エポキシ樹脂等の絶縁基板１ａ−１，１ａ−
２およびプリプレグ層１ｂが、疎水性を有する絶
縁フイルム（例えば四フツ化エチレン樹脂フイル
ム等）３により上下に分離され、導体層がリング
状に除去して分離した導体層７−１，７−２を有
する構造となる。
次に本発明多層板の製造方法を第１図Ａ〜Ｆを
参照して詳細に説明する。
参照して詳細に説明する。
第１図Ａは積層構成を示し、ガラス布基材エポ
キシ樹脂積層板１ａ−１，１ａ−２の表裏両面に
公知の印刷・エツチング法により所望する回路パ
ターンを形成した多層板の１−２層（１ａ−１）
と３−４層（１ａ−２）を最外側に配し、その内
側にプリプレグ層１ｂ−１，１ｂ−２を配し、さ
らにその内側に多層板の部品挿入用の孔６が穿設
されるべき位置にＰ−１に部品挿入用の孔６の直
径より大きい同心円にくり抜いた孔を設けた疎水
性を有する四フツ化エチレン樹脂フイルム３を組
合せ、加熱・加圧して一体化成型し、多層化積層
板１を得る（第１図Ｂ）。
キシ樹脂積層板１ａ−１，１ａ−２の表裏両面に
公知の印刷・エツチング法により所望する回路パ
ターンを形成した多層板の１−２層（１ａ−１）
と３−４層（１ａ−２）を最外側に配し、その内
側にプリプレグ層１ｂ−１，１ｂ−２を配し、さ
らにその内側に多層板の部品挿入用の孔６が穿設
されるべき位置にＰ−１に部品挿入用の孔６の直
径より大きい同心円にくり抜いた孔を設けた疎水
性を有する四フツ化エチレン樹脂フイルム３を組
合せ、加熱・加圧して一体化成型し、多層化積層
板１を得る（第１図Ｂ）。
次に、部品挿入用の貫通孔６および内層接続す
る貫通孔５をドリルにより穿設する（第１図Ｃ）。
る貫通孔５をドリルにより穿設する（第１図Ｃ）。
次に貫通孔５および６を導体化するためにパラ
ジウムなどの触媒を貫通孔５および６の内壁と多
層化積層板１の表面に吸着させ触媒層１０を形成
するが、貫通孔５の内壁の四フツ化エチレン樹脂
フイルム端面のみ疎水性のため触媒層１０は形成
されない（第１図Ｄ）。
ジウムなどの触媒を貫通孔５および６の内壁と多
層化積層板１の表面に吸着させ触媒層１０を形成
するが、貫通孔５の内壁の四フツ化エチレン樹脂
フイルム端面のみ疎水性のため触媒層１０は形成
されない（第１図Ｄ）。
次に積層板１の表面に不必要な導体層が形成さ
れないように、絶縁性と耐薬品性とを有する永久
マスク層４を所望部分に被着形成する（第１図
Ｅ）。
れないように、絶縁性と耐薬品性とを有する永久
マスク層４を所望部分に被着形成する（第１図
Ｅ）。
次に、全面に無電解銅めつきを施すと露出した
導体層上および貫通孔５，６の内壁の触媒層１０
に銅めつき導体層７が形成され、特に貫通孔５で
は、四フツ化エチレン樹脂フイルム３により銅め
つき導体層７が１−２層を接続する導体層７−１
と３−４を接続する７−２に離間した本発明の多
層プリント配線板が得られる（第１図Ｆ）。
導体層上および貫通孔５，６の内壁の触媒層１０
に銅めつき導体層７が形成され、特に貫通孔５で
は、四フツ化エチレン樹脂フイルム３により銅め
つき導体層７が１−２層を接続する導体層７−１
と３−４を接続する７−２に離間した本発明の多
層プリント配線板が得られる（第１図Ｆ）。
以上説明したように、本発明により、レーザ等
の特殊な手段、あるいは一面ずつ非貫通孔を穿設
する非量産的な従来手段によらず孔を穿設できる
ので生産性が著しく向上する。さらに内層接続の
信頼性の向上が図れ、配線収容性が著しく向上し
た高密度な多層印刷配線が得られる効果がある。
の特殊な手段、あるいは一面ずつ非貫通孔を穿設
する非量産的な従来手段によらず孔を穿設できる
ので生産性が著しく向上する。さらに内層接続の
信頼性の向上が図れ、配線収容性が著しく向上し
た高密度な多層印刷配線が得られる効果がある。
第１図Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆは本発明の位置
実施例を工程順に示す断面図、第２図は従来例の
一つの断面図、第３図Ａ，Ｂ，Ｃ，Ｄは従来例の
他の一つを工程順に示す断面図である。 １……多層化積層板、１ａ−１……１−２層を
形成する積層板、１ａ−２……３−４層を形成す
る積層板、１ｂ，１ｂ−１，１ｂ−２……プリプ
レグ層、２−１〜２−４……１〜４層の導体パタ
ーン、３……疎水性を有する絶縁フイルム、４…
…永久マスク層、５，６……貫通孔、５−１，５
−２……１−２層，５−６層間を接続するブライ
ンド・バイア・ホール、７，７−１，７−２……
無電解銅めつきによる銅めつき導体層、１０……
触媒層、Ｐ−１……部品挿入用の貫通孔の穿設さ
れる位置、Ｐ−２……バイアホールが穿設される
位置。
実施例を工程順に示す断面図、第２図は従来例の
一つの断面図、第３図Ａ，Ｂ，Ｃ，Ｄは従来例の
他の一つを工程順に示す断面図である。 １……多層化積層板、１ａ−１……１−２層を
形成する積層板、１ａ−２……３−４層を形成す
る積層板、１ｂ，１ｂ−１，１ｂ−２……プリプ
レグ層、２−１〜２−４……１〜４層の導体パタ
ーン、３……疎水性を有する絶縁フイルム、４…
…永久マスク層、５，６……貫通孔、５−１，５
−２……１−２層，５−６層間を接続するブライ
ンド・バイア・ホール、７，７−１，７−２……
無電解銅めつきによる銅めつき導体層、１０……
触媒層、Ｐ−１……部品挿入用の貫通孔の穿設さ
れる位置、Ｐ−２……バイアホールが穿設される
位置。
Claims (1)
- 【特許請求の範囲】 １ 予め導体回路パターンを表裏両面に設けた絶
縁基板の１組をそれぞれ最外側に配置し、その内
側にプリプレグ層を配置し、更にその内側に予め
多層印刷配線板の表裏導通用の貫通孔の位置に、
その貫通孔の直径より大なる同心円にくり抜いた
孔部を設けた疎水性を有する絶縁フイルムを配置
し、加熱加圧して、前記疎水性を有する絶縁フイ
ルムのくり抜き孔部を前記プリプレグ層から流出
した樹脂で充填し多層化基板を形成する工程と、 前記多層化基板に前記表裏導通用の貫通孔と、
内層回路パターン接続用の貫通孔を穿設する工程
と、 前記多層化基板を無電解めつきに触媒作用をも
つ液に浸漬して触媒活性化する工程と、 前記多層化基板の表裏両面に、前記貫通孔の位
置に一定の逃げを設けて所望の部分に絶縁性を有
する永久マスク層を被着形成する工程と、 前記多層化基板を無電解めつきし、表裏両面の
永久マスク層から露出している部分と表裏導通用
貫通孔内壁と、内層回路パターン接続用貫通孔内
壁の疎水性フイルムの露出壁面を除く内壁に導体
層を形成する工程とを有することを特徴とする多
層印刷配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2936286A JPS62186595A (ja) | 1986-02-12 | 1986-02-12 | 多層印刷配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2936286A JPS62186595A (ja) | 1986-02-12 | 1986-02-12 | 多層印刷配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62186595A JPS62186595A (ja) | 1987-08-14 |
| JPH0542158B2 true JPH0542158B2 (ja) | 1993-06-25 |
Family
ID=12274067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2936286A Granted JPS62186595A (ja) | 1986-02-12 | 1986-02-12 | 多層印刷配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62186595A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691320B2 (ja) * | 1988-03-08 | 1994-11-14 | シャープ株式会社 | 硬質基板とフレキシブル基板とのスルホールめっき接合方法 |
| JPH0537722U (ja) * | 1991-08-13 | 1993-05-21 | 株式会社椿本チエイン | コンベヤの搬送物支持弾性リングの取付構造及び該構造を具えたコンベヤの駆動構造 |
| JPH0516718U (ja) * | 1991-08-13 | 1993-03-02 | 株式会社椿本チエイン | コンベヤの駆動構造 |
| TWI389205B (zh) * | 2005-03-04 | 2013-03-11 | Sanmina Sci Corp | 使用抗鍍層分隔介層結構 |
-
1986
- 1986-02-12 JP JP2936286A patent/JPS62186595A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62186595A (ja) | 1987-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2874329B2 (ja) | 多層印刷配線板の製造方法 | |
| JP2658661B2 (ja) | 多層印刷配線板の製造方法 | |
| JP2522869B2 (ja) | 多層回路装置の製造方法 | |
| JPH0542158B2 (ja) | ||
| JPH0542157B2 (ja) | ||
| US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
| JPS59175796A (ja) | 多層印刷配線板の製造方法 | |
| US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
| JP2000323841A (ja) | 多層回路基板とその製造方法 | |
| JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
| JP2699898B2 (ja) | 多層プリント配線板およびその製造方法 | |
| US5763060A (en) | Printed wiring board | |
| JPS6338878B2 (ja) | ||
| JP3549063B2 (ja) | 印刷配線板の製造方法 | |
| EP1259102B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
| JP2760069B2 (ja) | 多層印刷配線板の製造方法 | |
| JP3283573B2 (ja) | 多層印刷配線板 | |
| JPH02143588A (ja) | 多層印刷配線板の製造方法 | |
| JP2003168868A (ja) | プリント配線板の製造方法 | |
| JP3994952B2 (ja) | 半導体装置 | |
| JPH1140949A (ja) | 多層配線板と面付部品の実装構造 | |
| JP2867631B2 (ja) | 半導体チップキャリア | |
| JPH07221458A (ja) | 多層プリント配線板 | |
| JP2508981B2 (ja) | 多層印刷配線板とその製造方法 | |
| JP2003174262A (ja) | 多層配線板の製造方法 |