JPH0542489Y2 - - Google Patents
Info
- Publication number
- JPH0542489Y2 JPH0542489Y2 JP1982167507U JP16750782U JPH0542489Y2 JP H0542489 Y2 JPH0542489 Y2 JP H0542489Y2 JP 1982167507 U JP1982167507 U JP 1982167507U JP 16750782 U JP16750782 U JP 16750782U JP H0542489 Y2 JPH0542489 Y2 JP H0542489Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Conversion In General (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】
(イ) 技術分野
本考案は、電流ミラー型の定電流回路に関する
もので、特に低い電源電圧でも安定に動作する定
電流回路を提供せんとするものである。
もので、特に低い電源電圧でも安定に動作する定
電流回路を提供せんとするものである。
(ロ) 技術の背景
3V程度の低い電源電圧で動作する携帯用のテ
ープレコーダ等の機器が増加している。その様な
機器においては、一般にIC(集積回路)が使用さ
れているが、ICを構成するトランジスタのベー
ス・エミツタ間立上り電圧は約0.65Vあるので、
電圧駆動型の回路は不向きであり、電流駆動型の
回路、特に定電流回路が多用される様になつた。
ープレコーダ等の機器が増加している。その様な
機器においては、一般にIC(集積回路)が使用さ
れているが、ICを構成するトランジスタのベー
ス・エミツタ間立上り電圧は約0.65Vあるので、
電圧駆動型の回路は不向きであり、電流駆動型の
回路、特に定電流回路が多用される様になつた。
しかして、第1図は従来の定電流回路を示すも
のであるが、電源電圧+Vccを投入すると、抵抗
1を介して第1及び第2ダイオード2及び3に電
流が流れ、第1トランジスタ4のベース電圧が前
記第1及び第2ダイオード2及び3の立上り特性
に応じて立上り、前記第1トランジスタ4のコレ
クタに所定の電流が流れ、ダイオード接続された
第2トランジスタ5にも前記所定の電流が流れ
る。そして、前記第2トランジスタ5と電流ミラ
ー関係(ミラー比を1と仮定する)に第3トラン
ジスタ6を接続すれば、該第3トランジスタ6の
コレクタに前記所定の電流が得られるものであ
る。前記第1トランジスタ4のコレクタ電流Ic
は、2VD−VBE/R(ただし、Rは抵抗7の抵抗値、 VDは第1及び第2ダイオード2及び3の順方向
電圧、VBEは第1トランジスタ4のベース・エミ
ツタ間電圧で、VD≒VBEである)で表わすことが
出来、電源電圧や周囲温度が一定であるならば、
前記コレクタ電流ICは一定となる。従つて、第1
図の回路は、定電流回路として動作させることが
出来、しかも1.3V(=2VD)程度の低電圧で動作
させることが出来るものである。しかしながら、
第1図の回路においては、電源電圧が変動する
と、第1及び第2ダイオード2及び3に流れる電
流が変化し、その結果第1トランジスタ4のベー
ス電圧が変化して前記コレクタ電流が一定でなく
なるという欠点、電源電圧の投入時に、該電源電
圧の上昇に応じて、0.5〜0.6V程度から第1トラ
ンジスタ4のエミツタ電流が流れ始め、その後、
ダイオードの立上り特性に従つて前記エミツタ電
流が増大するので、安定な出力電流を短時間に得
難いという欠点等を有するものであつた。
のであるが、電源電圧+Vccを投入すると、抵抗
1を介して第1及び第2ダイオード2及び3に電
流が流れ、第1トランジスタ4のベース電圧が前
記第1及び第2ダイオード2及び3の立上り特性
に応じて立上り、前記第1トランジスタ4のコレ
クタに所定の電流が流れ、ダイオード接続された
第2トランジスタ5にも前記所定の電流が流れ
る。そして、前記第2トランジスタ5と電流ミラ
ー関係(ミラー比を1と仮定する)に第3トラン
ジスタ6を接続すれば、該第3トランジスタ6の
コレクタに前記所定の電流が得られるものであ
る。前記第1トランジスタ4のコレクタ電流Ic
は、2VD−VBE/R(ただし、Rは抵抗7の抵抗値、 VDは第1及び第2ダイオード2及び3の順方向
電圧、VBEは第1トランジスタ4のベース・エミ
ツタ間電圧で、VD≒VBEである)で表わすことが
出来、電源電圧や周囲温度が一定であるならば、
前記コレクタ電流ICは一定となる。従つて、第1
図の回路は、定電流回路として動作させることが
出来、しかも1.3V(=2VD)程度の低電圧で動作
させることが出来るものである。しかしながら、
第1図の回路においては、電源電圧が変動する
と、第1及び第2ダイオード2及び3に流れる電
流が変化し、その結果第1トランジスタ4のベー
ス電圧が変化して前記コレクタ電流が一定でなく
なるという欠点、電源電圧の投入時に、該電源電
圧の上昇に応じて、0.5〜0.6V程度から第1トラ
ンジスタ4のエミツタ電流が流れ始め、その後、
ダイオードの立上り特性に従つて前記エミツタ電
流が増大するので、安定な出力電流を短時間に得
難いという欠点等を有するものであつた。
(ハ) 考案の要点
本考案は、上述の点に鑑み成されたもので、一
対のトランジスタから成る電流ミラー回路の出力
側から入力側に正帰還を行つて立上り特性の改善
を計るとともに、前記正帰還を行う為のトランジ
スタのベースに負帰還を行つて電源電圧の変動に
対する安定化を計つた定電流回路を提供するもの
である。
対のトランジスタから成る電流ミラー回路の出力
側から入力側に正帰還を行つて立上り特性の改善
を計るとともに、前記正帰還を行う為のトランジ
スタのベースに負帰還を行つて電源電圧の変動に
対する安定化を計つた定電流回路を提供するもの
である。
(ニ) 実施例
第2図は本考案の一実施例を示すもので、8は
ベース・コレクタ間が短絡されてダイオード接続
と成された第1PNPトランジスタ、9は該第
1PNPトランジスタ8と電流ミラー関係に接続す
る為、ベース及びエミツタが前記第1PNPトラン
ジスタ8と共通接続され、かつベース・コレクタ
間に起動抵抗10が接続された第2PNPトランジ
スタ、11はベースが前記第2PNPトランジスタ
9のコレクタに、コレクタが前記第1PNPトラン
ジスタ8のコレクタに、エミツタが抵抗12を介
してアースにそれぞれ接続された正帰還路を構成
する正帰還トランジスタ、13はシヨツトキーバ
リヤーダイオード14及び抵抗15とともに前記
正帰還トランジスタ11のベースバイアス回路を
構成するバイアストランジスタ、16はベースが
該バイアストランジスタ13のコレクタに、エミ
ツタが前記正帰還トランジスタ11のベースに、
コレクタがアースにそれぞれ接続された負帰還ト
ランジスタ、及び17は出力電流を取り出す為、
前記第1PNPトランジスタ8と電流ミラー関係に
接続された第3PNPトランジスタである。
ベース・コレクタ間が短絡されてダイオード接続
と成された第1PNPトランジスタ、9は該第
1PNPトランジスタ8と電流ミラー関係に接続す
る為、ベース及びエミツタが前記第1PNPトラン
ジスタ8と共通接続され、かつベース・コレクタ
間に起動抵抗10が接続された第2PNPトランジ
スタ、11はベースが前記第2PNPトランジスタ
9のコレクタに、コレクタが前記第1PNPトラン
ジスタ8のコレクタに、エミツタが抵抗12を介
してアースにそれぞれ接続された正帰還路を構成
する正帰還トランジスタ、13はシヨツトキーバ
リヤーダイオード14及び抵抗15とともに前記
正帰還トランジスタ11のベースバイアス回路を
構成するバイアストランジスタ、16はベースが
該バイアストランジスタ13のコレクタに、エミ
ツタが前記正帰還トランジスタ11のベースに、
コレクタがアースにそれぞれ接続された負帰還ト
ランジスタ、及び17は出力電流を取り出す為、
前記第1PNPトランジスタ8と電流ミラー関係に
接続された第3PNPトランジスタである。
次に動作を説明する。今、電源電圧+Vccを投
入したとすると、起動電流が電源から第2PNPト
ランジスタ9のエミツタ・ベース路及び起動抵抗
10に流れ、それが正帰還トランジスタ11のベ
ース・エミツタ路及び抵抗12とダイオード14
及びバイアストランジスタ13のベース・エミツ
タ路とに分流する。しかして、電源電圧が所定値
に達すると、正帰還トランジスタ11のベース電
圧も所定値となり、該正帰還トランジスタ11が
導通を開始する。その為、正帰還トランジスタ1
1のコレクタ電流が流れ、略等しいコレクタ電流
が第1及び第2PNPトランジスタ8及び9に流れ
る。正帰還トランジスタ11の電流増幅率をβと
すれば、前記正帰還トランジスタ11のベース電
流に対してβ倍のコレクタ電流が流れ、それが第
2PNPトランジスタ9のコレクタ電流となるの
で、前記正帰還トランジスタ11にわずかなベー
ス電流が流れても、正帰還作用により前記ベース
電流は急激に増大し、第2図の回路は直ちに安定
状態に到達する。同時に、第2PMNPトランジス
タ9のコレクタ電流の増大は、ダイオード14及
びバイアストランジスタ13を導通状態とするの
で、前記バイアストランジスタ13のコレクタ電
圧が低下する。そして、前記ダイオード14と抵
抗15との電圧降下が負帰還トランジスタ16の
ベース・エミツタ間立上り電圧に達すると、該負
帰還トランジスタ16が導通し、正帰還トランジ
スタ11のベース電流を吸引するので、それ以上
に第2PNPトランジスタ9のコレクタ電流は増大
せず、第2図の回路は安定状態となる。上述の正
帰還動作は、電源電圧が所定値になつた後短時間
に行なわれるので、立上りの急峻な定電流回路を
得ることが出来る。シヨツトキーバリヤーダイオ
ード14の動作電圧は、約0.35Vであるから、バ
イアストランジスタ13のベース・エミツタ間電
圧(約0.65V)と合わせて、正帰還トランジスタ
11のベース電圧が約1Vとなると第2図の回路
は安定状態となり、その状態でバイアストランジ
スタ13のコレクタ電流をIOとすれば、VBE=VD
+ROIO(ただし、VBEは負帰還トランジスタ16の
ベース・エミツタ間電圧(≒0.65V)、VDはダイ
オード14の両端電圧(≒0.35V)、ROは抵抗1
5の値)となる様に、前記抵抗15の値を設定す
ればよい。
入したとすると、起動電流が電源から第2PNPト
ランジスタ9のエミツタ・ベース路及び起動抵抗
10に流れ、それが正帰還トランジスタ11のベ
ース・エミツタ路及び抵抗12とダイオード14
及びバイアストランジスタ13のベース・エミツ
タ路とに分流する。しかして、電源電圧が所定値
に達すると、正帰還トランジスタ11のベース電
圧も所定値となり、該正帰還トランジスタ11が
導通を開始する。その為、正帰還トランジスタ1
1のコレクタ電流が流れ、略等しいコレクタ電流
が第1及び第2PNPトランジスタ8及び9に流れ
る。正帰還トランジスタ11の電流増幅率をβと
すれば、前記正帰還トランジスタ11のベース電
流に対してβ倍のコレクタ電流が流れ、それが第
2PNPトランジスタ9のコレクタ電流となるの
で、前記正帰還トランジスタ11にわずかなベー
ス電流が流れても、正帰還作用により前記ベース
電流は急激に増大し、第2図の回路は直ちに安定
状態に到達する。同時に、第2PMNPトランジス
タ9のコレクタ電流の増大は、ダイオード14及
びバイアストランジスタ13を導通状態とするの
で、前記バイアストランジスタ13のコレクタ電
圧が低下する。そして、前記ダイオード14と抵
抗15との電圧降下が負帰還トランジスタ16の
ベース・エミツタ間立上り電圧に達すると、該負
帰還トランジスタ16が導通し、正帰還トランジ
スタ11のベース電流を吸引するので、それ以上
に第2PNPトランジスタ9のコレクタ電流は増大
せず、第2図の回路は安定状態となる。上述の正
帰還動作は、電源電圧が所定値になつた後短時間
に行なわれるので、立上りの急峻な定電流回路を
得ることが出来る。シヨツトキーバリヤーダイオ
ード14の動作電圧は、約0.35Vであるから、バ
イアストランジスタ13のベース・エミツタ間電
圧(約0.65V)と合わせて、正帰還トランジスタ
11のベース電圧が約1Vとなると第2図の回路
は安定状態となり、その状態でバイアストランジ
スタ13のコレクタ電流をIOとすれば、VBE=VD
+ROIO(ただし、VBEは負帰還トランジスタ16の
ベース・エミツタ間電圧(≒0.65V)、VDはダイ
オード14の両端電圧(≒0.35V)、ROは抵抗1
5の値)となる様に、前記抵抗15の値を設定す
ればよい。
上述の安定状態に入ると、第2図の回路は、負
帰還作用を呈する様になり、電源電圧が更に上昇
しても、正帰還トランジスタ11のベース電圧が
変化しなくなる。すなわち、電源電圧が更に上昇
し、第2PNPトランジスタ9のコレクタ電流が増
大し、正帰還トランジスタ11のベース電圧が上
昇すると、バイアストランジスタ13のベースが
より正にバイアスされるので、そのコレクタ電圧
が下降する。その為、負帰還トランジスタ16の
ベース・エミツタ間がより順方向にバイアスさ
れ、そのエミツタ電流が増大する。従つて、第
2PNPトランジスタ9のコレクタ電流の増大分
は、すべて負帰還トランジスタ16のエミツタに
吸収されることになり、正帰還トランジスタ11
のベース電圧は一定に保たれる。
帰還作用を呈する様になり、電源電圧が更に上昇
しても、正帰還トランジスタ11のベース電圧が
変化しなくなる。すなわち、電源電圧が更に上昇
し、第2PNPトランジスタ9のコレクタ電流が増
大し、正帰還トランジスタ11のベース電圧が上
昇すると、バイアストランジスタ13のベースが
より正にバイアスされるので、そのコレクタ電圧
が下降する。その為、負帰還トランジスタ16の
ベース・エミツタ間がより順方向にバイアスさ
れ、そのエミツタ電流が増大する。従つて、第
2PNPトランジスタ9のコレクタ電流の増大分
は、すべて負帰還トランジスタ16のエミツタに
吸収されることになり、正帰還トランジスタ11
のベース電圧は一定に保たれる。
電源電圧が定常状態になつた後、電源電圧の変
動が生じた場合にも、上述の負帰還動作が行なわ
れるので、正帰還トランジスタ11のベース電圧
は電源電圧の変動に対して安定なものとなり、前
記正帰還トランジスタ11のコレクタ電流も常に
一定に保たれる。
動が生じた場合にも、上述の負帰還動作が行なわ
れるので、正帰還トランジスタ11のベース電圧
は電源電圧の変動に対して安定なものとなり、前
記正帰還トランジスタ11のコレクタ電流も常に
一定に保たれる。
第2図の定電流回路から定電流出力を得る場合
には、第1PNPトランジスタ8と電流ミラー関係
になる様に第3PNPトランジスタ17を接続すれ
ば、該第3PNPトランジスタ17のコレクタに定
電流が得られる。また、正帰還トランジスタ11
のコレクタ電流及びエミツタ電流が一定であるか
ら、抵抗12の両端に定電圧出力を発生させるこ
とが出来、定電圧を利用したい場合には、出力端
子18を使用すればよい。
には、第1PNPトランジスタ8と電流ミラー関係
になる様に第3PNPトランジスタ17を接続すれ
ば、該第3PNPトランジスタ17のコレクタに定
電流が得られる。また、正帰還トランジスタ11
のコレクタ電流及びエミツタ電流が一定であるか
ら、抵抗12の両端に定電圧出力を発生させるこ
とが出来、定電圧を利用したい場合には、出力端
子18を使用すればよい。
第3図は本考案の別の実施例を示すもので、負
帰還トランジスタ16′としてNPNトランジスタ
を用い、かつ起動抵抗10の代わりに、起動トラ
ンジスタ19と、ダイオード20と、抵抗21と
から成る起動回路22を設けた点が第2図と異
る。第3図において電源電圧を投入すると、抵抗
21及びダイオード20に電流が流れ、起動トラ
ンジスタ19のベース・エミツタ路にも電流が流
れる。その為、第1及び第2PNPトランジスタ8
及び9のベース電流が前記起動トランジスタ19
のコレクタ・エミツタ路を通つて流れ、それに応
じて前記第1及び第2PNPトランジスタ8及び9
のコレクタ電流が流れる。第2PNPトランジスタ
9のコレクタ電流が流れた後は、第2図の場合と
同様、正帰還トランジスタ11が導通し、正帰還
動作により短時間で第1及び第2PNPトランジス
タ8及び9と正帰還トランジスタ11とが安定状
態に到達する。そして、バイアストランジスタ1
3が十分に導通し、そのコレクタ電圧が低下して
負帰還トランジスタ16′のベース・エミツタ間
電圧が立上り電圧に達すると、前記負帰還トラン
ジスタ16′が導通し、正帰還動作が停止して負
帰還動作に移行する。以降の負帰還動作について
は、第2図の場合と同一に付省略する。
帰還トランジスタ16′としてNPNトランジスタ
を用い、かつ起動抵抗10の代わりに、起動トラ
ンジスタ19と、ダイオード20と、抵抗21と
から成る起動回路22を設けた点が第2図と異
る。第3図において電源電圧を投入すると、抵抗
21及びダイオード20に電流が流れ、起動トラ
ンジスタ19のベース・エミツタ路にも電流が流
れる。その為、第1及び第2PNPトランジスタ8
及び9のベース電流が前記起動トランジスタ19
のコレクタ・エミツタ路を通つて流れ、それに応
じて前記第1及び第2PNPトランジスタ8及び9
のコレクタ電流が流れる。第2PNPトランジスタ
9のコレクタ電流が流れた後は、第2図の場合と
同様、正帰還トランジスタ11が導通し、正帰還
動作により短時間で第1及び第2PNPトランジス
タ8及び9と正帰還トランジスタ11とが安定状
態に到達する。そして、バイアストランジスタ1
3が十分に導通し、そのコレクタ電圧が低下して
負帰還トランジスタ16′のベース・エミツタ間
電圧が立上り電圧に達すると、前記負帰還トラン
ジスタ16′が導通し、正帰還動作が停止して負
帰還動作に移行する。以降の負帰還動作について
は、第2図の場合と同一に付省略する。
第3図における起動トランジスタ19のベース
電圧は、ダイオード20により略VBEとなる。一
方、安定状態において正帰還トランジスタ11の
ベース電圧は略2VBEとなつており、起動トラン
ジスタ19と正帰還トランジスタ11とは図示の
如く差動接続状態となつているので、安定状態に
おいては起動トランジスタ19が非導通となり、
定電流回路に悪影響を及ぼさない。
電圧は、ダイオード20により略VBEとなる。一
方、安定状態において正帰還トランジスタ11の
ベース電圧は略2VBEとなつており、起動トラン
ジスタ19と正帰還トランジスタ11とは図示の
如く差動接続状態となつているので、安定状態に
おいては起動トランジスタ19が非導通となり、
定電流回路に悪影響を及ぼさない。
(ホ) 効果
以上述べた如く、本考案に依れば、電源電圧の
投入直後から正帰還作用により一定の電流を発生
することが出来るので、立上りの急峻な定電流回
路を提供出来るという利点を有する。また、本考
案に依れば、負帰還作用により、常に安定な定電
流が得られるので、電源電圧変動に強く、低電圧
で正常に動作する定電流回路が提供出来るという
利点を有する。更に、本考案に係る定電流回路の
起動の為に、第3図に示される如き起動回路を使
用すれば、安定状態において起動回路が不動作と
なり、かつ電流ミラー回路を使用している為に、
定電流回路の内部から電源を見た時のインピーダ
ンスが大となり、リツプル除去比が増大するとい
う利点を有する。
投入直後から正帰還作用により一定の電流を発生
することが出来るので、立上りの急峻な定電流回
路を提供出来るという利点を有する。また、本考
案に依れば、負帰還作用により、常に安定な定電
流が得られるので、電源電圧変動に強く、低電圧
で正常に動作する定電流回路が提供出来るという
利点を有する。更に、本考案に係る定電流回路の
起動の為に、第3図に示される如き起動回路を使
用すれば、安定状態において起動回路が不動作と
なり、かつ電流ミラー回路を使用している為に、
定電流回路の内部から電源を見た時のインピーダ
ンスが大となり、リツプル除去比が増大するとい
う利点を有する。
第1図は従来の定電流回路を示す回路図、第2
図は本考案の一実施例を示す回路図、及び第3図
は本考案の別の実施例を示す回路図である。 主な図番の説明、8,9……PNPトランジス
タ、11……正帰還トランジスタ、13……バイ
アストランジスタ、16……負帰還トランジス
タ。
図は本考案の一実施例を示す回路図、及び第3図
は本考案の別の実施例を示す回路図である。 主な図番の説明、8,9……PNPトランジス
タ、11……正帰還トランジスタ、13……バイ
アストランジスタ、16……負帰還トランジス
タ。
Claims (1)
- ベース及びエミツタが共通接続されて電流ミラ
ー回路を構成する第1及び第2トランジスタと、
前記電流ミラー回路の出力端にベースが入力端に
コレクタがそれぞれ接続され、前記電流ミラー回
路の正帰還路を形成する第3トランジスタと、該
第3トランジスタのベース電圧を安定化するため
の負帰還路とを備えて成り、前記負帰還路は前記
電流ミラー回路の出力電流に応じて電圧を発生す
る部分と、前記電圧に応じて前記電流ミラー回路
の出力電流を吸引する部分とを有し、前記正帰還
路により立上り特性の改善を計るとともに、前記
負帰還路により電源電圧の変動に対し、前記第1
トランジスタのコレクタ電流を安定化するように
したことを特徴とする定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16750782U JPS5974411U (ja) | 1982-11-04 | 1982-11-04 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16750782U JPS5974411U (ja) | 1982-11-04 | 1982-11-04 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5974411U JPS5974411U (ja) | 1984-05-21 |
| JPH0542489Y2 true JPH0542489Y2 (ja) | 1993-10-26 |
Family
ID=30366451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16750782U Granted JPS5974411U (ja) | 1982-11-04 | 1982-11-04 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5974411U (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50343A (ja) * | 1973-05-07 | 1975-01-06 | ||
| JPS5359851A (en) * | 1976-11-10 | 1978-05-30 | Toshiba Corp | Constant current circuit |
| JPS55124822A (en) * | 1979-03-22 | 1980-09-26 | Nippon Telegr & Teleph Corp <Ntt> | Constant voltage circuit |
| JPS58343A (ja) * | 1982-02-01 | 1983-01-05 | Sanwa Shutter Corp | シヤツタ−用のリブ模様又は凹凸模様付スラツトの成形装置 |
-
1982
- 1982-11-04 JP JP16750782U patent/JPS5974411U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5974411U (ja) | 1984-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08288804A (ja) | 比較器回路 | |
| JPS6014512A (ja) | 低電圧ic電流源 | |
| WO1985003818A1 (en) | Current limit technique for multiple-emitter vertical power transistor | |
| US6310510B1 (en) | Electronic circuit for producing a reference current independent of temperature and supply voltage | |
| JPH082010B2 (ja) | 電流伝達回路 | |
| JPH0542489Y2 (ja) | ||
| JPH05218799A (ja) | インピーダンス乗算器 | |
| JPH0413692Y2 (ja) | ||
| JPS5827696B2 (ja) | デンシスイツチカイロ | |
| JPH0535351A (ja) | 定電流回路 | |
| JPS5913053B2 (ja) | 定電圧回路 | |
| JP2542804B2 (ja) | 定電流回路 | |
| JPH0543131B2 (ja) | ||
| JP3313475B2 (ja) | 基準電圧発生回路 | |
| JP2827743B2 (ja) | 半導体集積回路装置 | |
| JP3380604B2 (ja) | 駆動回路 | |
| JPH0434567Y2 (ja) | ||
| JPH0610414Y2 (ja) | 低飽和電圧型シリーズレギュレータ | |
| JPS645369Y2 (ja) | ||
| SU463221A1 (ru) | Выходной каскад усилител посто нного тока | |
| CN116610178A (zh) | 一种用于ldo的双电源轨启停控制电路 | |
| JPH0512812Y2 (ja) | ||
| JPS5923649B2 (ja) | シユミツト回路 | |
| JPS6235708A (ja) | シユミツト回路 | |
| JPH0153928B2 (ja) |