JPH0543147B2 - - Google Patents
Info
- Publication number
- JPH0543147B2 JPH0543147B2 JP60240689A JP24068985A JPH0543147B2 JP H0543147 B2 JPH0543147 B2 JP H0543147B2 JP 60240689 A JP60240689 A JP 60240689A JP 24068985 A JP24068985 A JP 24068985A JP H0543147 B2 JPH0543147 B2 JP H0543147B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- multiplier
- output
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/552—Indexing scheme relating to groups G06F7/552 - G06F7/5525
- G06F2207/5525—Pythagorean sum, i.e. the square root of a sum of squares
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、複素数デジタル量の絶対値を計算
し近似することのできるデジタル回路を備えた回
路装置に関する。
し近似することのできるデジタル回路を備えた回
路装置に関する。
振幅変調を使用するいくつかの伝送システムに
おいては直角（quadrature）信号に関連して振
幅値Ｂ＝√2＋2、すなわち複素数ｘ＋iyの絶対
値を計算することが必要である。
おいては直角（quadrature）信号に関連して振
幅値Ｂ＝√2＋2、すなわち複素数ｘ＋iyの絶対
値を計算することが必要である。
直角信号の復調は例えば米国におけるAMステ
レオ放送で使用される装置或いは西ドイツ特許公
報DE−OS3114063号の第３図に記載されたよう
な装置において必要である。別の方法は対数表を
使用する方法である。
レオ放送で使用される装置或いは西ドイツ特許公
報DE−OS3114063号の第３図に記載されたよう
な装置において必要である。別の方法は対数表を
使用する方法である。
Ｂの値はｘおよびｙの２乗を電子的に計算し、
その後例えば表等の周知の方法によつて、或いは
多項式近似によつてその平方根を導出することに
よつて行なうことができる。
その後例えば表等の周知の方法によつて、或いは
多項式近似によつてその平方根を導出することに
よつて行なうことができる。
この発明は、２個のデジタル値ｘ，ｙの複素数
デジタル量ｘ＋iyの絶対値を近似的を計算するデ
ジタル回路で構成された回路装置を得ることを目
的とするものである。
デジタル量ｘ＋iyの絶対値を近似的を計算するデ
ジタル回路で構成された回路装置を得ることを目
的とするものである。
このような回路装置は、集積回路として構成す
る場合にチツプ上の小さい区或に集積できるよう
な構成にすることが望ましい。
る場合にチツプ上の小さい区或に集積できるよう
な構成にすることが望ましい。
したがつて、この発明の目的は、小さなチツプ
上の区域に集積回路として形成することのできる
２個のデジタル値ｘ，ｙの複素数デジタル量ｘ＋
iyの絶対値を近似的に計算するデジタル回路で構
成された回路装置を提供することである。
上の区域に集積回路として形成することのできる
２個のデジタル値ｘ，ｙの複素数デジタル量ｘ＋
iyの絶対値を近似的に計算するデジタル回路で構
成された回路装置を提供することである。
この目的は、第１、第２、および第３の絶対値
回路と、減算器と、第１および第２の加算器と、
第１および第２の定数乗算器とを具備し、第１の
デジタル値(x)は第１の絶対値回路の入力に供給さ
れ、第２のデジタル値(y)は第２の絶対値回路の入
力に供給され、第１および第２の絶対値回路の出
力はそれぞれ減算器の第１の入力および第２の入
力に接続されると共にそれぞれ第１の加算器の第
１の入力および第２の入力に接続され、第１の加
算器の出力は第１の定数乗算器の入力に接続さ
れ、減算器の出力は第３の絶対値回路の入力に接
続され、第３の絶対値回路の出力は第２の定数乗
算器の入力に接続され、第１および第２の定数乗
算器の出力は第２の加算器の第１および第２の入
力にそれぞれ接続され、予め定められた第１の定
数の乗数および予め定められた第２の定数の乗数
がそれぞれ第１および第２の定数乗算器に入力さ
れたとき第２の加算器の出力からゼロ次近似値を
出力することを特徴とする回路装置によつて達成
される。
回路と、減算器と、第１および第２の加算器と、
第１および第２の定数乗算器とを具備し、第１の
デジタル値(x)は第１の絶対値回路の入力に供給さ
れ、第２のデジタル値(y)は第２の絶対値回路の入
力に供給され、第１および第２の絶対値回路の出
力はそれぞれ減算器の第１の入力および第２の入
力に接続されると共にそれぞれ第１の加算器の第
１の入力および第２の入力に接続され、第１の加
算器の出力は第１の定数乗算器の入力に接続さ
れ、減算器の出力は第３の絶対値回路の入力に接
続され、第３の絶対値回路の出力は第２の定数乗
算器の入力に接続され、第１および第２の定数乗
算器の出力は第２の加算器の第１および第２の入
力にそれぞれ接続され、予め定められた第１の定
数の乗数および予め定められた第２の定数の乗数
がそれぞれ第１および第２の定数乗算器に入力さ
れたとき第２の加算器の出力からゼロ次近似値を
出力することを特徴とする回路装置によつて達成
される。
特許請求の範囲に記載されたこの発明の回路装
置およびその好ましい実施態様を添附図面を参照
にして以下説明する。
置およびその好ましい実施態様を添附図面を参照
にして以下説明する。
第１図は基本回路を示し、それは次の式に従つ
て値Ｂに対するゼロ次近似値B0を発生する。
て値Ｂに対するゼロ次近似値B0を発生する。
B0＝m1・（｜ｘ｜＋｜ｙ｜）＋m2・Ｄ
ここでＤ＝｜｜ｘ｜−｜ｙ｜｜
この基本回路は絶対値回路Ab１，Ab２，Ab
３すなわち負のデジタル量を反転するデジタル回
路を備えている。第１図の基本回路はさらに通常
の設計の２個の加算器Ad１およびAd２ならびに
通常の設計のデジタル減算器Sb１を備えている。
図中のＭ１およびＭ２は定数乗算器、すなわち、
通常の設計による乗算器であり、それらのそれぞ
れの一方の入力には例えば読取り専用メモリから
一定の乗数が与えられる。
３すなわち負のデジタル量を反転するデジタル回
路を備えている。第１図の基本回路はさらに通常
の設計の２個の加算器Ad１およびAd２ならびに
通常の設計のデジタル減算器Sb１を備えている。
図中のＭ１およびＭ２は定数乗算器、すなわち、
通常の設計による乗算器であり、それらのそれぞ
れの一方の入力には例えば読取り専用メモリから
一定の乗数が与えられる。
第１図に示すように、基本回路の場合において
は、第１のデジタル値ｘは第１の絶対値回路Ab
１を経て第１の加算器Ad１の第１の入力および
減算器Sb１の第１の入力に供給される。減算器
Sb１の第２の入力は第１の加算器Ad１の第２の
入力および第２の絶対値回路Ab２の出力に接続
され、この第２の絶対値回路Ab２の入力には第
２のデジタル値ｙが与えられる。
は、第１のデジタル値ｘは第１の絶対値回路Ab
１を経て第１の加算器Ad１の第１の入力および
減算器Sb１の第１の入力に供給される。減算器
Sb１の第２の入力は第１の加算器Ad１の第２の
入力および第２の絶対値回路Ab２の出力に接続
され、この第２の絶対値回路Ab２の入力には第
２のデジタル値ｙが与えられる。
第１の加算器Ad１の出力は第１の定数乗算器
Ｍ１を介して第２の加算器Ad２の第１の入力に
結合され、この第２の加算器Ad２の第２の入力
は第２の定数乗算器Ｍ２の入力に接続され、一方
第２の定数乗算器Ｍ２の入力は減算器Sb１の出
力の絶対値を形成する第３の絶対値回路Ab３の
出力に接続されている。
Ｍ１を介して第２の加算器Ad２の第１の入力に
結合され、この第２の加算器Ad２の第２の入力
は第２の定数乗算器Ｍ２の入力に接続され、一方
第２の定数乗算器Ｍ２の入力は減算器Sb１の出
力の絶対値を形成する第３の絶対値回路Ab３の
出力に接続されている。
もしも、適当な値がＭ１およびＭ２の乗数とし
て選択されるならば、第２の加算器Ad２の出力
はゼロ次の近似B0を与える。もしも、第１の定
数乗算器Ｍ１の乗数m1＝0.6791、第２の定数乗
算器Ｍ２の乗数m2＝0.2614であるならば、近似
値B0の誤差は入力信号Ｅ＝cos ｐ＋isin ｐ（ｐ
＝、……、π）の値の４％以下である。第３図は
そのような入力信号を示し、一方第４図はB0／
Ｂの相対的誤差を％で示し、それは最大値が４％
に達する。複素数入力信号の値のそのような近似
はいくつかの応用においてはすでに充分なもので
ある。
て選択されるならば、第２の加算器Ad２の出力
はゼロ次の近似B0を与える。もしも、第１の定
数乗算器Ｍ１の乗数m1＝0.6791、第２の定数乗
算器Ｍ２の乗数m2＝0.2614であるならば、近似
値B0の誤差は入力信号Ｅ＝cos ｐ＋isin ｐ（ｐ
＝、……、π）の値の４％以下である。第３図は
そのような入力信号を示し、一方第４図はB0／
Ｂの相対的誤差を％で示し、それは最大値が４％
に達する。複素数入力信号の値のそのような近似
はいくつかの応用においてはすでに充分なもので
ある。
ビデオ用として、特に直角変調されたビデオ信
号の復調に対しては誤差は0.5％以下であること
が好ましい。第１図の基本回路の改良形態におい
ては、第２図のブロツク図に示すように少なくと
も１個の補正回路が追加されている。乗算器、加
算器等の符号の番号は第１図から連続している。
第２図の補正回路は追加の乗数m3、m4、m5と
それぞれ有する３個の追加の乗算器Mn１，Mn
２，Mn３を備えているので、最良の選択を可能
にするさらに３つの自由度が得られる。
号の復調に対しては誤差は0.5％以下であること
が好ましい。第１図の基本回路の改良形態におい
ては、第２図のブロツク図に示すように少なくと
も１個の補正回路が追加されている。乗算器、加
算器等の符号の番号は第１図から連続している。
第２図の補正回路は追加の乗数m3、m4、m5と
それぞれ有する３個の追加の乗算器Mn１，Mn
２，Mn３を備えているので、最良の選択を可能
にするさらに３つの自由度が得られる。
上記の目的に対して第１図の基本回路と共に第
２図の補正回路を使用するために、第２の加算器
Ad２の出力は追加の加算器Adnの第１の入力に
結合され、その第２の入力は補正回路の第１の定
数乗算器Mn１を介してデジタル整流器Glnの出
力に接続されている。デジタル整流器Glnの入力
に供給される信号Ｅはデジタル減算器Sbn１の出
力信号であり、その信号から整流器Glnは半波整
流により信号（Ｅ＋｜Ｅ｜）／２を形成する。す
なわち信号は常にゼロより大きいかゼロに等し
い。第２の定数乗算器Mn２の出力は減算器Sbn
１の減数入力Ssに接続され、その減算器Sbn１の
被減数入力Smは追加の絶対値回路Abnの出力に
接続されている。第２の定数乗算器Mn２および
第３の定数乗算器Mn３の入力は追加の加算器
Adnの第１の入力に接続されている。追加の絶対
値回路Abnの入力は第２の減算器Sbn２の出力に
結合され、そのSbn２の第１および第２の入力は
第３の定数乗算器Mn３の出力および基本回路の
第２の定数乗算器Ｍ２の入力Ｄにそれぞれ結合さ
れている。
２図の補正回路を使用するために、第２の加算器
Ad２の出力は追加の加算器Adnの第１の入力に
結合され、その第２の入力は補正回路の第１の定
数乗算器Mn１を介してデジタル整流器Glnの出
力に接続されている。デジタル整流器Glnの入力
に供給される信号Ｅはデジタル減算器Sbn１の出
力信号であり、その信号から整流器Glnは半波整
流により信号（Ｅ＋｜Ｅ｜）／２を形成する。す
なわち信号は常にゼロより大きいかゼロに等し
い。第２の定数乗算器Mn２の出力は減算器Sbn
１の減数入力Ssに接続され、その減算器Sbn１の
被減数入力Smは追加の絶対値回路Abnの出力に
接続されている。第２の定数乗算器Mn２および
第３の定数乗算器Mn３の入力は追加の加算器
Adnの第１の入力に接続されている。追加の絶対
値回路Abnの入力は第２の減算器Sbn２の出力に
結合され、そのSbn２の第１および第２の入力は
第３の定数乗算器Mn３の出力および基本回路の
第２の定数乗算器Ｍ２の入力Ｄにそれぞれ結合さ
れている。
第２図の補正回路はさらに同じ構成の補正回路
を後続させることができ、その後続する補正回路
に先行する補正回路の出力信号および第１図の基
本回路の第２の乗算器Ｍ２の入力Ｄにおける信号
が供給される。
を後続させることができ、その後続する補正回路
に先行する補正回路の出力信号および第１図の基
本回路の第２の乗算器Ｍ２の入力Ｄにおける信号
が供給される。
もしも単一の補正回路が基本回路と接続されて
使用されるならば、相対的誤差は著しく減少させ
ることができる。この発明の回路装置の好ましい
実施態様によれば、乗数m1＝0.6591の第１の定
数乗算器Ｍ１と、乗数m2＝0.27183の第２の定数
乗算器Ｍ２乗数m3＝0.19918の補正回路中の第１
の定数乗算器Mn１と、乗数m4＝0.17157の補正
回路中の第２の定数乗算器Mn２と、乗数m5＝
0.53893の補正回路中の第３の定数乗算器Mn３と
が使用され、２つの入力に供給された信号Ｂに対
する第１近似の相対的誤差は第５図に示すように
0.43％以下である。そのような相対的誤差は直角
変調ビデオ信号の復調に許容されるものである。
使用されるならば、相対的誤差は著しく減少させ
ることができる。この発明の回路装置の好ましい
実施態様によれば、乗数m1＝0.6591の第１の定
数乗算器Ｍ１と、乗数m2＝0.27183の第２の定数
乗算器Ｍ２乗数m3＝0.19918の補正回路中の第１
の定数乗算器Mn１と、乗数m4＝0.17157の補正
回路中の第２の定数乗算器Mn２と、乗数m5＝
0.53893の補正回路中の第３の定数乗算器Mn３と
が使用され、２つの入力に供給された信号Ｂに対
する第１近似の相対的誤差は第５図に示すように
0.43％以下である。そのような相対的誤差は直角
変調ビデオ信号の復調に許容されるものである。
もしも、装置がモノリシツク集積回路技術を使
用して構成されるならば、チツプ面積の可成の部
分が定数乗算器によつて占有されることになる。
用して構成されるならば、チツプ面積の可成の部
分が定数乗算器によつて占有されることになる。
しかしながら、単一の補正回路が使用される場
合には、５個の乗数が互いに独立して選択できる
から、上述の最適値からあまり相対的誤差を増加
させることなく構成の容易なような乗数を選択す
ることが可能である。そのような適当した乗数は
次のようなものである。
合には、５個の乗数が互いに独立して選択できる
から、上述の最適値からあまり相対的誤差を増加
させることなく構成の容易なような乗数を選択す
ることが可能である。そのような適当した乗数は
次のようなものである。
すなわち、
m1＝0.625＝１／２＋１／８
m2＝0.25781＝１／４＋１／128
m3＝0.1875＝１／８＋１／16
m4＝0.1875＝１／８＋１／16
m5＝0.5625＝１／２＋１／16
このような乗数を使用すれば、定数乗算器によ
るチツプの占有面積は著しく減少する。3μの大
きさのモノリシツク集積回路および２本の20MHz
データーバス上の８ビツトの並列伝送を行なう補
正回路においては、相対的誤差は0.52％であり、
定数乗算器は1.5mm2の面積を占めるに過ぎない。
るチツプの占有面積は著しく減少する。3μの大
きさのモノリシツク集積回路および２本の20MHz
データーバス上の８ビツトの並列伝送を行なう補
正回路においては、相対的誤差は0.52％であり、
定数乗算器は1.5mm2の面積を占めるに過ぎない。
第１図はこの発明の１実施例の基本回路のブロ
ツク図であり、第２図は第１図の回路を複素数デ
ジタル量ｘ＋iyの絶対値をさらに近似するように
改良した回路のブロツク図であり、第３図、第４
図、第５図はこの発明による基本回路およびその
改良回路の一方の入力にｘ＝cos ｐ、他方の入力
にｙ＝sin ｐが供給されたときの誤差を示す。 Ab１〜Ab３……絶対値回路、Ad１〜Adn…
…加算器、Sb１，Sbn１，Sbn２……減算器、Ｍ
１，Ｍ２，Mn１〜Mn３……定数乗算器。
ツク図であり、第２図は第１図の回路を複素数デ
ジタル量ｘ＋iyの絶対値をさらに近似するように
改良した回路のブロツク図であり、第３図、第４
図、第５図はこの発明による基本回路およびその
改良回路の一方の入力にｘ＝cos ｐ、他方の入力
にｙ＝sin ｐが供給されたときの誤差を示す。 Ab１〜Ab３……絶対値回路、Ad１〜Adn…
…加算器、Sb１，Sbn１，Sbn２……減算器、Ｍ
１，Ｍ２，Mn１〜Mn３……定数乗算器。
Claims (1)
- 【特許請求の範囲】 １ ２個のデジタル値ｘ，ｙの複素数デジタル量
ｘ＋iyの絶対値の近似値を計算するデジタル回路
を備えた回路装置において、 第１、第２、および第３の絶対値回路と、減算
器と、第１および第２の加算器と、第１および第
２の定数乗算器とを具備し、 第１のデジタル値(x)は第１の絶対値回路の入力
に供給され、第２のデジタル値(y)は第２の絶対値
回路の入力に供給され、 第１および第２の絶対値回路の出力はそれぞれ
減算器の第１の入力および第２の入力に接続され
ると共にそれぞれ第１の加算器の第１の入力およ
び第２の入力に結合され、 第１の加算器の出力は第１の定数乗算器の入力
に接続され、 減算器の出力は第３の絶対値回路の入力に接続
され、 第３の絶対値回路の出力は第２の定数乗算器の
入力に接続され、 第１および第２の定数乗算器の出力は第２の加
算器の第１および第２の入力にそれぞれ接続さ
れ、予め定められた第１の定数の乗数および予め
定められた第２の定数の乗数がそれぞれ第１およ
び第２の定数乗算器に入力されたとき第２の加算
器の出力からゼロ次近似値を出力することを特徴
とする複素数デジタル量の絶対値の近似値を計算
する回路装置。 ２ 第１、第２、および第３の絶対値回路と、第
１の減算器と、第１および第２の加算器と、第１
および第２の定数乗算器とを具備し、第１のデジ
タル値(x)が第１の絶対値回路の入力に供給され、
第２のデジタル値(y)が第２の絶対値回路の入力に
供給され、第１および第２の絶対値回路の出力は
それぞれ減算器の第１の入力および第２の入力に
接続されると共にそれぞれ第１の加算器の第１の
入力および第２の入力に接続され、第１の加算器
の出力は第１の定数乗算器の入力に接続され、第
１の減算器の出力は第３の絶対値回路の入力に接
続され、第３の絶対値回路の出力は第２の定数乗
算器の入力に接続され、第１および第２の定数乗
算器の出力は第２の加算器の第１および第２の入
力にそれぞれ接続され、予め定められた第１の定
数の乗数および予め定められた第２の定数の乗数
がそれぞれ第１および第２の定数乗算器に入力さ
れたとき第２の加算器の出力からゼロ次近似値を
出力する基本回路と、この回路の第２の加算器の
出力と直列に接続された１以上の補正回路とを具
備している複素数デジタル量ｘ＋iyの絶対値の近
似値を計算するデジタル回路を備えた回路装置に
おいて、 前記補正回路は、 第３の加算器と、第２および第３の減算器と、
第３、第４および第５の定数乗算器と、第４の絶
対値回路と、デジタル整流器とを具備し、 前記基本回路の第２の加算器の出力は第３の加
算器の第１の入力と、第３および第４の定数乗算
器の入力に結合され、 第３の定数乗算器の出力は第２の減算器の第１
の入力に結合され、前記基本回路の第３の絶対値
回路の出力は第２の減算器の第２の入力に結合さ
れ、 第２の減算器の出力は第４の絶対値回路の入力
に結合され、この第４の絶対値回路の出力は第３
の減算器の被減数入力に接続され、この第３の減
算器の減数入力は第４の定数乗算器の出力に接続
され、 第３の減算器の出力信号はデジタル整流器によ
り整流されて第５の定数乗算器に供給され、第５
の定数乗算器の出力は第３の加算器の第２の入力
に結合され、第３の加算器の出力は予め定められ
た定数の乗数が各定数乗算器に入力されたときｎ
次近似値を出力することを特徴とする複素数第２
の値を近似する回路装置。 ３ 乗数m1＝0.6591の第１の定数乗算器と、乗
数m2＝0.27183の第２の定数乗算器と、乗数m3
＝0.19918の補正回路中の第１の定数乗算器と、
乗数m4＝0.17157の補正回路中の第２の定数乗算
器と、乗数m5＝0.53893の補正回路中の第３の定
数乗算器とを具備していることを特徴とする請求
項２記載の回路装置。 ４ 乗数m1＝0.625の第１の定数乗算器と、乗数
m2＝0.25781の第２の定数乗算器と、乗数m3＝
0.1875の補正回路中の第１の定数乗算器と、乗数
m4＝0.1875の補正回路中の第２の定数乗算器と、
乗数m5＝0.5625の補正回路中の第３の定数乗算
器とを具備していることを特徴とする請求項２記
載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP84113204A EP0179947B1 (de) | 1984-11-02 | 1984-11-02 | Schaltungsanordnung mit digitalen Schaltkreisen zur Berechnung des Betrages einer komplexen Digitalgrösse |
| EP84113204.6 | 1984-11-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61115169A JPS61115169A (ja) | 1986-06-02 |
| JPH0543147B2 true JPH0543147B2 (ja) | 1993-06-30 |
Family
ID=8192264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60240689A Granted JPS61115169A (ja) | 1984-11-02 | 1985-10-29 | 複素数デジタル量の絶対値を計算するデジタル回路を備えた回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4736334A (ja) |
| EP (1) | EP0179947B1 (ja) |
| JP (1) | JPS61115169A (ja) |
| CN (1) | CN1008014B (ja) |
| DE (1) | DE3479166D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3182241B2 (ja) * | 1992-12-25 | 2001-07-03 | 富士通株式会社 | 逆数演算方法及び回路 |
| JP3003467B2 (ja) * | 1993-08-02 | 2000-01-31 | 松下電器産業株式会社 | 演算装置 |
| EP0986019A3 (en) * | 1995-09-20 | 2000-05-31 | Yozan Inc. | Complex number calculation circuit |
| US6553399B1 (en) * | 1998-03-27 | 2003-04-22 | Chung-Shan Institute Of Science | Method and circuit for envelope detection using a peel cone approximation |
| US6070181A (en) * | 1998-03-27 | 2000-05-30 | Chun-Shan Institute Of Science And Technology | Method and circuit for envelope detection using a peel cone approximation |
| TW480415B (en) * | 2000-05-17 | 2002-03-21 | Chung Shan Inst Of Science | Demodulation apparatus of square root and method of the same |
| US6999981B2 (en) * | 2001-02-08 | 2006-02-14 | Texas Instruments Incorporated | Circuit for computing the absolute value of complex numbers |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3829671A (en) * | 1973-04-25 | 1974-08-13 | Westinghouse Electric Corp | Method and circuit for calculating the square root of the sum of two squares |
| US3858036A (en) * | 1974-02-26 | 1974-12-31 | Rca Corp | Square root of sum of squares approximator |
| US4503549A (en) * | 1982-07-16 | 1985-03-05 | The Babcock & Wilcox Company | Interpolating function generator for transmitter square root extraction |
| US4553260A (en) * | 1983-03-18 | 1985-11-12 | Honeywell Inc. | Means and method of processing optical image edge data |
| US4599701A (en) * | 1983-10-19 | 1986-07-08 | Grumman Aerospace Corporation | Complex magnitude computation |
-
1984
- 1984-11-02 DE DE8484113204T patent/DE3479166D1/de not_active Expired
- 1984-11-02 EP EP84113204A patent/EP0179947B1/de not_active Expired
-
1985
- 1985-10-21 CN CN85107577.0A patent/CN1008014B/zh not_active Expired
- 1985-10-28 US US06/791,700 patent/US4736334A/en not_active Expired - Fee Related
- 1985-10-29 JP JP60240689A patent/JPS61115169A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0179947B1 (de) | 1989-07-26 |
| EP0179947A1 (de) | 1986-05-07 |
| CN85107577A (zh) | 1986-04-10 |
| DE3479166D1 (en) | 1989-08-31 |
| CN1008014B (zh) | 1990-05-16 |
| US4736334A (en) | 1988-04-05 |
| JPS61115169A (ja) | 1986-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926443A (en) | Correction circuit for a digital quadrature-signal pair | |
| JP2508616B2 (ja) | サンプリングレ―トコンバ―タ | |
| JPH06216651A (ja) | デジタルｆｍ復調装置 | |
| JPS60103855A (ja) | データ受信装置 | |
| US6072997A (en) | Frequency discriminator for a direct conversion receiver | |
| DE69500794T2 (de) | FM-Modulationsverfahren und -schaltung | |
| JPH0543147B2 (ja) | ||
| JPH0662059A (ja) | クワッドラチャ検波受信機用の平衡位相振幅ベースバンド・プロセッサ | |
| US4737729A (en) | Method and circuit for the demodulation of time discrete, frequency modulated signals | |
| US4567442A (en) | Method and apparatus for demodulating time-discrete frequency-modulated signals | |
| AU4506500A (en) | Amplitude calculation circuit | |
| US6920188B1 (en) | Method and apparatus for processing a multiple-component wide dynamic range signal | |
| US5068876A (en) | Phase shift angle detector | |
| JPH0249571B2 (ja) | Hakeiseikeikairo | |
| JPS6247383B2 (ja) | ||
| JPH10508406A (ja) | 低複雑性信号処理装置及びその信号処理装置を具えた受信機 | |
| JP3452556B2 (ja) | エンコーダ信号処理装置及び方法 | |
| JPS6322741Y2 (ja) | ||
| JPS63169104A (ja) | Ｆｍ復調器 | |
| JPS6324732A (ja) | スペクトラム拡散通信装置 | |
| JPS60172822A (ja) | デイジタル位相同期回路 | |
| JPS6394707A (ja) | ア−クタンジエント形ｆｍ復調器 | |
| JPS631204A (ja) | Ｆｍ信号復調装置 | |
| JPS63187414U (ja) | ||
| JPH01174109A (ja) | ディジタル位相検波回路 |