JPH0543586Y2 - - Google Patents
Info
- Publication number
- JPH0543586Y2 JPH0543586Y2 JP1986125834U JP12583486U JPH0543586Y2 JP H0543586 Y2 JPH0543586 Y2 JP H0543586Y2 JP 1986125834 U JP1986125834 U JP 1986125834U JP 12583486 U JP12583486 U JP 12583486U JP H0543586 Y2 JPH0543586 Y2 JP H0543586Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- horizontal
- convergence
- pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 12
- 230000005856 abnormality Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/16—Picture reproducers using cathode ray tubes
- H04N9/28—Arrangements for convergence or focusing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、デイスプレイ装置のコンバーゼンス
回路において、出力アンプの電圧飽和による画面
の異常を防止し、十分なコンバーゼンス補正量を
供給し得るようにしたコンバーゼンス回路に関す
る。
回路において、出力アンプの電圧飽和による画面
の異常を防止し、十分なコンバーゼンス補正量を
供給し得るようにしたコンバーゼンス回路に関す
る。
〔従来の技術〕
従来のコンバーゼンス装置は、特開昭55−
163981号公報に記載のように、デジタルコンバー
ゼンス回路を用い水平プランキング期間内でデジ
タル的に水平走査読み出し開始点のコンバーゼン
ス補正量の保持期間を水平走査読み出し終了点の
コンバーゼンス補正量の保持期間より長くし、コ
ンバーゼンスヨークというインダクタンスによる
LPF（ローパスフイルタ）作用で水平走査読み出
し開始点において発生する波形の尾引き現象を防
止する例が知られている。
163981号公報に記載のように、デジタルコンバー
ゼンス回路を用い水平プランキング期間内でデジ
タル的に水平走査読み出し開始点のコンバーゼン
ス補正量の保持期間を水平走査読み出し終了点の
コンバーゼンス補正量の保持期間より長くし、コ
ンバーゼンスヨークというインダクタンスによる
LPF（ローパスフイルタ）作用で水平走査読み出
し開始点において発生する波形の尾引き現象を防
止する例が知られている。
しかしコンバーゼンス出力アンプの電圧飽和に
よる画面異常防止については配慮されていなかつ
た。
よる画面異常防止については配慮されていなかつ
た。
従来技術は、コンバーゼンス出力アンプの電圧
飽和について配慮がされておらず、飽和に伴い発
生する補正電流波形のハンチングにより画面左・
右端で異常を来たしコンバーゼンス補正ができな
いという問題があつた。
飽和について配慮がされておらず、飽和に伴い発
生する補正電流波形のハンチングにより画面左・
右端で異常を来たしコンバーゼンス補正ができな
いという問題があつた。
これを第５図，第６図を用いて説明する。
第５図は従来の垂直コンバーゼンス回路を示す
回路図であり、第６図はそれに関連した各部信号
波形図である。第５図において、１は乗算器、２
は加算器、３はコンバーゼンス出力アンプ、４は
垂直コンバーゼンスヨーク、６は垂直ノコギリ電
圧、７は水平ノコギリ電圧、８は水平パラボラ電
圧、である。
回路図であり、第６図はそれに関連した各部信号
波形図である。第５図において、１は乗算器、２
は加算器、３はコンバーゼンス出力アンプ、４は
垂直コンバーゼンスヨーク、６は垂直ノコギリ電
圧、７は水平ノコギリ電圧、８は水平パラボラ電
圧、である。
さて第５図に示すように、垂直コンバーゼンス
回路は、キーストン歪補正用として垂直ノコギリ
波電圧６と、水平ノコギリ波電圧７を乗算器１で
かけ合わせ、アンプ３を介し垂直コンバーゼンス
ヨーク４に垂直周期で振幅変調した水平ノコギリ
波電流を流している。しかし、第６図に示すよう
に、水平ノコギリ波電流（垂直コンバーゼンス電
流ニ）は、水平帰線期間で急しゆんに変化するた
め、アンプ３の電源電圧が低い、すなわちダイナ
ミツクレンジが狭いと飽和する。飽和回復後、第
６図の垂直コンバーゼンス電流波形ニのように制
動が悪くハンチングが生じ、画面に異常がでるた
め十分な補正をかけることができない。
回路は、キーストン歪補正用として垂直ノコギリ
波電圧６と、水平ノコギリ波電圧７を乗算器１で
かけ合わせ、アンプ３を介し垂直コンバーゼンス
ヨーク４に垂直周期で振幅変調した水平ノコギリ
波電流を流している。しかし、第６図に示すよう
に、水平ノコギリ波電流（垂直コンバーゼンス電
流ニ）は、水平帰線期間で急しゆんに変化するた
め、アンプ３の電源電圧が低い、すなわちダイナ
ミツクレンジが狭いと飽和する。飽和回復後、第
６図の垂直コンバーゼンス電流波形ニのように制
動が悪くハンチングが生じ、画面に異常がでるた
め十分な補正をかけることができない。
また、垂直コンバーゼンスヨーク４に水平パラ
ボラ波電流を流しコンバーゼンス補正を行なう
Ｔ／Ｂ歪補正も上記と同様の現象が発生する。
ボラ波電流を流しコンバーゼンス補正を行なう
Ｔ／Ｂ歪補正も上記と同様の現象が発生する。
本考案の目的は、水平帰線期間開始点で、水平
ノコギリ波電流を立上げ、垂直コンバーゼンスア
ンプが飽和し、飽和回復後のコンバーゼンスヨー
ク電流の波形の異常を水平帰線期間内で納め、画
面に異常がでることなく、十分な補正を行なうよ
うにすることにある。
ノコギリ波電流を立上げ、垂直コンバーゼンスア
ンプが飽和し、飽和回復後のコンバーゼンスヨー
ク電流の波形の異常を水平帰線期間内で納め、画
面に異常がでることなく、十分な補正を行なうよ
うにすることにある。
水平偏向回路用のPLL回路とは、別に垂直コ
ンバーゼンス回路のキーストン歪補正及びＴ／Ｂ
歪補正に用いる水平パルスの発生用として、第２
のPLL回路を持つ（入力信号はフライバツクパ
ルス）。
ンバーゼンス回路のキーストン歪補正及びＴ／Ｂ
歪補正に用いる水平パルスの発生用として、第２
のPLL回路を持つ（入力信号はフライバツクパ
ルス）。
第２のPLL回路とモノマルチにより映像信号
のブランキング期間開始点で立上る水平パルスを
得て、かかる水平パルスを積分して垂直コンバー
ゼンス回路に供給する。この回路構成により、前
述の画面の異常を防止でき十分なコンバーゼンス
補正が可能となる。
のブランキング期間開始点で立上る水平パルスを
得て、かかる水平パルスを積分して垂直コンバー
ゼンス回路に供給する。この回路構成により、前
述の画面の異常を防止でき十分なコンバーゼンス
補正が可能となる。
第２のPLL回路のVCO（電圧制御型発振器）の
発振周波数をPLLの引き込み範囲内で低くする
ことにより、第２のPLL回路の入力信号である
水平フライバツクパルスよりも位相が前に進み、
映像信号のブランキング期間の開始直前に立上る
水平パルスを作ることができる。この回路構成に
より、前述したコンバーゼンス補正電流のハンチ
ングを水平ブランキング期間に納めることが可能
となり、前述の問題を解決することができる。
発振周波数をPLLの引き込み範囲内で低くする
ことにより、第２のPLL回路の入力信号である
水平フライバツクパルスよりも位相が前に進み、
映像信号のブランキング期間の開始直前に立上る
水平パルスを作ることができる。この回路構成に
より、前述したコンバーゼンス補正電流のハンチ
ングを水平ブランキング期間に納めることが可能
となり、前述の問題を解決することができる。
次に図を参照して本考案の実施例を説明する。
第１図は本考案の一実施例を示す回路図、第２
図はその説明に必要な諸信号の波形図、である。
図はその説明に必要な諸信号の波形図、である。
第１図において、１１は水平フライバツクパル
ス入力端子、１２は位相検波器、１３はローパス
フイルタ（LPF）、１４は電圧制御型発振器、１
５はモノマルチバイブレータ、１６は水平パルス
出力端子、１７は積分器、１９は可変抵抗器、２
０は電源端子、である。
ス入力端子、１２は位相検波器、１３はローパス
フイルタ（LPF）、１４は電圧制御型発振器、１
５はモノマルチバイブレータ、１６は水平パルス
出力端子、１７は積分器、１９は可変抵抗器、２
０は電源端子、である。
第１図において、可変抵抗器１９を可変し、
VCO１４の発振周波数をPLLの引き込み範囲内
で低くすることにより端子１１に入力する水平フ
ライバツクパルスｂより位相の進んだVCO１４
の出力電圧波形を得る。VCO１４の出力電圧は
モノマルチ５によりパルス幅を調整できる。
VCO１４の発振周波数をPLLの引き込み範囲内
で低くすることにより端子１１に入力する水平フ
ライバツクパルスｂより位相の進んだVCO１４
の出力電圧波形を得る。VCO１４の出力電圧は
モノマルチ５によりパルス幅を調整できる。
上記の回路構成により水平パルス出力端子１６
に得た水平パルスを積分し、水平ノコギリ波電圧
８として、前述の第５図の垂直コンバーゼンス回
路に供給する。この場合、垂直コンバーゼンスヨ
ーク４に流れる水平ノコギリ波電流は第２図のｄ
のように画面内での異常はなくなり、コンバーゼ
ンスを補正することが可能となつて、従来の問題
を解決できる。
に得た水平パルスを積分し、水平ノコギリ波電圧
８として、前述の第５図の垂直コンバーゼンス回
路に供給する。この場合、垂直コンバーゼンスヨ
ーク４に流れる水平ノコギリ波電流は第２図のｄ
のように画面内での異常はなくなり、コンバーゼ
ンスを補正することが可能となつて、従来の問題
を解決できる。
上記はキーストン歪補正の場合であるが同様に
Ｔ／Ｂ歪補正の場合も同様の効果を得ることがで
きる。尚、Ｔ／Ｂ歪補正は、上記の水平ノコギリ
波電圧を更に積分し、第５図の垂直コンバーゼン
ス回路に供給し補正を得てる。
Ｔ／Ｂ歪補正の場合も同様の効果を得ることがで
きる。尚、Ｔ／Ｂ歪補正は、上記の水平ノコギリ
波電圧を更に積分し、第５図の垂直コンバーゼン
ス回路に供給し補正を得てる。
また、第３図にVCOの周波数調整を無調整化
できる実施例を示す。
できる実施例を示す。
第３図において、第１図におけるのと同じもの
には同じ符号を付してある。そのほか、２１はモ
ノマルチバイブレータである。
には同じ符号を付してある。そのほか、２１はモ
ノマルチバイブレータである。
第３図において、モノマルチ１５の出力ｃの立
上りと水平フライバツクパルスＡの位相を位相検
波器１２で比較する回路構成によりVCO１４の
出力電圧Ｂは２のフライバツクパルスより位相を
進めることができる。また、VCO１４の出力電
圧Ｂはモノマルチ２１によりパルス幅を設定する
ことができる構成にしておけば第１図の回路と同
等の性能を得ることができ、更にVCO１４の発
振周波数の無調整化が可能となる。
上りと水平フライバツクパルスＡの位相を位相検
波器１２で比較する回路構成によりVCO１４の
出力電圧Ｂは２のフライバツクパルスより位相を
進めることができる。また、VCO１４の出力電
圧Ｂはモノマルチ２１によりパルス幅を設定する
ことができる構成にしておけば第１図の回路と同
等の性能を得ることができ、更にVCO１４の発
振周波数の無調整化が可能となる。
本考案によれば、垂直コンバーゼンス回路の出
力アンプの飽和による画面内の異常を防止でき、
これによりコンバーゼンス補正を十分に行なうこ
とが可能となる。
力アンプの飽和による画面内の異常を防止でき、
これによりコンバーゼンス補正を十分に行なうこ
とが可能となる。
尚、本考案は、直接的には、上記問題点を解決
し性能向上を図ることを目的として考案したもの
であるが、下記の応用効果をも有する。
し性能向上を図ることを目的として考案したもの
であるが、下記の応用効果をも有する。
(1) 直視形デイスプレイ
デイスプレイ装置は通常ブランキング信号とし
て、水平フライバツクパルスを用いるが、水平フ
ライパツクパルスは立上り、立下りがなまつてお
り、なまつている部分でブランキング不足を生じ
画面左右端で画像の折り返しが発生する。従つて
本発明で考案した水平パルス発生回路をブランキ
ング回路に用いれば、ブランキングパルスは立上
り、立下りが急峻になるとともに、映像信号のブ
ランキング期間に合わせ、ブランキングパルス幅
を自由に設定できブランキング不足による画像折
返しを防止でき有効である。
て、水平フライバツクパルスを用いるが、水平フ
ライパツクパルスは立上り、立下りがなまつてお
り、なまつている部分でブランキング不足を生じ
画面左右端で画像の折り返しが発生する。従つて
本発明で考案した水平パルス発生回路をブランキ
ング回路に用いれば、ブランキングパルスは立上
り、立下りが急峻になるとともに、映像信号のブ
ランキング期間に合わせ、ブランキングパルス幅
を自由に設定できブランキング不足による画像折
返しを防止でき有効である。
(2) テレビジヨン受信機のネツクシヤドウ防止
テレビジヨン受信機は、電源電圧の変動に伴う
ラスタ欠け防止、及びVTR，VDP使用時の画面
上、下部の異常を見えなくするため、５〜10％程
度のオーバースキヤンを行なつている。このた
め、CRTの電子ビームが、CRTのフアンネル部
に当り、熱応力によりCRTが破壊することがあ
る。（この現象をネツクシヤドウと呼ぶ。） 本考案の応力例である、上記(1)のブランキング
回路を用いれば、ブランキングパルス幅は自由に
設定できるためネツクシヤドウを防止できる。ま
た、このネツクシヤドウの防止により、偏向感度
の高い偏向ヨーク（以下DYと略す）。すなわち、
ネツクシヤドウの発生し易い全長の長いDYが使
用可能となり、偏向感度をUPでき省電力化が可
能となる。（偏向感度を５％UPすると偏向パワー
は15％低減できる。） (3) テレビジヨン受信機の高圧パワーの低減 上記ネツクシヤドウの防止により、画面表示期
間外でCRTを光らせる必要がなくなり、無駄な
高圧パワーを低減できる。これにより省電力化が
可能となる。
ラスタ欠け防止、及びVTR，VDP使用時の画面
上、下部の異常を見えなくするため、５〜10％程
度のオーバースキヤンを行なつている。このた
め、CRTの電子ビームが、CRTのフアンネル部
に当り、熱応力によりCRTが破壊することがあ
る。（この現象をネツクシヤドウと呼ぶ。） 本考案の応力例である、上記(1)のブランキング
回路を用いれば、ブランキングパルス幅は自由に
設定できるためネツクシヤドウを防止できる。ま
た、このネツクシヤドウの防止により、偏向感度
の高い偏向ヨーク（以下DYと略す）。すなわち、
ネツクシヤドウの発生し易い全長の長いDYが使
用可能となり、偏向感度をUPでき省電力化が可
能となる。（偏向感度を５％UPすると偏向パワー
は15％低減できる。） (3) テレビジヨン受信機の高圧パワーの低減 上記ネツクシヤドウの防止により、画面表示期
間外でCRTを光らせる必要がなくなり、無駄な
高圧パワーを低減できる。これにより省電力化が
可能となる。
第１図は本発明の一実施例を示す回路図、第２
図はその説明に必要な諸信号の波形図、第３図は
本発明の他の実施例を示す回路図、第４図はその
説明に必要な諸信号の波形図、第５図は従来の垂
直コンバーゼンス回路を示す回路図、第６図は第
５図の回路に関連した各部信号の波形図、であ
る。 １１……フライバツクパルス入力端子、１２…
…位相検波器、１３……ローパスフイルタ、１４
……電圧制御型発振器、１５，１８……モノマル
チ、１６……水平パルス出力端子、１７……積分
器。
図はその説明に必要な諸信号の波形図、第３図は
本発明の他の実施例を示す回路図、第４図はその
説明に必要な諸信号の波形図、第５図は従来の垂
直コンバーゼンス回路を示す回路図、第６図は第
５図の回路に関連した各部信号の波形図、であ
る。 １１……フライバツクパルス入力端子、１２…
…位相検波器、１３……ローパスフイルタ、１４
……電圧制御型発振器、１５，１８……モノマル
チ、１６……水平パルス出力端子、１７……積分
器。
Claims (1)
- 【実用新案登録請求の範囲】 入力パルスと、帰還パルスの位相を比較する位
相検出器と、該位相検出器の出力を入力し平均化
するローパスフイルタと、該ローパフイルタの出
力を制御電圧とする電圧制御型発振器とにより構
成されたPLL回路を有したデイスプレイ装置の
コンバーゼンス回路において、 該PLL回路の帰還回路に遅延回路を挿入し、
該PLL回路の入力パルスとして水平帰線パルス
を入力することにより、該PLL回路からの出力
として該帰線パルスよりも位相の進んだ水平パル
ス信号を得てこれに基づいてコンバーゼンス補正
信号を得ることにより出力アンプの飽和を水平帰
線帰還内に納めるようにしたことを特徴とするデ
イスプレイ装置のコンバーゼンス回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986125834U JPH0543586Y2 (ja) | 1986-08-20 | 1986-08-20 | |
| US07/084,125 US4814671A (en) | 1986-08-20 | 1987-08-12 | Convergence circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986125834U JPH0543586Y2 (ja) | 1986-08-20 | 1986-08-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6333280U JPS6333280U (ja) | 1988-03-03 |
| JPH0543586Y2 true JPH0543586Y2 (ja) | 1993-11-02 |
Family
ID=14920088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986125834U Expired - Lifetime JPH0543586Y2 (ja) | 1986-08-20 | 1986-08-20 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4814671A (ja) |
| JP (1) | JPH0543586Y2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0470291A (ja) * | 1990-07-11 | 1992-03-05 | Sony Corp | 陰極線管補正回路 |
| US5644196A (en) * | 1993-12-08 | 1997-07-01 | Thomson Consumer Electronics, Inc. | Beam landing location error correction arrangement |
| AU6662994A (en) * | 1993-12-08 | 1995-06-27 | Thomson Consumer Electronics, Inc | Beam landing location error correction arrangement |
| DE69327179T2 (de) * | 1993-12-22 | 2000-06-15 | Thomson Consumer Electronics, Inc. | Korrektur von linearitätsfehlern |
| US6011527A (en) * | 1993-12-22 | 2000-01-04 | Thomson Consumer Electronics, Inc. | Correction of linearity errors |
| US5648703A (en) * | 1994-12-08 | 1997-07-15 | Thomson Consumer Electronics, Inc. | Deflection correction signal timing |
| US5949499A (en) * | 1997-03-19 | 1999-09-07 | Thomson Consumer Electronics, Inc. | Power sensor circuit for a conference system |
| KR100242841B1 (ko) * | 1997-05-27 | 2000-02-01 | 윤종용 | 디스플레이 장치의 상하 왜곡 보정 회로 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3953760A (en) * | 1973-04-10 | 1976-04-27 | Matsushita Electric Industrial Co., Ltd. | Dynamic electron beam convergence apparatus |
| US4631587A (en) * | 1985-02-19 | 1986-12-23 | Zenith Electronics Corporation | Field responsive vertical pulse generator |
-
1986
- 1986-08-20 JP JP1986125834U patent/JPH0543586Y2/ja not_active Expired - Lifetime
-
1987
- 1987-08-12 US US07/084,125 patent/US4814671A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4814671A (en) | 1989-03-21 |
| JPS6333280U (ja) | 1988-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0543586Y2 (ja) | ||
| US3668463A (en) | Raster correction circuit utilizing vertical deflection signals and high voltage representative signals to modulate the voltage regulator circuit | |
| US5550441A (en) | Parabolic correction signal amplitude control loop | |
| JPH029504B2 (ja) | ||
| US5596250A (en) | Timing of deflection waveform correction circuit | |
| US3439221A (en) | Deflection system with linearity correction network | |
| CA1299741C (en) | Raster distortion corrected deflection circuit | |
| US5528112A (en) | Deflection correction signal generator | |
| KR100363053B1 (ko) | 편향보정파형발생기및비디오디스플레이시스템 | |
| JP3514317B2 (ja) | ラスタ歪み補正配置 | |
| JP3056490B2 (ja) | 偏向装置 | |
| JPH0374996B2 (ja) | ||
| JP2559379B2 (ja) | デイスプレイ装置のコンバ−ゼンス回路 | |
| JP3369171B2 (ja) | テレビジョン装置におけるダイナミック集束電圧の発生回路 | |
| JP3137118B2 (ja) | テレビジョン偏向装置 | |
| US6894731B2 (en) | Raster distortion correction arrangement | |
| JPH089188A (ja) | ダイナミックフォーカス回路 | |
| JPS6214776Y2 (ja) | ||
| JPH089971Y2 (ja) | 水平偏向振幅変調回路 | |
| JPS6041912B2 (ja) | 鮮鋭度改善回路 | |
| JPS6117588Y2 (ja) | ||
| PL112655B1 (en) | Switched over deflection system | |
| JP3473713B2 (ja) | ブランキングパルス作成回路 | |
| JPH04355568A (ja) | 水平出力回路用電源装置 | |
| JPH1075380A (ja) | 水平振幅変調回路 |