JPH089188A - ダイナミックフォーカス回路 - Google Patents
ダイナミックフォーカス回路Info
- Publication number
- JPH089188A JPH089188A JP13985594A JP13985594A JPH089188A JP H089188 A JPH089188 A JP H089188A JP 13985594 A JP13985594 A JP 13985594A JP 13985594 A JP13985594 A JP 13985594A JP H089188 A JPH089188 A JP H089188A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- circuit
- pulse
- vertical
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】水平、垂直偏向回路の各波形に対して位相の一
致したパラボラ波電圧を発生するダイナッミックフォー
カス回路を提供する。 【構成】ＰＣ、ループフィルタ、ＶＣＯ、モノマルチを
組み合わせたパルス進相回路を用いて、パラボラ波発生
用基準パルスの位相を進相させ、これにより、後段に接
続する回路の遅延分を補償する。 【効果】水平、垂直偏向回路の各波形に対して位相の一
致した水平、垂直パラボラ波電圧を発生できるため、画
面全域で、良好なフォーカス性能が得られる。
致したパラボラ波電圧を発生するダイナッミックフォー
カス回路を提供する。 【構成】ＰＣ、ループフィルタ、ＶＣＯ、モノマルチを
組み合わせたパルス進相回路を用いて、パラボラ波発生
用基準パルスの位相を進相させ、これにより、後段に接
続する回路の遅延分を補償する。 【効果】水平、垂直偏向回路の各波形に対して位相の一
致した水平、垂直パラボラ波電圧を発生できるため、画
面全域で、良好なフォーカス性能が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、ダイナミックフォーカ
ス（以下、ＤＦ）回路を用い、パラボラ波電圧を印加す
る事によって、フォーカス性能を向上させることができ
るブラウン管（以下、ＤＦ球）を使用するＴＶ、ディス
プレイにおいて、そのパラボラ波電圧の位相を可変する
方法に関する。
ス（以下、ＤＦ）回路を用い、パラボラ波電圧を印加す
る事によって、フォーカス性能を向上させることができ
るブラウン管（以下、ＤＦ球）を使用するＴＶ、ディス
プレイにおいて、そのパラボラ波電圧の位相を可変する
方法に関する。
【０００２】
【従来の技術】ＤＦ球を用いたＴＶ、ディスプレイで
は、パラボラ波電圧を発生、増幅するＤＦ回路を用い
て、フォーカス性能向上をはかっている。このパラボラ
波電圧は図１に示す様に、一般的には、水平走査周波数
（以下、ｆH）に同期したパラボラ波電圧（以下、ＰＶ
H）と垂直走査周波数（以下、ｆV）に同期したパラボラ
波電圧（以下、ＰＶV）の２つのパラボラ波電圧が必要
で、これらを合成、増幅した後の電圧（以下ＤＦ電圧）
をＤＦ球のフォーカス端子に印加することによって、Ｄ
Ｆ球全面にて最良のフォーカス特性を得ることができ
る。なお、一般にパラボラ波電圧と偏向電流、映像信号
の位相関係は、図１に示す状態の時、最良のフォーカス
特性が得られる。
は、パラボラ波電圧を発生、増幅するＤＦ回路を用い
て、フォーカス性能向上をはかっている。このパラボラ
波電圧は図１に示す様に、一般的には、水平走査周波数
（以下、ｆH）に同期したパラボラ波電圧（以下、ＰＶ
H）と垂直走査周波数（以下、ｆV）に同期したパラボラ
波電圧（以下、ＰＶV）の２つのパラボラ波電圧が必要
で、これらを合成、増幅した後の電圧（以下ＤＦ電圧）
をＤＦ球のフォーカス端子に印加することによって、Ｄ
Ｆ球全面にて最良のフォーカス特性を得ることができ
る。なお、一般にパラボラ波電圧と偏向電流、映像信号
の位相関係は、図１に示す状態の時、最良のフォーカス
特性が得られる。
【０００３】このパラボラ波電圧の発生方法について
は、ｆH、ｆVに同期したパルスから２重積分を行って、
ＰＶH、ＰＶVを生成する方法が例えば特開昭６３−２６
０３６５号公報で提案されている。
は、ｆH、ｆVに同期したパルスから２重積分を行って、
ＰＶH、ＰＶVを生成する方法が例えば特開昭６３−２６
０３６５号公報で提案されている。
【０００４】
【発明が解決しようとする課題】しかし、上記従来技術
の方法では、ＰＶH、ＰＶV発生回路での遅延、増幅段で
の遅延により、基準としたパルスよりＤＦ球に印加する
ＤＦ電圧の位相は遅れ、結果として偏向電流、または、
映像信号に対して、最適なＤＦ補正とは、ならなかっ
た。
の方法では、ＰＶH、ＰＶV発生回路での遅延、増幅段で
の遅延により、基準としたパルスよりＤＦ球に印加する
ＤＦ電圧の位相は遅れ、結果として偏向電流、または、
映像信号に対して、最適なＤＦ補正とは、ならなかっ
た。
【０００５】そこで、本発明の目的は、上記従来技術の
欠点を解決し、基準となるパルスに対して、ＤＦ電圧の
位相が遅れることなく、最適なＤＦ補正を実現するＤＦ
回路を提供することにある。
欠点を解決し、基準となるパルスに対して、ＤＦ電圧の
位相が遅れることなく、最適なＤＦ補正を実現するＤＦ
回路を提供することにある。
【０００６】
【課題を解決するための手段】上記目的実現のための第
１の手段は、ＰＶH、ＰＶV発生回路および増幅段での遅
延分を補償するよう、基準となるパルスから進相させる
パルス進相回路を挿入し、それによって、新たに生成し
たパルスを用いてＰＶH、ＰＶVを発生、増幅する方法で
ある。
１の手段は、ＰＶH、ＰＶV発生回路および増幅段での遅
延分を補償するよう、基準となるパルスから進相させる
パルス進相回路を挿入し、それによって、新たに生成し
たパルスを用いてＰＶH、ＰＶVを発生、増幅する方法で
ある。
【０００７】また上記目的実現のための第２の手段は、
ＰＶH、ＰＶVを発生するための基準パルスに対して、水
平偏向回路、垂直偏向回路に供給する偏向基準パルス
を、パルス遅延回路を用いて、ＰＶH、ＰＶV発生回路、
および増幅段での遅延分だけ遅らせる方法である。
ＰＶH、ＰＶVを発生するための基準パルスに対して、水
平偏向回路、垂直偏向回路に供給する偏向基準パルス
を、パルス遅延回路を用いて、ＰＶH、ＰＶV発生回路、
および増幅段での遅延分だけ遅らせる方法である。
【０００８】
【作用】上記、第１の手段に示したパルス進相回路は、
電圧制御パルス発振器（以下、ＶＣＯ）とループフィル
タ、位相比較器（以下、ＰＣ）、ワンショットマルチバ
イブレータ（以下、モノマルチ）を用いたフェーズロッ
クループ（以下、ＰＬＬ）によって実現でき、これに、
基準パルスを入力することによりＰＬＬがロックした状
態では、モノマルチの遅延量だけ進相したパルスが出力
される。よって、このモノマルチの遅延量を用いて、後
段に接続するＰＶH、ＰＶV発生回路の遅延、増幅段での
遅延量を補償すれば、基準パルスと位相の一致したＤＦ
電圧が得られ、最良なフォーカス特性が得られるＤＦ回
路とすることができる。
電圧制御パルス発振器（以下、ＶＣＯ）とループフィル
タ、位相比較器（以下、ＰＣ）、ワンショットマルチバ
イブレータ（以下、モノマルチ）を用いたフェーズロッ
クループ（以下、ＰＬＬ）によって実現でき、これに、
基準パルスを入力することによりＰＬＬがロックした状
態では、モノマルチの遅延量だけ進相したパルスが出力
される。よって、このモノマルチの遅延量を用いて、後
段に接続するＰＶH、ＰＶV発生回路の遅延、増幅段での
遅延量を補償すれば、基準パルスと位相の一致したＤＦ
電圧が得られ、最良なフォーカス特性が得られるＤＦ回
路とすることができる。
【０００９】また、上記、第２の手段に示したパルス遅
延回路は、モノマルチを用いて実現でき、これにより、
水平偏向電流、垂直偏向電流の位相は、ＰＶH、ＰＶV発
生回路、および増幅段での遅延量と同じだけ遅延するこ
とができ、結果、水平偏向電流、垂直偏向電流の位相と
一致したＤＦ電圧が得られ、最良なフォーカス特性が得
られるＤＦ回路とすることができる。
延回路は、モノマルチを用いて実現でき、これにより、
水平偏向電流、垂直偏向電流の位相は、ＰＶH、ＰＶV発
生回路、および増幅段での遅延量と同じだけ遅延するこ
とができ、結果、水平偏向電流、垂直偏向電流の位相と
一致したＤＦ電圧が得られ、最良なフォーカス特性が得
られるＤＦ回路とすることができる。
【００１０】
【実施例】以下に本発明の第１の手段の実施例の説明を
示す。図２は、本発明の第１の手段のＤＦ回路の構成を
示したものである。水平基準パルスをパルス進相回路１
０に入力し、後段に接続する水平パラボラ波発生回路
９、加算回路８、増幅回路７の遅延量を補償する様、進
相させたパルスを生成する。このパルスを水平パラボラ
波発生回路９に入力してＰＶHを得る。また、垂直基準
パルスをパルス進相回路１６に入力し、同様に後段に接
続する垂直パラボラ波発生回路１５、加算回路８、増幅
回路７の遅延量を補償する様、進相させたパルスを生成
する。このパルスを垂直パラボラ波発生回路１５に入力
してＰＶVを得る。このＰＶH、ＰＶVを加算回路８に入
力して加算し、次に増幅回路７に入力して、ＤＦ球に必
要な電圧振幅に増幅し、コンデンサ６を通して、フライ
バックトランス５（以下、ＦＢＴ）で生成した直流電圧
に重畳して、ＤＦ球のフォーカス端子４に印加する。な
お、上述した、水平基準パルスとしては、フライバック
パルス、水平同期パルス、水平ブランキングパルス等が
使用でき、垂直基準パルスとしては、垂直ブランキング
パルス、水平同期パルス、ポンプアップ電圧等が使用で
きる。
示す。図２は、本発明の第１の手段のＤＦ回路の構成を
示したものである。水平基準パルスをパルス進相回路１
０に入力し、後段に接続する水平パラボラ波発生回路
９、加算回路８、増幅回路７の遅延量を補償する様、進
相させたパルスを生成する。このパルスを水平パラボラ
波発生回路９に入力してＰＶHを得る。また、垂直基準
パルスをパルス進相回路１６に入力し、同様に後段に接
続する垂直パラボラ波発生回路１５、加算回路８、増幅
回路７の遅延量を補償する様、進相させたパルスを生成
する。このパルスを垂直パラボラ波発生回路１５に入力
してＰＶVを得る。このＰＶH、ＰＶVを加算回路８に入
力して加算し、次に増幅回路７に入力して、ＤＦ球に必
要な電圧振幅に増幅し、コンデンサ６を通して、フライ
バックトランス５（以下、ＦＢＴ）で生成した直流電圧
に重畳して、ＤＦ球のフォーカス端子４に印加する。な
お、上述した、水平基準パルスとしては、フライバック
パルス、水平同期パルス、水平ブランキングパルス等が
使用でき、垂直基準パルスとしては、垂直ブランキング
パルス、水平同期パルス、ポンプアップ電圧等が使用で
きる。
【００１１】次に本発明の中心となるパルス進相回路の
詳細について図３に示す。これは、図２中の１０、１６
で示した部分に相当する。２１は、エッジ比較型のＰＣ
で図２中の１４、２０に相当する。２２は、ループフィ
ルタで、図２中の１３、１９に相当する。本図では、一
例として１次のリードラグフィルタで示しているが、さ
らに高次のフィルタを用いても良いし、アクティブフィ
ルタを用いても良い。２６は、入力電圧に比例した周波
数の繰り返しパルスを発生するＶＣＯであり、発生する
パルスのデューティ比は任意であり、一般的なＶＣＯが
発生する方形波でも問題はない。２７は、入力パルスの
エッジからコンデンサ２８、抵抗２９の時定数に比例し
た幅のパルスを発生するモノマルチである。２１、２
２、２６、２７はＰＬＬを構成しており、この動作を次
に説明する。
詳細について図３に示す。これは、図２中の１０、１６
で示した部分に相当する。２１は、エッジ比較型のＰＣ
で図２中の１４、２０に相当する。２２は、ループフィ
ルタで、図２中の１３、１９に相当する。本図では、一
例として１次のリードラグフィルタで示しているが、さ
らに高次のフィルタを用いても良いし、アクティブフィ
ルタを用いても良い。２６は、入力電圧に比例した周波
数の繰り返しパルスを発生するＶＣＯであり、発生する
パルスのデューティ比は任意であり、一般的なＶＣＯが
発生する方形波でも問題はない。２７は、入力パルスの
エッジからコンデンサ２８、抵抗２９の時定数に比例し
た幅のパルスを発生するモノマルチである。２１、２
２、２６、２７はＰＬＬを構成しており、この動作を次
に説明する。
【００１２】ＰＣ２１は、水平周期、もしくは垂直周期
に同期した基準パルスとモノマルチ２７からの出力パル
スＱ￣（出力パルスＱの位相反転パルス）を入力し、そ
れぞれのエッジを比較し、その位相差に応じた電圧を出
力する。ループフィルタ２２は、ＰＣ２１の出力電圧を
直流電圧に変換して出力する。ＶＣＯ２６は、入力され
た直流電圧に比例した周波数の繰り返しパルスを発生す
る。モノマルチ２７は、入力されたこの繰り返しパルス
から、コンデンサ２８、抵抗２９の時定数に比例した幅
のパルスＱとＱ￣を出力する。この出力パルスのうち、
Ｑは次段の水平パラボラ波発生回路９、１５に入力し、
Ｑ￣は前述したように、ＰＣ２１へ入力する。次に各部
の電圧波形を図４に示す。（ａ）は、基準パルスで、こ
の立ち上がりエッジと（ｂ）に示すモノマルチ２７の出
力パルスＱ￣の立ち上がりエッジとが一致するようにＰ
ＬＬがロックする。その状態でのモノマルチ２７の出力
パルスＱの波形を（ｃ）に示す。このパルスの立ち上が
りエッジは、基準パルスの立ち上がりエッジに対して、
モノマルチ２７の出力パルスＱの幅だけ進んでいる。ま
た、この時のＶＣＯ２６の発振パルスを（ｄ）に示す。
この波形は、ＶＣＯ２６として方形波発振器を用いた場
合で示しているが、前述したように、パルスデューティ
に関しては任意で問題ない。（ｅ）は、（ｃ）で示した
モノマルチ２７の出力パルスＱから、次段の水平パラボ
ラ波発生回路９、１５、その後段の加算回路８、増幅回
路７によって生成したＤＦ電圧波形で、水平パラボラ波
発生回路９、垂直パラボラ波発生回路１５、加算回路
８、増幅回路７での遅延Ａを含んでいる。いま、水平周
期での動作を例にとり、（ａ）の基準パルスをフライバ
ックパルスから作成したものとすると、水平偏向電流波
形は、（ｆ）に示す波形となり、生成したパラボラ波の
位相をこの偏向電流に同期させるためには、基準パルス
のパルス幅をＴとすると、モノマルチ２６の出力パルス
幅をＡ−Ｔ／２とすればよい。また、出力パラボラ波の
位相を調整可能としたければ、モノマルチ２６のパルス
幅を変化させれば良く、このためには、コンデンサ２８
と抵抗２９の時定数を変化すれば良いため、実際的に
は、コンデンサ２８をバリコンにするか、抵抗２９を可
変抵抗にすればよい。また、図５に示す様にモノマルチ
として、直流電圧により、出力パルス幅を変化させられ
る、電圧制御型のモノマルチを用いれば、出力パラボラ
波の位相を直流電圧で制御でき、この電圧をマイコンに
つながれたＤ／Ａコンバータ（以下、ＤＡＣ）等により
制御してやれば、さらに精度の高いＤＦ回路を実現でき
る。
に同期した基準パルスとモノマルチ２７からの出力パル
スＱ￣（出力パルスＱの位相反転パルス）を入力し、そ
れぞれのエッジを比較し、その位相差に応じた電圧を出
力する。ループフィルタ２２は、ＰＣ２１の出力電圧を
直流電圧に変換して出力する。ＶＣＯ２６は、入力され
た直流電圧に比例した周波数の繰り返しパルスを発生す
る。モノマルチ２７は、入力されたこの繰り返しパルス
から、コンデンサ２８、抵抗２９の時定数に比例した幅
のパルスＱとＱ￣を出力する。この出力パルスのうち、
Ｑは次段の水平パラボラ波発生回路９、１５に入力し、
Ｑ￣は前述したように、ＰＣ２１へ入力する。次に各部
の電圧波形を図４に示す。（ａ）は、基準パルスで、こ
の立ち上がりエッジと（ｂ）に示すモノマルチ２７の出
力パルスＱ￣の立ち上がりエッジとが一致するようにＰ
ＬＬがロックする。その状態でのモノマルチ２７の出力
パルスＱの波形を（ｃ）に示す。このパルスの立ち上が
りエッジは、基準パルスの立ち上がりエッジに対して、
モノマルチ２７の出力パルスＱの幅だけ進んでいる。ま
た、この時のＶＣＯ２６の発振パルスを（ｄ）に示す。
この波形は、ＶＣＯ２６として方形波発振器を用いた場
合で示しているが、前述したように、パルスデューティ
に関しては任意で問題ない。（ｅ）は、（ｃ）で示した
モノマルチ２７の出力パルスＱから、次段の水平パラボ
ラ波発生回路９、１５、その後段の加算回路８、増幅回
路７によって生成したＤＦ電圧波形で、水平パラボラ波
発生回路９、垂直パラボラ波発生回路１５、加算回路
８、増幅回路７での遅延Ａを含んでいる。いま、水平周
期での動作を例にとり、（ａ）の基準パルスをフライバ
ックパルスから作成したものとすると、水平偏向電流波
形は、（ｆ）に示す波形となり、生成したパラボラ波の
位相をこの偏向電流に同期させるためには、基準パルス
のパルス幅をＴとすると、モノマルチ２６の出力パルス
幅をＡ−Ｔ／２とすればよい。また、出力パラボラ波の
位相を調整可能としたければ、モノマルチ２６のパルス
幅を変化させれば良く、このためには、コンデンサ２８
と抵抗２９の時定数を変化すれば良いため、実際的に
は、コンデンサ２８をバリコンにするか、抵抗２９を可
変抵抗にすればよい。また、図５に示す様にモノマルチ
として、直流電圧により、出力パルス幅を変化させられ
る、電圧制御型のモノマルチを用いれば、出力パラボラ
波の位相を直流電圧で制御でき、この電圧をマイコンに
つながれたＤ／Ａコンバータ（以下、ＤＡＣ）等により
制御してやれば、さらに精度の高いＤＦ回路を実現でき
る。
【００１３】なお、以上の動作は、すべてのパルスにつ
いて、立ち上がりエッジで説明したが、同じように立ち
下がりエッジでも説明でき、動作は等価である。
いて、立ち上がりエッジで説明したが、同じように立ち
下がりエッジでも説明でき、動作は等価である。
【００１４】これらの動作により、ＰＶH、ＰＶV、各々
について、その後段に接続する水平パラボラ波発生回路
９、垂直パラボラ波発生回路１５、加算回路８、増幅回
路７での遅延を補償し、水平、垂直偏向回路の各波形と
位相の一致したＤＦ電圧が発生できる。
について、その後段に接続する水平パラボラ波発生回路
９、垂直パラボラ波発生回路１５、加算回路８、増幅回
路７での遅延を補償し、水平、垂直偏向回路の各波形と
位相の一致したＤＦ電圧が発生できる。
【００１５】つぎに、本発明の第２の手段の実施例につ
いて、以下に示す。図６は、本発明の第２の手段のＤＦ
回路の構成を示したものである。水平同期パルスを水平
パラボラ波発生回路９に入力し、ＰＶHを発生させる。
また、垂直同期パルスを垂直パラボラ発生回路１５に入
力し、ＰＶVを発生させる。このＰＶH、ＰＶVを加算回
路８に入力して加算し、増幅回路７に入力して、ＤＦ球
に必要な電圧振幅に増幅し、コンデンサ６を通して、フ
ライバックトランス５（以下、ＦＢＴ）で生成した直流
電圧に重畳して、ＤＦ球のフォーカス端子４に印加す
る。このときＤＦ球に印加するＤＦ電圧は、入力した水
平および垂直同期パルスに対し、水平パラボラ波発生回
路９、垂直パラボラ波発生回路１５、加算回路８、増幅
回路７での遅延分だけ位相の遅延した波形となる。また
同時に水平同期パルスは、モノマルチ３４にも入力さ
れ、この出力パルスＱ￣をモノマルチ３５に入力し、こ
の出力パルスＱを水平偏向回路３２に入力する。さら
に、垂直同期パルスは、モノマルチ３６にも入力され、
この出力パルスＱ￣をモノマルチ３７に入力し、この出
力パルスＱを垂直偏向回路３１に入力する。これらモノ
マルチ３４、３５、３６、３７は、パルス遅延回路を形
成している。これにより、入力した水平同期パルスに対
して、水平偏向電流の位相は、モノマルチ３４の出力パ
ルス幅だけ遅延させることができ、また、入力した垂直
同期パルスに対して、垂直偏向電流の位相は、モノマル
チ３６の出力パルス幅だけ遅延させることができる。こ
の、水平、垂直偏向電流の位相のそれぞれの遅延量を先
に述べた水平パラボラ波発生回路９、垂直パラボラ発生
回路１５、加算回路８、増幅回路７での遅延分と同じに
なるようモノマルチ３４、３６に接続する時定数を設定
すれば、ＤＦ電圧の水平および垂直パラボラ波成分の遅
延を相殺でき、水平偏向電流、垂直偏向電流とそれぞれ
位相の一致したＤＦ電圧が得られる。次に各部の電圧波
形を図７に示す。（ｉ）は、水平同期パルスもしくは垂
直同期パルスであり、これを基準として水平パラボラ波
発生回路９および垂直パラボラ波発生回路１５によって
ＰＶH、ＰＶVを発生する。（ｉ’）は、１例としての映
像信号を示している。このＰＶH、ＰＶVを加算回路８、
増幅回路７により、加算、増幅して得たＤＦ電圧の水平
パラボラ波成分、垂直パラボラ波成分各々の電圧波形を
（ｖ）に示す。（ｖ）は、各パラボラ波発生回路、加算
回路８、増幅回路７での遅延により、入力した水平、垂
直同期パルスに対して、図中Ｂで示した分だけ遅延して
いる。なお、（ｉｉ）は、（ｉ）で示した水平、垂直同
期パルスをモノマルチ３４、３６に入力して得た、出力
パルスＱ￣を示しており、このパルス幅Ｐは、モノマル
チ３４、３６に接続する時定数を変化することにより変
えられる。（ｉｉｉ）は、（ｉｉ）の波形をモノマルチ
３５、３７に入力して得た出力パルスＱで、この出力パ
ルス幅は、これを入力する水平、垂直偏向回路の仕様に
よって決まり、任意でよい。この出力パルスＱを水平偏
向回路、垂直偏向回路の基準パルスとして入力すること
により水平、垂直偏向回路電流は、（ｉｖ）の様にな
り、水平同期パルス、垂直同期パルスに対して、各々モ
ノマルチ３４、３６のパルス幅だけ遅延する。ここで、
モノマルチ３４、３６の出力パルス幅Ｐの設定値につい
て考えると、ＤＦ電圧の水平、垂直パラボラ波の水平、
垂直同期パルスに対する各々の遅延をＢ、水平、垂直偏
向回路の帰線時間Ｔとすると、Ｐ＝Ｂ−１／２＊Ｔの時
に水平、垂直偏向電流とＤＦ電圧の水平、垂直パラボラ
波成分の各々の位相が一致する。また、出力パラボラ波
の位相を調整可能としたければ、モノマルチ３４、３６
の出力パルス幅を変化させれば良く、このためには、モ
ノマルチ３４、３６に接続する時定数を変化すれば良
い。また、図６の点線で区切られた部分（パルス遅延回
路３８で示した部分）の代わりに、図８に示す様にモノ
マルチとして、直流電圧により、出力パルス幅を変化さ
せられる電圧制御型のモノマルチを用いれば、出力パラ
ボラ波の位相を直流電圧で制御でき、この電圧をマイコ
ンにつながれたＤ／Ａコンバータ（以下、ＤＡＣ）等に
より制御してやれば、さらに精度の高いＤＦ回路を実現
できる。
いて、以下に示す。図６は、本発明の第２の手段のＤＦ
回路の構成を示したものである。水平同期パルスを水平
パラボラ波発生回路９に入力し、ＰＶHを発生させる。
また、垂直同期パルスを垂直パラボラ発生回路１５に入
力し、ＰＶVを発生させる。このＰＶH、ＰＶVを加算回
路８に入力して加算し、増幅回路７に入力して、ＤＦ球
に必要な電圧振幅に増幅し、コンデンサ６を通して、フ
ライバックトランス５（以下、ＦＢＴ）で生成した直流
電圧に重畳して、ＤＦ球のフォーカス端子４に印加す
る。このときＤＦ球に印加するＤＦ電圧は、入力した水
平および垂直同期パルスに対し、水平パラボラ波発生回
路９、垂直パラボラ波発生回路１５、加算回路８、増幅
回路７での遅延分だけ位相の遅延した波形となる。また
同時に水平同期パルスは、モノマルチ３４にも入力さ
れ、この出力パルスＱ￣をモノマルチ３５に入力し、こ
の出力パルスＱを水平偏向回路３２に入力する。さら
に、垂直同期パルスは、モノマルチ３６にも入力され、
この出力パルスＱ￣をモノマルチ３７に入力し、この出
力パルスＱを垂直偏向回路３１に入力する。これらモノ
マルチ３４、３５、３６、３７は、パルス遅延回路を形
成している。これにより、入力した水平同期パルスに対
して、水平偏向電流の位相は、モノマルチ３４の出力パ
ルス幅だけ遅延させることができ、また、入力した垂直
同期パルスに対して、垂直偏向電流の位相は、モノマル
チ３６の出力パルス幅だけ遅延させることができる。こ
の、水平、垂直偏向電流の位相のそれぞれの遅延量を先
に述べた水平パラボラ波発生回路９、垂直パラボラ発生
回路１５、加算回路８、増幅回路７での遅延分と同じに
なるようモノマルチ３４、３６に接続する時定数を設定
すれば、ＤＦ電圧の水平および垂直パラボラ波成分の遅
延を相殺でき、水平偏向電流、垂直偏向電流とそれぞれ
位相の一致したＤＦ電圧が得られる。次に各部の電圧波
形を図７に示す。（ｉ）は、水平同期パルスもしくは垂
直同期パルスであり、これを基準として水平パラボラ波
発生回路９および垂直パラボラ波発生回路１５によって
ＰＶH、ＰＶVを発生する。（ｉ’）は、１例としての映
像信号を示している。このＰＶH、ＰＶVを加算回路８、
増幅回路７により、加算、増幅して得たＤＦ電圧の水平
パラボラ波成分、垂直パラボラ波成分各々の電圧波形を
（ｖ）に示す。（ｖ）は、各パラボラ波発生回路、加算
回路８、増幅回路７での遅延により、入力した水平、垂
直同期パルスに対して、図中Ｂで示した分だけ遅延して
いる。なお、（ｉｉ）は、（ｉ）で示した水平、垂直同
期パルスをモノマルチ３４、３６に入力して得た、出力
パルスＱ￣を示しており、このパルス幅Ｐは、モノマル
チ３４、３６に接続する時定数を変化することにより変
えられる。（ｉｉｉ）は、（ｉｉ）の波形をモノマルチ
３５、３７に入力して得た出力パルスＱで、この出力パ
ルス幅は、これを入力する水平、垂直偏向回路の仕様に
よって決まり、任意でよい。この出力パルスＱを水平偏
向回路、垂直偏向回路の基準パルスとして入力すること
により水平、垂直偏向回路電流は、（ｉｖ）の様にな
り、水平同期パルス、垂直同期パルスに対して、各々モ
ノマルチ３４、３６のパルス幅だけ遅延する。ここで、
モノマルチ３４、３６の出力パルス幅Ｐの設定値につい
て考えると、ＤＦ電圧の水平、垂直パラボラ波の水平、
垂直同期パルスに対する各々の遅延をＢ、水平、垂直偏
向回路の帰線時間Ｔとすると、Ｐ＝Ｂ−１／２＊Ｔの時
に水平、垂直偏向電流とＤＦ電圧の水平、垂直パラボラ
波成分の各々の位相が一致する。また、出力パラボラ波
の位相を調整可能としたければ、モノマルチ３４、３６
の出力パルス幅を変化させれば良く、このためには、モ
ノマルチ３４、３６に接続する時定数を変化すれば良
い。また、図６の点線で区切られた部分（パルス遅延回
路３８で示した部分）の代わりに、図８に示す様にモノ
マルチとして、直流電圧により、出力パルス幅を変化さ
せられる電圧制御型のモノマルチを用いれば、出力パラ
ボラ波の位相を直流電圧で制御でき、この電圧をマイコ
ンにつながれたＤ／Ａコンバータ（以下、ＤＡＣ）等に
より制御してやれば、さらに精度の高いＤＦ回路を実現
できる。
【００１６】なお、以上の動作は、すべてのパルスにつ
いて、立ち上がりエッジで説明したが、同じように立ち
下がりエッジでも説明でき、動作は等価である。
いて、立ち上がりエッジで説明したが、同じように立ち
下がりエッジでも説明でき、動作は等価である。
【００１７】これらの動作により、ＰＶH、ＰＶV、各々
について、その後段に接続する水平パラボラ波発生回路
９、垂直パラボラ波発生回路１５、加算回路８、増幅回
路７での遅延を補償し、水平、垂直偏向電流と位相の一
致したＤＦ電圧が発生できる。
について、その後段に接続する水平パラボラ波発生回路
９、垂直パラボラ波発生回路１５、加算回路８、増幅回
路７での遅延を補償し、水平、垂直偏向電流と位相の一
致したＤＦ電圧が発生できる。
【００１８】
【発明の効果】本発明の第１の手段によれば、基準パル
スに対し、パラボラ波電圧発生回路で発生するパラボラ
波の位相を直線的に進相させることができ、従来のＤＦ
回路で問題となっていたＰＶH、ＰＶVの遅延を補償で
き、水平、垂直の基準パルス、水平・垂直偏向電流に対
して、位相の一致したＤＦ電圧をＤＦ球のフォーカス端
子に印加できるため、画面全域で、良好なフォーカス性
能を実現できる。
スに対し、パラボラ波電圧発生回路で発生するパラボラ
波の位相を直線的に進相させることができ、従来のＤＦ
回路で問題となっていたＰＶH、ＰＶVの遅延を補償で
き、水平、垂直の基準パルス、水平・垂直偏向電流に対
して、位相の一致したＤＦ電圧をＤＦ球のフォーカス端
子に印加できるため、画面全域で、良好なフォーカス性
能を実現できる。
【００１９】また、本発明の第２の手段によれば、水平
偏向電流、垂直偏向電流の位相は、ＰＶH、ＰＶV発生回
路、増幅段での遅延量と同じだけ直線的に遅延すること
ができ、結果、従来のＤＦ回路で問題となっていたＰＶ
H、ＰＶVの遅延を補償でき、水平・垂直偏向電流に対し
て、位相の一致したＤＦ電圧をＤＦ球のフォーカス端子
に印加できるため、画面全域で、良好なフォーカス性能
を実現できる。
偏向電流、垂直偏向電流の位相は、ＰＶH、ＰＶV発生回
路、増幅段での遅延量と同じだけ直線的に遅延すること
ができ、結果、従来のＤＦ回路で問題となっていたＰＶ
H、ＰＶVの遅延を補償でき、水平・垂直偏向電流に対し
て、位相の一致したＤＦ電圧をＤＦ球のフォーカス端子
に印加できるため、画面全域で、良好なフォーカス性能
を実現できる。
【図１】水平周期、垂直周期における一般的に最良なフ
ォーカス性能が得られるパラボラ波位相とＤＦ球のフォ
ーカス端子に印加するそれらの合成波形（ＤＦ電圧）を
示した図である。
ォーカス性能が得られるパラボラ波位相とＤＦ球のフォ
ーカス端子に印加するそれらの合成波形（ＤＦ電圧）を
示した図である。
【図２】本発明の第１の手段であるＤＦ回路の構成を示
したブロック図である。
したブロック図である。
【図３】本発明の第１の手段であるＤＦ回路のパルス進
相回路部の構成を示したブロック図である。
相回路部の構成を示したブロック図である。
【図４】本発明の第１の手段であるＤＦ回路のパルス進
相回路の各部の電圧波形、および、本発明のＤＦ回路の
出力電圧（ＤＦ電圧）を示した図である。
相回路の各部の電圧波形、および、本発明のＤＦ回路の
出力電圧（ＤＦ電圧）を示した図である。
【図５】本発明の第１の手段であるＤＦ回路のパルス進
相回路部の他の構成を示したブロック図である。
相回路部の他の構成を示したブロック図である。
【図６】本発明の第２の手段であるＤＦ回路の構成を示
したブロック図である。
したブロック図である。
【図７】本発明の第２の手段であるＤＦ回路の各部の電
圧波形、および、本発明のＤＦ回路の出力電圧（ＤＦ電
圧）を示した図である。
圧波形、および、本発明のＤＦ回路の出力電圧（ＤＦ電
圧）を示した図である。
【図８】本発明の第２手段であるＤＦ回路のパルス遅延
回路部の他の構成を示したブロック図である。
回路部の他の構成を示したブロック図である。
１…ブラウン管、 ２…アノード端子、 ３…フォーカス端子（無変調側）、 ４…フォーカス端子（ＤＦ変調側）、 ５…フライバックトランス、 ６…コンデンサ、 ７…増幅回路、 ８…加算回路、 ９…水平パラボラ波発生回路、 １０…パルス進相回路、 １１…ワンショットマルチバイブレータ、 １２…電圧制御パルス発振器、 １３…ループフィルタ。
Claims (2)
- 【請求項１】水平、垂直偏向回路の基準となるパルスに
対し、水平、垂直パラボラ波電圧の位相を直線的に進め
る位相調整手段を有し、水平、垂直偏向電流、または、
映像信号に対して位相が一致した水平、垂直パラボラ波
電圧を発生するようにしたことを特徴とするダイナミッ
クフォーカス回路。 - 【請求項２】水平、垂直パラボラ波発生回路に入力する
水平、垂直基準パルスに対し、水平、垂直偏向回路に入
力する水平、垂直偏向基準パルスの位相を直線的に遅延
させることにより、水平、垂直偏向電流の位相と一致し
た水平、垂直パラボラ波電圧を発生することができるダ
イナミックフォーカス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13985594A JPH089188A (ja) | 1994-06-22 | 1994-06-22 | ダイナミックフォーカス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13985594A JPH089188A (ja) | 1994-06-22 | 1994-06-22 | ダイナミックフォーカス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH089188A true JPH089188A (ja) | 1996-01-12 |
Family
ID=15255113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13985594A Pending JPH089188A (ja) | 1994-06-22 | 1994-06-22 | ダイナミックフォーカス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH089188A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480595B1 (ko) * | 2002-03-04 | 2005-04-06 | 삼성전자주식회사 | 다이나믹 포커스 신호의 지연 제어 회로 및 방법 |
| CN118508953A (zh) * | 2024-02-07 | 2024-08-16 | 上海谭慕半导体科技有限公司 | 延迟锁相环及其控制方法、可读存储介质 |
-
1994
- 1994-06-22 JP JP13985594A patent/JPH089188A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480595B1 (ko) * | 2002-03-04 | 2005-04-06 | 삼성전자주식회사 | 다이나믹 포커스 신호의 지연 제어 회로 및 방법 |
| CN118508953A (zh) * | 2024-02-07 | 2024-08-16 | 上海谭慕半导体科技有限公司 | 延迟锁相环及其控制方法、可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2583406B2 (ja) | 映像表示装置 | |
| CA2123971C (en) | Horizontal synchronizing apparatus | |
| JPH089188A (ja) | ダイナミックフォーカス回路 | |
| JPH0543586Y2 (ja) | ||
| GB2034137A (en) | Dual phase-control loop horizontal deflection synchronizing circuit | |
| US3953760A (en) | Dynamic electron beam convergence apparatus | |
| US5455493A (en) | Multisync horizontal drive generator | |
| JPH10271357A (ja) | ダイナミック・フォーカス回路 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| CN1036368C (zh) | 多倍行频下同步的行扫描 | |
| US6590620B1 (en) | CRT display image horizontal distortion correction device | |
| JPS6117588Y2 (ja) | ||
| US6894731B2 (en) | Raster distortion correction arrangement | |
| JP3117046B2 (ja) | Ｐｌｌ回路 | |
| JPH0691367B2 (ja) | 電圧制御形発振器 | |
| JP4540246B2 (ja) | 偏向回路 | |
| JPH05161029A (ja) | 水平位相調整回路 | |
| JPS6117589Y2 (ja) | ||
| JPH06232741A (ja) | Ｐｌｌ回路 | |
| JPH04114589A (ja) | ダイナミックフォーカス回路 | |
| JPH0246491A (ja) | パルス発生回路 | |
| JP3022846B2 (ja) | 水平同期信号処理装置及び方法 | |
| JP3117804B2 (ja) | 水平同期再生装置 | |
| JP2958935B2 (ja) | タイムベースコレクタ回路 | |
| JPS63275218A (ja) | 鋸歯状波発生回路 |