JPH0544681B2 - - Google Patents

Info

Publication number
JPH0544681B2
JPH0544681B2 JP62052627A JP5262787A JPH0544681B2 JP H0544681 B2 JPH0544681 B2 JP H0544681B2 JP 62052627 A JP62052627 A JP 62052627A JP 5262787 A JP5262787 A JP 5262787A JP H0544681 B2 JPH0544681 B2 JP H0544681B2
Authority
JP
Japan
Prior art keywords
output
load
transistor
rectifier circuit
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62052627A
Other languages
Japanese (ja)
Other versions
JPS63219015A (en
Inventor
Haruo Moriguchi
Kunio Kano
Masahiro Aoyama
Toshiichi Fujoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Priority to JP62052627A priority Critical patent/JPS63219015A/en
Publication of JPS63219015A publication Critical patent/JPS63219015A/en
Publication of JPH0544681B2 publication Critical patent/JPH0544681B2/ja
Granted legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P10/00Technologies related to metal processing
    • Y02P10/25Process efficiency

Landscapes

  • Discharge Heating (AREA)
  • Rectifiers (AREA)
  • Control Of Voltage And Current In General (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、高周波TIG溶接、プラズマアーク
溶接やプラズマアーク切断などに使用されるアー
ク電源装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an arc power supply device used for high frequency TIG welding, plasma arc welding, plasma arc cutting, etc.

〔従来の技術〕[Conventional technology]

一般に、アーク溶接やアーク切断などに使用さ
れるアーク電源装置は、たとえば第3図に示すよ
うに構成されている。同図において、1は商用電
源に接続される接続端子、2は1次側が端子1に
接続されたトランス、3はトランス2の2次側に
接続されたダイオードブリツジ整流回路等からな
る整流回路、4は整流回路3に並列に接続された
平滑コンデンサ、5はコレクタが整流回路3の正
出力端子に接続されたNPN型トランジスタ、6
はトランジスタ5のエミツタに接続された母材、
7は整流回路3の負出力端子に接続されたトーチ
などの電極であり、母材6および電極7により負
荷8が構成されている。
Generally, an arc power supply device used for arc welding, arc cutting, etc. is configured as shown in FIG. 3, for example. In the figure, 1 is a connection terminal connected to a commercial power supply, 2 is a transformer whose primary side is connected to terminal 1, and 3 is a rectifier circuit consisting of a diode bridge rectifier circuit, etc. connected to the secondary side of transformer 2. , 4 is a smoothing capacitor connected in parallel to the rectifier circuit 3, 5 is an NPN type transistor whose collector is connected to the positive output terminal of the rectifier circuit 3, and 6 is a smoothing capacitor connected in parallel to the rectifier circuit 3.
is the base material connected to the emitter of transistor 5,
7 is an electrode such as a torch connected to the negative output terminal of the rectifier circuit 3, and the base material 6 and the electrode 7 constitute a load 8.

9は電極7と整流回路3の負出力端子との間の
通電路に設けられアークスタート時に負荷8に高
周波高電圧を印加するスタータ回路、10は負荷
8への通電路に設けられ負荷8を流れる負荷電流
を検出して検出電流に比例した電圧の検出信号を
出力する電流検出器、11はアノードが整流回路
3の負出力端子に接続され電極7の接続ケーブル
のインダクタンス分によるエネルギを負荷8に還
流するフライホイルダイオード、12は両端がダ
イオード11のカソードおよび母材6に接続され
た限流用抵抗、13は制御回路であり、電源端子
が端子1に接続され、両入力端子が電流検出器1
0の検出信号出力端子および基準電源14に接続
され、出力端子がトランジスタ5のベースに接続
され、トランジスタ5にスイツチングパルスを出
力し、前記検出信号の電圧が基準電源14の電圧
に等しくなるように、トランジスタ5へのスイツ
チングパルスのパルス幅を制御する。
9 is a starter circuit provided in the current-carrying path between the electrode 7 and the negative output terminal of the rectifier circuit 3 and applies a high frequency high voltage to the load 8 at the time of arc start; A current detector 11 detects a flowing load current and outputs a voltage detection signal proportional to the detected current, and the anode 11 is connected to the negative output terminal of the rectifier circuit 3 and transfers energy due to the inductance of the connecting cable of the electrode 7 to the load 8. 12 is a current-limiting resistor whose both ends are connected to the cathode of diode 11 and the base material 6, 13 is a control circuit whose power supply terminal is connected to terminal 1, and both input terminals are current detectors. 1
0 detection signal output terminal and the reference power supply 14, and its output terminal is connected to the base of the transistor 5, and outputs a switching pulse to the transistor 5 so that the voltage of the detection signal becomes equal to the voltage of the reference power supply 14. Next, the pulse width of the switching pulse to transistor 5 is controlled.

そして、前記商用電源を投入すると、制御回路
13が作動してトランジスタ5に、第4図aに示
すようなハイレベルスイツチングパルスが出力さ
れ、トランジスタ5がスイツチングし、トランス
2の交流出力が整流回路3、コンデンサ4により
整流、平滑されて得られる直流が、トランジスタ
5により交流に変換され、負荷8に交流電力が供
給される。
When the commercial power is turned on, the control circuit 13 is activated and outputs a high-level switching pulse as shown in FIG. Direct current obtained by rectification and smoothing by the circuit 3 and capacitor 4 is converted into alternating current by the transistor 5, and the alternating current power is supplied to the load 8.

このとき、電極7の接続ケーブルのインダクタ
ンス分により負荷8を流れる負荷電流の立上が
り、立下がりに遅れが生じ、トランジスタ5のオ
ン期間、すなわち第4図aに示す前記スイツチン
グパルスのハイレベル期間、負荷電流は同図bに
示すように徐々に増加し、トランジスタ5のオフ
期間、すなわち前記スイツチングパルスのローレ
ベル期間、負荷電流は徐々に低下し、負荷電流の
波形は同図bに示すような鋸歯状となる。
At this time, there is a delay in the rise and fall of the load current flowing through the load 8 due to the inductance of the connection cable of the electrode 7, and the ON period of the transistor 5, that is, the high level period of the switching pulse shown in FIG. The load current gradually increases as shown in figure b, and during the off period of transistor 5, that is, the low level period of the switching pulse, the load current gradually decreases, and the waveform of the load current becomes as shown in figure b. It becomes serrated.

つぎに、商用電源の投入後、スタータ回路9が
作動して前記したようなトランジスタ5のスイツ
チングによる交流電圧にスタータ回路9による高
周波高電圧が重畳されて負荷8に印加され、電極
7、母材6間の絶縁が破れてアークスタートし、
アークスタート後スタータ回路9は作動停止し、
トランジスタ5のスイツチングによる交流電圧の
みが負荷8に印加されてアークが保持され、制御
回路13により、負荷8を流れる負荷電流が一定
になるように制御される。
Next, after the commercial power is turned on, the starter circuit 9 is activated, and the high frequency high voltage generated by the starter circuit 9 is superimposed on the AC voltage generated by the switching of the transistor 5 as described above, and is applied to the load 8. The insulation between 6 is broken and an arc starts.
After the arc starts, the starter circuit 9 stops operating.
Only the AC voltage generated by switching the transistor 5 is applied to the load 8 to maintain the arc, and the control circuit 13 controls the load current flowing through the load 8 to be constant.

なお、トランジスタ5のオフ期間に、電極7の
接続ケーブルのインダクタンス分による蓄積エネ
ルギが、ダイオード11、抵抗12を介して負荷
8に還流される。
Note that during the off-period of the transistor 5, the accumulated energy due to the inductance of the connecting cable of the electrode 7 is circulated to the load 8 via the diode 11 and the resistor 12.

一方、アークの拘束力は負荷8を流れる負荷電
流が大きいほど大きく、さらに、第5図に示すよ
うに負荷電流の周波数が高いほど大きくなり、ア
ークの拘束力が大きいと、アークの集中性が良く
なつて良好な溶接、切断が可能となり、通常負荷
電流の周波数としては数10KHzに設定される。
On the other hand, the arc restraint force increases as the load current flowing through the load 8 increases, and furthermore, as shown in Fig. 5, the higher the frequency of the load current, the greater the arc restraint force becomes. This has made it possible to perform good welding and cutting, and the frequency of the load current is usually set to several tens of kilohertz.

ところで、電極7の接続ケーブルは比較的長尺
に設定されるため、接続ケーブルのインダクタン
ス分が大きくなり、その結果負荷電流の電流リツ
プルが低下してアークの集中性の劣化を招くた
め、従来第1の対策として電源装置と負荷8とを
できる限り近接させ、電極7の接続ケーブルのイ
ンダクタンス分を小さくし、第2の対策としてト
ランス2の2次電圧を高く設定し、第3の対策と
して抵抗12の抵抗値を大きくして負荷電流のリ
ツプルを大きくすることなどが行なわれている。
By the way, since the connecting cable of the electrode 7 is set to be relatively long, the inductance of the connecting cable becomes large, and as a result, the current ripple of the load current decreases, causing deterioration of arc concentration. The first measure is to place the power supply and the load 8 as close as possible to reduce the inductance of the connection cable for the electrode 7, the second measure is to set the secondary voltage of the transformer 2 high, and the third measure is to increase the resistance. Efforts have been made to increase the ripple of the load current by increasing the resistance value of the resistor 12.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、第1の対策の場合、電極7の接続ケー
ブルは実用上ある程度以上短くすることができ
ず、限界があり、第2の対策の場合、トランス2
の2次電圧を高くするためには、トランス2が大
型になつて装置全体の大型化を招くことになり、
第3の対策の場合、電流リツプルは大きくなつて
アークの集中性は良くなる反面、トランジスタ5
に加わるサージ電圧が大きくなり、トランジスタ
5の破損を招き、トランジスタ5に高耐圧のもの
を使用しなければならず、高価になるという問題
点がある。
However, in the case of the first measure, the connecting cable of the electrode 7 cannot be shortened beyond a certain point in practice, and there is a limit;
In order to increase the secondary voltage of the transformer 2, the size of the transformer 2 becomes large, leading to an increase in the size of the entire device.
In the case of the third measure, the current ripple becomes larger and the concentration of the arc improves, but on the other hand, the transistor 5
The problem is that the surge voltage applied to the transistor 5 increases, causing damage to the transistor 5, requiring the use of a transistor 5 with a high withstand voltage, which increases the cost.

そこで、この発明では、負荷電流の電流リツプ
ルを大きな状態に保持してアークの集中性の低下
を防止し、補助スイツチング素子を保護すること
を技術的課題とする。
Therefore, the technical object of the present invention is to maintain the current ripple of the load current in a large state to prevent a decrease in arc concentration and protect the auxiliary switching element.

〔問題点を解決するための手段〕[Means for solving problems]

この発明は、前記の諸点に留意してなされたも
のであり、交流電源に接続された入力側整流回路
と、主スイツチング素子および出力トランスから
なり前記入力側整流回路の両出力端子に接続され
た高周波インバータと、前記主スイツチング素子
の制御端子にスイツチングパルスを出力して前記
インバータの出力制御を行なう制御回路と、前記
出力トランスの2次側に接続された出力側整流回
路と、前記出力側整流回路の両出力端子に接続さ
れた負荷と、前記出力側整流回路と前記負荷との
通電路に設けられた補助スイツチング素子と、前
記制御回路のスイツチングパルスに同期して前記
補助スイツチング素子の制御端子にスイツチング
パルスを出力する駆動回路と、前記補助スイツチ
ング素子に並列に設けられたサージ吸収用コンデ
ンサとを備えたことを特徴とするアーク電源装置
である。
This invention has been made with the above-mentioned points in mind, and includes an input rectifier circuit connected to an AC power source, a main switching element and an output transformer, and connected to both output terminals of the input rectifier circuit. a high-frequency inverter; a control circuit that outputs switching pulses to the control terminal of the main switching element to control the output of the inverter; an output rectifier circuit connected to the secondary side of the output transformer; A load connected to both output terminals of a rectifier circuit, an auxiliary switching element provided in a current-carrying path between the output side rectifier circuit and the load, and a switching element of the auxiliary switching element in synchronization with a switching pulse of the control circuit. This is an arc power supply device characterized by comprising a drive circuit that outputs a switching pulse to a control terminal, and a surge absorbing capacitor provided in parallel with the auxiliary switching element.

〔作用〕[Effect]

したがつて、この発明によると、制御回路から
のスイツチングパルスにより主スイツチング素子
がスイツチングして高周波インバータが駆動さ
れ、入力側整流回路の出力直流が高周波インバー
タにより高周波に変換され、制御回路からのスイ
ツチングパルスに同期して駆動回路から出力され
るスイツチングパルスにより、補助スイツチング
素子がスイツチングし、インバータによる高周波
が出力側整流回路により整流されて得られる直流
が、補助スイツチング素子により再び交流に変換
されて負荷に交流電力が供給される。
Therefore, according to the present invention, the main switching element is switched by the switching pulse from the control circuit to drive the high frequency inverter, and the output DC of the input side rectifier circuit is converted to high frequency by the high frequency inverter, and the output from the control circuit is The auxiliary switching element is switched by the switching pulse output from the drive circuit in synchronization with the switching pulse, and the high frequency generated by the inverter is rectified by the output rectifier circuit, and the resulting DC is converted back into AC by the auxiliary switching element. AC power is supplied to the load.

このとき、補助スイツチング素子のオフ時に、
負荷の接続ケーブルのインダクタンス分による蓄
積エネルギの電圧がサージ電圧として補助スイツ
チング素子に加わるが、サージ吸収用コンデンサ
により前記サージ電圧が吸収されて補助スイツチ
ング素子の破損が防止される。
At this time, when the auxiliary switching element is turned off,
Although the voltage of stored energy due to the inductance of the load connection cable is applied to the auxiliary switching element as a surge voltage, the surge voltage is absorbed by the surge absorbing capacitor and damage to the auxiliary switching element is prevented.

〔実施例〕〔Example〕

つぎに、この発明を、その1実施例を示した第
1図および第2図とともに詳細に説明する。
Next, the present invention will be explained in detail with reference to FIGS. 1 and 2 showing one embodiment thereof.

第1図において、15a,15b,15cは3
相交流電源(図示せず)に接続された第1〜第3
端子、16は各入力端子が第1〜第3端子15a
〜15cに接続された3相ダイオードブリツジ整
流回路からなる入力側整流回路、17,18は整
流回路16の正、負出力端子間に直列に設けられ
た2個の平滑コンデンサ、19はコレクタが整流
回路16の正出力端子に接続された主スイツチン
グ素子としてのNPN型第1トランジスタ、20
はコレクタ、エミツタが第1トランジスタ19の
エミツタ、整流回路16の負出力端子に接続され
た主スイツチング素子としてのNPN型第2トラ
ンジスタ、21は出力トランスであり、1次巻線
21aの両端が第1トランジスタ19のエミツタ
および両コンデンサ17,18の接続点に接続さ
れており、両トランジスタ19,20、出力トラ
ンス21により高周波インバータ22が構成され
ている。
In Figure 1, 15a, 15b, 15c are 3
1st to 3rd connected to a phase AC power supply (not shown)
Terminals, 16, each input terminal is the first to third terminals 15a
~15c is an input side rectifier circuit consisting of a three-phase diode bridge rectifier circuit connected to 15c, 17 and 18 are two smoothing capacitors connected in series between the positive and negative output terminals of the rectifier circuit 16, and 19 is a collector a first NPN transistor 20 as a main switching element connected to the positive output terminal of the rectifier circuit 16;
is an NPN type second transistor as a main switching element whose collector and emitter are connected to the emitter of the first transistor 19 and the negative output terminal of the rectifier circuit 16, 21 is an output transformer, and both ends of the primary winding 21a are connected to the It is connected to the emitter of one transistor 19 and the connection point of both capacitors 17 and 18, and a high frequency inverter 22 is constituted by both transistors 19 and 20 and an output transformer 21.

23,24はアノードがトランス21の2次巻
線21bの両端に接続されカソードが互いに接続
され出力側整流回路25を構成する第1、第2ダ
イオード、26はエミツタが2次巻線21bの中
間タツプtに接続された補助スイツチング素子と
してのNPN型第3トランジスタ、27は第1ダ
イオード23のカソードに接続された母材、28
は第3トランジスタ26のコレクタに接続された
電極であり、母材27および電極28により負荷
29が構成されている。
23 and 24 are first and second diodes whose anodes are connected to both ends of the secondary winding 21b of the transformer 21 and whose cathodes are connected to each other to form the output rectifier circuit 25; 26 is an emitter connected to the middle of the secondary winding 21b; A third NPN type transistor as an auxiliary switching element connected to tap t, 27 a base material connected to the cathode of the first diode 23, 28
is an electrode connected to the collector of the third transistor 26, and the base material 27 and the electrode 28 constitute a load 29.

30は電極28と第3トランジスタ26のコレ
クタとの間の通電路に設けられアークスタート時
に負荷29に高周波高電圧を印加するスタータ回
路、31は負荷29への通電路に設けられ負荷2
9を流れる負荷電流を検出して検出電流に比例し
た電圧の検出信号を出力する電流検出器、32は
アノードが第3トランジスタ26のコレクタに接
続され電極28の接続ケーブルのインダクタンス
分によるエネルギを負荷29に還流するフライホ
イル用第3ダイオード、33は両端が第3ダイオ
ード32のカソードおよび母材27に接続された
高抵抗の限流用抵抗、34は制御回路であり、電
源端子が第2、第3端子15b,15cに接続さ
れ、両入力端子が電流検出器31の検出信号出力
端子および基準電源35に接続され、出力端子が
第1、第2トランジスタ19,20のベースに接
続され、両トランジスタ19,20に交互に数K
Hzないし数10KHzのスイツチングパルスを出力
し、前記検出信号の電圧が基準電源35の電圧に
等しくなるように、両トランジスタ19,20へ
のスイツチングパルスのパルス幅を制御する。な
お、制御回路34の同期パルス出力端子から、両
トランジスタ19,20へのスイツチングパルス
を合成した同期パルスが出力される。
30 is a starter circuit provided in the current-carrying path between the electrode 28 and the collector of the third transistor 26 and applies a high frequency high voltage to the load 29 at the time of arc start; 31 is a starter circuit provided in the current-carrying path to the load 29;
A current detector 32 detects the load current flowing through 9 and outputs a voltage detection signal proportional to the detected current, and 32 has an anode connected to the collector of the third transistor 26 and loads energy due to the inductance of the connecting cable of the electrode 28. 29 is a third flywheel diode that circulates current; 33 is a high-resistance current-limiting resistor whose both ends are connected to the cathode of the third diode 32 and the base material 27; 34 is a control circuit; 3 terminals 15b and 15c, both input terminals are connected to the detection signal output terminal of the current detector 31 and the reference power supply 35, and the output terminals are connected to the bases of the first and second transistors 19 and 20. Number K alternately on 19 and 20
A switching pulse of Hz to several tens of kHz is output, and the pulse width of the switching pulse to both transistors 19 and 20 is controlled so that the voltage of the detection signal becomes equal to the voltage of the reference power supply 35. Note that a synchronization pulse obtained by combining the switching pulses to both transistors 19 and 20 is output from the synchronization pulse output terminal of the control circuit 34.

36は同期パルス入力端子が制御回路34の同
期パルス出力端子に接続され、前記同期パルスに
同期して第3トランジスタ26の制御端子である
ベースにスイツチングパルスを出力する駆動回
路、37は1次巻線37aの両端が第3、第2端
子15c,15bに接続された補助トランス、3
8はアノード、カソードがトランス37の2次巻
線37bの一端および第3ダイオード32のカソ
ードに接続された整流用第4ダイオード、39は
サージ吸収用コンデンサであり、一端が第3ダイ
オード32のカソードに接続され、他端が2次巻
線37bの他端および第3トランジスタ26のエ
ミツタに接続され、第3ダイオード32とコンデ
ンサ39との直列回路が第3トランジスタ26に
並列に設けられている。
36 is a drive circuit whose synchronous pulse input terminal is connected to the synchronous pulse output terminal of the control circuit 34 and which outputs a switching pulse to the base, which is the control terminal of the third transistor 26, in synchronization with the synchronous pulse; 37 is a primary drive circuit; an auxiliary transformer, 3, in which both ends of the winding 37a are connected to the third and second terminals 15c, 15b;
8 is an anode, a fourth diode for rectification whose cathode is connected to one end of the secondary winding 37b of the transformer 37 and the cathode of the third diode 32, and 39 is a surge absorption capacitor, whose one end is connected to the cathode of the third diode 32. The other end is connected to the other end of the secondary winding 37b and the emitter of the third transistor 26, and a series circuit of the third diode 32 and the capacitor 39 is provided in parallel with the third transistor 26.

つぎに、前記実施例の動作について説明する。 Next, the operation of the above embodiment will be explained.

いま、前記3相交流電源を投入すると、制御回
路34が作動してトランジスタ19,20に第2
図a,bに示すようなハイレベルのスイツチング
パルスがそれぞれ出力され、トランジスタ19,
20が交互にオンし、前記電源の3相交流が整流
回路16および両コンデンサ17,18により整
流、平滑されて得られる直流が、高周波インバー
タ22により数KHzないし数10KHzの交流に変換
され、トランス21の2次側に高周波の交流電圧
が誘起する。
Now, when the three-phase AC power is turned on, the control circuit 34 operates and the transistors 19 and 20 are connected to the second
High-level switching pulses as shown in Figures a and b are output, respectively, and the transistors 19,
20 are turned on alternately, and the three-phase alternating current of the power source is rectified and smoothed by the rectifier circuit 16 and both capacitors 17 and 18, and the resulting direct current is converted into alternating current of several KHz to several tens of KHz by the high frequency inverter 22. A high frequency AC voltage is induced on the secondary side of 21.

一方、制御回路34から駆動回路36に、第2
図cに示すように、同図a,bの両スイツチング
パルスを合成したハイレベルの同期パルスが入力
され、駆動回路36から前記同期パルスと同様の
スイツチングパルスがトランジスタ26のベース
に出力され、トランジスタ26がトランジスタ1
9,20に同期してスイツチングし、整流回路2
5によりトランス21の高周波の2次電圧が整流
されて得られる直流が、トランジスタ26により
再び交流に変換され、負荷29に交流電力が供給
される。
On the other hand, from the control circuit 34 to the drive circuit 36, the second
As shown in Figure c, a high-level synchronizing pulse that is a combination of both switching pulses a and b in the figure is input, and a switching pulse similar to the synchronizing pulse is output from the drive circuit 36 to the base of the transistor 26. , transistor 26 is transistor 1
9 and 20, the rectifier circuit 2
Direct current obtained by rectifying the high frequency secondary voltage of the transformer 21 by the transistor 5 is converted back into alternating current by the transistor 26, and AC power is supplied to the load 29.

このとき、前記した第3図の場合と同様に、電
極28の接続ケーブルのインダクタンス分により
負荷29を流れる負荷電流の立上がり、立下がり
に遅れが生じ、同図bに示すように、トランジス
タ26のオン期間、負荷電流は徐々に増加し、ト
ランジスタ26のオフ期間、負荷電流は徐々に低
下し、負荷電流の波形は同図dに示すような鋸歯
状となる。
At this time, as in the case of FIG. 3 described above, there is a delay in the rise and fall of the load current flowing through the load 29 due to the inductance of the connection cable of the electrode 28, and as shown in FIG. During the on period, the load current gradually increases, and during the off period of the transistor 26, the load current gradually decreases, and the waveform of the load current becomes a sawtooth waveform as shown in d of the figure.

なお、アークスタート時にスタータ回路30が
作動して高周波高電圧が負荷29に重畳印加さ
れ、アークスタートが行なわれ、アークスタート
後、制御回路34により、負荷29を流れる負荷
電流が一定になるように制御されるのは、前記し
た第3図の場合と同様である。
In addition, at the time of arc start, the starter circuit 30 is activated and a high frequency high voltage is applied to the load 29 in a superimposed manner to perform the arc start. After the arc start, the control circuit 34 controls the load current flowing through the load 29 to be constant. What is controlled is the same as in the case of FIG. 3 described above.

そして、トランジスタ26のオフ期間に、電極
28の接続ケーブルのインダクタンス分による蓄
積エネルギが、ダイオード32、抵抗33を介し
て負荷29に還流され、オフ状態のトランジスタ
26に加わるサージ電圧がダイオード32を介し
てコンデンサ39により吸収され、トランジスタ
26のサージ電圧による破損が防止される。
Then, during the off period of the transistor 26 , the energy accumulated due to the inductance of the connecting cable of the electrode 28 is circulated to the load 29 via the diode 32 and the resistor 33 , and the surge voltage applied to the off-state transistor 26 is transferred via the diode 32 . The voltage is absorbed by the capacitor 39, and damage to the transistor 26 due to surge voltage is prevented.

このとき、コンデンサ39はトランス37、ダ
イオード38を介して所定の電圧に充電されてい
るが、トランジスタ26に加わるサージ電圧が前
記所定の電圧を越えるときに、ダイオード32を
介してコンデンサ39に充電電流が流れてサージ
電圧が吸収されることになる。
At this time, the capacitor 39 is charged to a predetermined voltage via the transformer 37 and the diode 38, but when the surge voltage applied to the transistor 26 exceeds the predetermined voltage, a charging current is applied to the capacitor 39 via the diode 32. flows and the surge voltage is absorbed.

従つて、トランス37、ダイオード38による
コンデンサ39の充電電圧をトランジスタ26の
耐圧と同等程度に設定しておくことにより、トラ
ンジスタ26として耐圧の大きいものを選定しな
くても、トランジスタ26の耐圧を越えるサージ
電圧をコンデンサ39により吸収してトランジス
タ26を保護することができる。
Therefore, by setting the charging voltage of the capacitor 39 by the transformer 37 and the diode 38 to the same level as the withstand voltage of the transistor 26, it is possible to exceed the withstand voltage of the transistor 26 without selecting a transistor with a high withstand voltage. The transistor 26 can be protected by absorbing the surge voltage by the capacitor 39.

また、高周波インバータ22を導入したため、
従来のように大型のトランスを用いなくても、小
型の出力トランス21の2次電圧を高く設定する
ことが可能となり、負荷電流の電流リツプルを大
きな状態に保持してアークの集中性の低下を防止
することができる。
In addition, since the high frequency inverter 22 was introduced,
It is now possible to set the secondary voltage of the small output transformer 21 high without using a large transformer as in the past, keeping the current ripple of the load current large and reducing arc concentration. It can be prevented.

なお、第3トランジスタ26をダイオード23
のカソードと母材27との間の通電路に設けても
よく、この場合、ダイオード32と抵抗33を入
れ換えて接続し、コンデンサ39の両端をダイオ
ード23のカソードおよび入れ換えたダイオード
32のアノードに接続すればよい。
Note that the third transistor 26 is replaced by the diode 23.
In this case, the diode 32 and the resistor 33 are exchanged and connected, and both ends of the capacitor 39 are connected to the cathode of the diode 23 and the anode of the exchanged diode 32. do it.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明のアーク電源装置によ
ると、出力側整流回路と負荷との通電路に設けた
補助スイツチング素子に加わるサージ電圧を、サ
ージ吸収用コンデンサにより吸収することがで
き、負荷を流れる負荷電流の電流リツプルを大き
な状態に保持してアークの集中性の低下を防止で
き、補助スイツチング素子のサージ電圧による破
損から保護することが可能となる。
As described above, according to the arc power supply device of the present invention, the surge voltage applied to the auxiliary switching element provided in the energization path between the output side rectifier circuit and the load can be absorbed by the surge absorption capacitor, and the surge voltage flowing through the load can be absorbed by the surge absorption capacitor. It is possible to maintain the current ripple of the load current in a large state to prevent a decrease in arc concentration, and it is possible to protect the auxiliary switching element from damage due to surge voltage.

また、高周波インバータの導入により出力トラ
ンスを小型にでき、装置全体の小型化を図ること
ができる。
Further, by introducing a high frequency inverter, the output transformer can be made smaller, and the entire device can be made smaller.

【図面の簡単な説明】[Brief explanation of drawings]

第1図および第2図はこの発明のアーク電源装
置の1実施例を示し、第1図は結線図、第2図a
〜dは各種信号波形図、第3図以下の図面は従来
例を示し、第3図は結線図、第4図a,bは各種
信号波形図、第5図は負荷電流の周波数とアーク
の拘束力との関係図である。 16……入力側整流回路、19,20……第
1、第2トランジスタ、21……出力トランス、
22……高周波インバータ、25……出力側整流
回路、26……第3トランジスタ、29……負
荷、34……制御回路、36……駆動回路、39
……サージ吸収用コンデンサ。
1 and 2 show one embodiment of the arc power supply device of the present invention, FIG. 1 is a wiring diagram, and FIG. 2 is a
~d are various signal waveform diagrams, Figure 3 and the following drawings show conventional examples, Figure 3 is a wiring diagram, Figures 4 a and b are various signal waveform diagrams, and Figure 5 shows the frequency of load current and arc. It is a relationship diagram with binding force. 16... Input side rectifier circuit, 19, 20... First and second transistors, 21... Output transformer,
22... High frequency inverter, 25... Output side rectifier circuit, 26... Third transistor, 29... Load, 34... Control circuit, 36... Drive circuit, 39
...Surge absorption capacitor.

Claims (1)

【特許請求の範囲】 1 交流電源に接続された入力側整流回路と、主
スイツチング素子および出力トランスからなり前
記入力側整流回路の両出力端子に接続された高周
波インバータと、 前記主スイツチング素子の制御端子にスイツチ
ングパルスを出力して前記インバータの出力制御
を行なう制御回路と、 前記出力トランスの2次側に接続された出力側
整流回路と、 前記出力側整流回路の両出力端子に接続された
負荷と、 前記出力側整流回路と前記負荷との通電路に設
けられた補助スイツチング素子と、 前記制御回路のスイツチングパルスに同期して
前記補助スイツチング素子の制御端子にスイツチ
ングパルスを出力する駆動回路と、 前記補助スイツチング素子に並列に設けられた
サージ吸収用コンデンサと を備えたことを特徴とするアーク電源装置。
[Claims] 1. An input rectifier circuit connected to an AC power supply, a high-frequency inverter comprising a main switching element and an output transformer and connected to both output terminals of the input rectifier circuit, and control of the main switching element. a control circuit that outputs switching pulses to terminals to control the output of the inverter; an output rectifier circuit connected to the secondary side of the output transformer; and a control circuit connected to both output terminals of the output rectifier circuit. a load; an auxiliary switching element provided in a current-carrying path between the output side rectifier circuit and the load; and a drive for outputting a switching pulse to a control terminal of the auxiliary switching element in synchronization with a switching pulse of the control circuit. An arc power supply device comprising: a circuit; and a surge absorption capacitor provided in parallel with the auxiliary switching element.
JP62052627A 1987-03-06 1987-03-06 Arc power source device Granted JPS63219015A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62052627A JPS63219015A (en) 1987-03-06 1987-03-06 Arc power source device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62052627A JPS63219015A (en) 1987-03-06 1987-03-06 Arc power source device

Publications (2)

Publication Number Publication Date
JPS63219015A JPS63219015A (en) 1988-09-12
JPH0544681B2 true JPH0544681B2 (en) 1993-07-07

Family

ID=12920050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62052627A Granted JPS63219015A (en) 1987-03-06 1987-03-06 Arc power source device

Country Status (1)

Country Link
JP (1) JPS63219015A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106646143A (en) * 2016-12-20 2017-05-10 国网河北省电力公司电力科学研究院 Method and system for puncturing high-resistance fault point of cable based on charge superposition principle

Also Published As

Publication number Publication date
JPS63219015A (en) 1988-09-12

Similar Documents

Publication Publication Date Title
US4876433A (en) Inverter controlled-type power source for arc welding
US5343017A (en) Arc welder with timed control of arcing recovery and means for reducing weight, size, and power loss in the welder
US6091049A (en) Power supply apparatus for use with arc utilizing device
US7075032B2 (en) Power supply apparatus
JPH07115182B2 (en) Arc welder
JPH0363460B2 (en)
JP3981208B2 (en) Arc machining power supply
JP3522405B2 (en) Flyback type and forward type switching power supply
JPH0544682B2 (en)
JPS63219015A (en) Arc power source device
JP3475415B2 (en) DC-DC converter
JP3096236B2 (en) Power supply
JPH0681496B2 (en) Inrush current prevention circuit
JP4080574B2 (en) DC arc welding power supply
JPH0312450Y2 (en)
JP3273572B2 (en) DC power supply
JP2773534B2 (en) DC power supply
JP3993704B2 (en) Active filter device
JPH0318059Y2 (en)
JPS5947974A (en) Multioutput switching power source
JP3583208B2 (en) Switching power supply
JP2728682B2 (en) Uninterruptible power supply for computer
JP2563757Y2 (en) Welding machine charging equipment
JPH06101927B2 (en) DC-DC converter
JPH0363463B2 (en)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees