JPH0544681B2 - - Google Patents
Info
- Publication number
- JPH0544681B2 JPH0544681B2 JP62052627A JP5262787A JPH0544681B2 JP H0544681 B2 JPH0544681 B2 JP H0544681B2 JP 62052627 A JP62052627 A JP 62052627A JP 5262787 A JP5262787 A JP 5262787A JP H0544681 B2 JPH0544681 B2 JP H0544681B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- load
- transistor
- rectifier circuit
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000010521 absorption reaction Methods 0.000 claims description 5
- 239000007858 starting material Substances 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000004804 winding Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009499 grossing Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P10/00—Technologies related to metal processing
- Y02P10/25—Process efficiency
Landscapes
- Control Of Voltage And Current In General (AREA)
- Discharge Heating (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、高周波TIG溶接、プラズマアーク
溶接やプラズマアーク切断などに使用されるアー
ク電源装置に関する。
溶接やプラズマアーク切断などに使用されるアー
ク電源装置に関する。
一般に、アーク溶接やアーク切断などに使用さ
れるアーク電源装置は、たとえば第3図に示すよ
うに構成されている。同図において、1は商用電
源に接続される接続端子、2は1次側が端子1に
接続されたトランス、3はトランス2の2次側に
接続されたダイオードブリツジ整流回路等からな
る整流回路、4は整流回路3に並列に接続された
平滑コンデンサ、5はコレクタが整流回路3の正
出力端子に接続されたNPN型トランジスタ、6
はトランジスタ5のエミツタに接続された母材、
7は整流回路3の負出力端子に接続されたトーチ
などの電極であり、母材6および電極7により負
荷8が構成されている。
れるアーク電源装置は、たとえば第3図に示すよ
うに構成されている。同図において、1は商用電
源に接続される接続端子、2は1次側が端子1に
接続されたトランス、3はトランス2の2次側に
接続されたダイオードブリツジ整流回路等からな
る整流回路、4は整流回路3に並列に接続された
平滑コンデンサ、5はコレクタが整流回路3の正
出力端子に接続されたNPN型トランジスタ、6
はトランジスタ5のエミツタに接続された母材、
7は整流回路3の負出力端子に接続されたトーチ
などの電極であり、母材6および電極7により負
荷8が構成されている。
9は電極7と整流回路3の負出力端子との間の
通電路に設けられアークスタート時に負荷8に高
周波高電圧を印加するスタータ回路、10は負荷
8への通電路に設けられ負荷8を流れる負荷電流
を検出して検出電流に比例した電圧の検出信号を
出力する電流検出器、11はアノードが整流回路
3の負出力端子に接続され電極7の接続ケーブル
のインダクタンス分によるエネルギを負荷8に還
流するフライホイルダイオード、12は両端がダ
イオード11のカソードおよび母材6に接続され
た限流用抵抗、13は制御回路であり、電源端子
が端子1に接続され、両入力端子が電流検出器1
0の検出信号出力端子および基準電源14に接続
され、出力端子がトランジスタ5のベースに接続
され、トランジスタ5にスイツチングパルスを出
力し、前記検出信号の電圧が基準電源14の電圧
に等しくなるように、トランジスタ5へのスイツ
チングパルスのパルス幅を制御する。
通電路に設けられアークスタート時に負荷8に高
周波高電圧を印加するスタータ回路、10は負荷
8への通電路に設けられ負荷8を流れる負荷電流
を検出して検出電流に比例した電圧の検出信号を
出力する電流検出器、11はアノードが整流回路
3の負出力端子に接続され電極7の接続ケーブル
のインダクタンス分によるエネルギを負荷8に還
流するフライホイルダイオード、12は両端がダ
イオード11のカソードおよび母材6に接続され
た限流用抵抗、13は制御回路であり、電源端子
が端子1に接続され、両入力端子が電流検出器1
0の検出信号出力端子および基準電源14に接続
され、出力端子がトランジスタ5のベースに接続
され、トランジスタ5にスイツチングパルスを出
力し、前記検出信号の電圧が基準電源14の電圧
に等しくなるように、トランジスタ5へのスイツ
チングパルスのパルス幅を制御する。
そして、前記商用電源を投入すると、制御回路
13が作動してトランジスタ5に、第4図aに示
すようなハイレベルスイツチングパルスが出力さ
れ、トランジスタ5がスイツチングし、トランス
2の交流出力が整流回路3、コンデンサ4により
整流、平滑されて得られる直流が、トランジスタ
5により交流に変換され、負荷8に交流電力が供
給される。
13が作動してトランジスタ5に、第4図aに示
すようなハイレベルスイツチングパルスが出力さ
れ、トランジスタ5がスイツチングし、トランス
2の交流出力が整流回路3、コンデンサ4により
整流、平滑されて得られる直流が、トランジスタ
5により交流に変換され、負荷8に交流電力が供
給される。
このとき、電極7の接続ケーブルのインダクタ
ンス分により負荷8を流れる負荷電流の立上が
り、立下がりに遅れが生じ、トランジスタ5のオ
ン期間、すなわち第4図aに示す前記スイツチン
グパルスのハイレベル期間、負荷電流は同図bに
示すように徐々に増加し、トランジスタ5のオフ
期間、すなわち前記スイツチングパルスのローレ
ベル期間、負荷電流は徐々に低下し、負荷電流の
波形は同図bに示すような鋸歯状となる。
ンス分により負荷8を流れる負荷電流の立上が
り、立下がりに遅れが生じ、トランジスタ5のオ
ン期間、すなわち第4図aに示す前記スイツチン
グパルスのハイレベル期間、負荷電流は同図bに
示すように徐々に増加し、トランジスタ5のオフ
期間、すなわち前記スイツチングパルスのローレ
ベル期間、負荷電流は徐々に低下し、負荷電流の
波形は同図bに示すような鋸歯状となる。
つぎに、商用電源の投入後、スタータ回路9が
作動して前記したようなトランジスタ5のスイツ
チングによる交流電圧にスタータ回路9による高
周波高電圧が重畳されて負荷8に印加され、電極
7、母材6間の絶縁が破れてアークスタートし、
アークスタート後スタータ回路9は作動停止し、
トランジスタ5のスイツチングによる交流電圧の
みが負荷8に印加されてアークが保持され、制御
回路13により、負荷8を流れる負荷電流が一定
になるように制御される。
作動して前記したようなトランジスタ5のスイツ
チングによる交流電圧にスタータ回路9による高
周波高電圧が重畳されて負荷8に印加され、電極
7、母材6間の絶縁が破れてアークスタートし、
アークスタート後スタータ回路9は作動停止し、
トランジスタ5のスイツチングによる交流電圧の
みが負荷8に印加されてアークが保持され、制御
回路13により、負荷8を流れる負荷電流が一定
になるように制御される。
なお、トランジスタ5のオフ期間に、電極7の
接続ケーブルのインダクタンス分による蓄積エネ
ルギが、ダイオード11、抵抗12を介して負荷
8に還流される。
接続ケーブルのインダクタンス分による蓄積エネ
ルギが、ダイオード11、抵抗12を介して負荷
8に還流される。
一方、アークの拘束力は負荷8を流れる負荷電
流が大きいほど大きく、さらに、第5図に示すよ
うに負荷電流の周波数が高いほど大きくなり、ア
ークの拘束力が大きいと、アークの集中性が良く
なつて良好な溶接、切断が可能となり、通常負荷
電流の周波数としては数10KHzに設定される。
流が大きいほど大きく、さらに、第5図に示すよ
うに負荷電流の周波数が高いほど大きくなり、ア
ークの拘束力が大きいと、アークの集中性が良く
なつて良好な溶接、切断が可能となり、通常負荷
電流の周波数としては数10KHzに設定される。
ところで、電極7の接続ケーブルは比較的長尺
に設定されるため、接続ケーブルのインダクタン
ス分が大きくなり、その結果負荷電流の電流リツ
プルが低下してアークの集中性の劣化を招くた
め、従来第1の対策として電源装置と負荷8とを
できる限り近接させ、電極7の接続ケーブルのイ
ンダクタンス分を小さくし、第2の対策としてト
ランス2の2次電圧を高く設定し、第3の対策と
して抵抗12の抵抗値を大きくして負荷電流のリ
ツプルを大きくすることなどが行なわれている。
に設定されるため、接続ケーブルのインダクタン
ス分が大きくなり、その結果負荷電流の電流リツ
プルが低下してアークの集中性の劣化を招くた
め、従来第1の対策として電源装置と負荷8とを
できる限り近接させ、電極7の接続ケーブルのイ
ンダクタンス分を小さくし、第2の対策としてト
ランス2の2次電圧を高く設定し、第3の対策と
して抵抗12の抵抗値を大きくして負荷電流のリ
ツプルを大きくすることなどが行なわれている。
しかし、第1の対策の場合、電極7の接続ケー
ブルは実用上ある程度以上短くすることができ
ず、限界があり、第2の対策の場合、トランス2
の2次電圧を高くするためには、トランス2が大
型になつて装置全体の大型化を招くことになり、
第3の対策の場合、電流リツプルは大きくなつて
アークの集中性は良くなる反面、トランジスタ5
に加わるサージ電圧が大きくなり、トランジスタ
5の破損を招き、トランジスタ5に高耐圧のもの
を使用しなければならず、高価になるという問題
点がある。
ブルは実用上ある程度以上短くすることができ
ず、限界があり、第2の対策の場合、トランス2
の2次電圧を高くするためには、トランス2が大
型になつて装置全体の大型化を招くことになり、
第3の対策の場合、電流リツプルは大きくなつて
アークの集中性は良くなる反面、トランジスタ5
に加わるサージ電圧が大きくなり、トランジスタ
5の破損を招き、トランジスタ5に高耐圧のもの
を使用しなければならず、高価になるという問題
点がある。
そこで、この発明では、負荷電流の電流リツプ
ルを大きな状態に保持してアークの集中性の低下
を防止し、補助スイツチング素子を保護すること
を技術的課題とする。
ルを大きな状態に保持してアークの集中性の低下
を防止し、補助スイツチング素子を保護すること
を技術的課題とする。
この発明は、前記の諸点に留意してなされたも
のであり、交流電源に接続された入力側整流回路
と、主スイツチング素子および出力トランスから
なり前記入力側整流回路の両出力端子に接続され
た高周波インバータと、前記主スイツチング素子
の制御端子にスイツチングパルスを出力して前記
インバータの出力制御を行なう制御回路と、前記
出力トランスの2次側に接続された出力側整流回
路と、前記出力側整流回路の両出力端子に接続さ
れた負荷と、前記出力側整流回路と前記負荷との
通電路に設けられた補助スイツチング素子と、前
記制御回路のスイツチングパルスに同期して前記
補助スイツチング素子の制御端子にスイツチング
パルスを出力する駆動回路と、前記補助スイツチ
ング素子に並列に設けられたサージ吸収用コンデ
ンサとを備えたことを特徴とするアーク電源装置
である。
のであり、交流電源に接続された入力側整流回路
と、主スイツチング素子および出力トランスから
なり前記入力側整流回路の両出力端子に接続され
た高周波インバータと、前記主スイツチング素子
の制御端子にスイツチングパルスを出力して前記
インバータの出力制御を行なう制御回路と、前記
出力トランスの2次側に接続された出力側整流回
路と、前記出力側整流回路の両出力端子に接続さ
れた負荷と、前記出力側整流回路と前記負荷との
通電路に設けられた補助スイツチング素子と、前
記制御回路のスイツチングパルスに同期して前記
補助スイツチング素子の制御端子にスイツチング
パルスを出力する駆動回路と、前記補助スイツチ
ング素子に並列に設けられたサージ吸収用コンデ
ンサとを備えたことを特徴とするアーク電源装置
である。
したがつて、この発明によると、制御回路から
のスイツチングパルスにより主スイツチング素子
がスイツチングして高周波インバータが駆動さ
れ、入力側整流回路の出力直流が高周波インバー
タにより高周波に変換され、制御回路からのスイ
ツチングパルスに同期して駆動回路から出力され
るスイツチングパルスにより、補助スイツチング
素子がスイツチングし、インバータによる高周波
が出力側整流回路により整流されて得られる直流
が、補助スイツチング素子により再び交流に変換
されて負荷に交流電力が供給される。
のスイツチングパルスにより主スイツチング素子
がスイツチングして高周波インバータが駆動さ
れ、入力側整流回路の出力直流が高周波インバー
タにより高周波に変換され、制御回路からのスイ
ツチングパルスに同期して駆動回路から出力され
るスイツチングパルスにより、補助スイツチング
素子がスイツチングし、インバータによる高周波
が出力側整流回路により整流されて得られる直流
が、補助スイツチング素子により再び交流に変換
されて負荷に交流電力が供給される。
このとき、補助スイツチング素子のオフ時に、
負荷の接続ケーブルのインダクタンス分による蓄
積エネルギの電圧がサージ電圧として補助スイツ
チング素子に加わるが、サージ吸収用コンデンサ
により前記サージ電圧が吸収されて補助スイツチ
ング素子の破損が防止される。
負荷の接続ケーブルのインダクタンス分による蓄
積エネルギの電圧がサージ電圧として補助スイツ
チング素子に加わるが、サージ吸収用コンデンサ
により前記サージ電圧が吸収されて補助スイツチ
ング素子の破損が防止される。
つぎに、この発明を、その1実施例を示した第
1図および第2図とともに詳細に説明する。
1図および第2図とともに詳細に説明する。
第1図において、15a,15b,15cは3
相交流電源(図示せず)に接続された第1〜第3
端子、16は各入力端子が第1〜第3端子15a
〜15cに接続された3相ダイオードブリツジ整
流回路からなる入力側整流回路、17,18は整
流回路16の正、負出力端子間に直列に設けられ
た2個の平滑コンデンサ、19はコレクタが整流
回路16の正出力端子に接続された主スイツチン
グ素子としてのNPN型第1トランジスタ、20
はコレクタ、エミツタが第1トランジスタ19の
エミツタ、整流回路16の負出力端子に接続され
た主スイツチング素子としてのNPN型第2トラ
ンジスタ、21は出力トランスであり、1次巻線
21aの両端が第1トランジスタ19のエミツタ
および両コンデンサ17,18の接続点に接続さ
れており、両トランジスタ19,20、出力トラ
ンス21により高周波インバータ22が構成され
ている。
相交流電源(図示せず)に接続された第1〜第3
端子、16は各入力端子が第1〜第3端子15a
〜15cに接続された3相ダイオードブリツジ整
流回路からなる入力側整流回路、17,18は整
流回路16の正、負出力端子間に直列に設けられ
た2個の平滑コンデンサ、19はコレクタが整流
回路16の正出力端子に接続された主スイツチン
グ素子としてのNPN型第1トランジスタ、20
はコレクタ、エミツタが第1トランジスタ19の
エミツタ、整流回路16の負出力端子に接続され
た主スイツチング素子としてのNPN型第2トラ
ンジスタ、21は出力トランスであり、1次巻線
21aの両端が第1トランジスタ19のエミツタ
および両コンデンサ17,18の接続点に接続さ
れており、両トランジスタ19,20、出力トラ
ンス21により高周波インバータ22が構成され
ている。
23,24はアノードがトランス21の2次巻
線21bの両端に接続されカソードが互いに接続
され出力側整流回路25を構成する第1、第2ダ
イオード、26はエミツタが2次巻線21bの中
間タツプtに接続された補助スイツチング素子と
してのNPN型第3トランジスタ、27は第1ダ
イオード23のカソードに接続された母材、28
は第3トランジスタ26のコレクタに接続された
電極であり、母材27および電極28により負荷
29が構成されている。
線21bの両端に接続されカソードが互いに接続
され出力側整流回路25を構成する第1、第2ダ
イオード、26はエミツタが2次巻線21bの中
間タツプtに接続された補助スイツチング素子と
してのNPN型第3トランジスタ、27は第1ダ
イオード23のカソードに接続された母材、28
は第3トランジスタ26のコレクタに接続された
電極であり、母材27および電極28により負荷
29が構成されている。
30は電極28と第3トランジスタ26のコレ
クタとの間の通電路に設けられアークスタート時
に負荷29に高周波高電圧を印加するスタータ回
路、31は負荷29への通電路に設けられ負荷2
9を流れる負荷電流を検出して検出電流に比例し
た電圧の検出信号を出力する電流検出器、32は
アノードが第3トランジスタ26のコレクタに接
続され電極28の接続ケーブルのインダクタンス
分によるエネルギを負荷29に還流するフライホ
イル用第3ダイオード、33は両端が第3ダイオ
ード32のカソードおよび母材27に接続された
高抵抗の限流用抵抗、34は制御回路であり、電
源端子が第2、第3端子15b,15cに接続さ
れ、両入力端子が電流検出器31の検出信号出力
端子および基準電源35に接続され、出力端子が
第1、第2トランジスタ19,20のベースに接
続され、両トランジスタ19,20に交互に数K
Hzないし数10KHzのスイツチングパルスを出力
し、前記検出信号の電圧が基準電源35の電圧に
等しくなるように、両トランジスタ19,20へ
のスイツチングパルスのパルス幅を制御する。な
お、制御回路34の同期パルス出力端子から、両
トランジスタ19,20へのスイツチングパルス
を合成した同期パルスが出力される。
クタとの間の通電路に設けられアークスタート時
に負荷29に高周波高電圧を印加するスタータ回
路、31は負荷29への通電路に設けられ負荷2
9を流れる負荷電流を検出して検出電流に比例し
た電圧の検出信号を出力する電流検出器、32は
アノードが第3トランジスタ26のコレクタに接
続され電極28の接続ケーブルのインダクタンス
分によるエネルギを負荷29に還流するフライホ
イル用第3ダイオード、33は両端が第3ダイオ
ード32のカソードおよび母材27に接続された
高抵抗の限流用抵抗、34は制御回路であり、電
源端子が第2、第3端子15b,15cに接続さ
れ、両入力端子が電流検出器31の検出信号出力
端子および基準電源35に接続され、出力端子が
第1、第2トランジスタ19,20のベースに接
続され、両トランジスタ19,20に交互に数K
Hzないし数10KHzのスイツチングパルスを出力
し、前記検出信号の電圧が基準電源35の電圧に
等しくなるように、両トランジスタ19,20へ
のスイツチングパルスのパルス幅を制御する。な
お、制御回路34の同期パルス出力端子から、両
トランジスタ19,20へのスイツチングパルス
を合成した同期パルスが出力される。
36は同期パルス入力端子が制御回路34の同
期パルス出力端子に接続され、前記同期パルスに
同期して第3トランジスタ26の制御端子である
ベースにスイツチングパルスを出力する駆動回
路、37は1次巻線37aの両端が第3、第2端
子15c,15bに接続された補助トランス、3
8はアノード、カソードがトランス37の2次巻
線37bの一端および第3ダイオード32のカソ
ードに接続された整流用第4ダイオード、39は
サージ吸収用コンデンサであり、一端が第3ダイ
オード32のカソードに接続され、他端が2次巻
線37bの他端および第3トランジスタ26のエ
ミツタに接続され、第3ダイオード32とコンデ
ンサ39との直列回路が第3トランジスタ26に
並列に設けられている。
期パルス出力端子に接続され、前記同期パルスに
同期して第3トランジスタ26の制御端子である
ベースにスイツチングパルスを出力する駆動回
路、37は1次巻線37aの両端が第3、第2端
子15c,15bに接続された補助トランス、3
8はアノード、カソードがトランス37の2次巻
線37bの一端および第3ダイオード32のカソ
ードに接続された整流用第4ダイオード、39は
サージ吸収用コンデンサであり、一端が第3ダイ
オード32のカソードに接続され、他端が2次巻
線37bの他端および第3トランジスタ26のエ
ミツタに接続され、第3ダイオード32とコンデ
ンサ39との直列回路が第3トランジスタ26に
並列に設けられている。
つぎに、前記実施例の動作について説明する。
いま、前記3相交流電源を投入すると、制御回
路34が作動してトランジスタ19,20に第2
図a,bに示すようなハイレベルのスイツチング
パルスがそれぞれ出力され、トランジスタ19,
20が交互にオンし、前記電源の3相交流が整流
回路16および両コンデンサ17,18により整
流、平滑されて得られる直流が、高周波インバー
タ22により数KHzないし数10KHzの交流に変換
され、トランス21の2次側に高周波の交流電圧
が誘起する。
路34が作動してトランジスタ19,20に第2
図a,bに示すようなハイレベルのスイツチング
パルスがそれぞれ出力され、トランジスタ19,
20が交互にオンし、前記電源の3相交流が整流
回路16および両コンデンサ17,18により整
流、平滑されて得られる直流が、高周波インバー
タ22により数KHzないし数10KHzの交流に変換
され、トランス21の2次側に高周波の交流電圧
が誘起する。
一方、制御回路34から駆動回路36に、第2
図cに示すように、同図a,bの両スイツチング
パルスを合成したハイレベルの同期パルスが入力
され、駆動回路36から前記同期パルスと同様の
スイツチングパルスがトランジスタ26のベース
に出力され、トランジスタ26がトランジスタ1
9,20に同期してスイツチングし、整流回路2
5によりトランス21の高周波の2次電圧が整流
されて得られる直流が、トランジスタ26により
再び交流に変換され、負荷29に交流電力が供給
される。
図cに示すように、同図a,bの両スイツチング
パルスを合成したハイレベルの同期パルスが入力
され、駆動回路36から前記同期パルスと同様の
スイツチングパルスがトランジスタ26のベース
に出力され、トランジスタ26がトランジスタ1
9,20に同期してスイツチングし、整流回路2
5によりトランス21の高周波の2次電圧が整流
されて得られる直流が、トランジスタ26により
再び交流に変換され、負荷29に交流電力が供給
される。
このとき、前記した第3図の場合と同様に、電
極28の接続ケーブルのインダクタンス分により
負荷29を流れる負荷電流の立上がり、立下がり
に遅れが生じ、同図bに示すように、トランジス
タ26のオン期間、負荷電流は徐々に増加し、ト
ランジスタ26のオフ期間、負荷電流は徐々に低
下し、負荷電流の波形は同図dに示すような鋸歯
状となる。
極28の接続ケーブルのインダクタンス分により
負荷29を流れる負荷電流の立上がり、立下がり
に遅れが生じ、同図bに示すように、トランジス
タ26のオン期間、負荷電流は徐々に増加し、ト
ランジスタ26のオフ期間、負荷電流は徐々に低
下し、負荷電流の波形は同図dに示すような鋸歯
状となる。
なお、アークスタート時にスタータ回路30が
作動して高周波高電圧が負荷29に重畳印加さ
れ、アークスタートが行なわれ、アークスタート
後、制御回路34により、負荷29を流れる負荷
電流が一定になるように制御されるのは、前記し
た第3図の場合と同様である。
作動して高周波高電圧が負荷29に重畳印加さ
れ、アークスタートが行なわれ、アークスタート
後、制御回路34により、負荷29を流れる負荷
電流が一定になるように制御されるのは、前記し
た第3図の場合と同様である。
そして、トランジスタ26のオフ期間に、電極
28の接続ケーブルのインダクタンス分による蓄
積エネルギが、ダイオード32、抵抗33を介し
て負荷29に還流され、オフ状態のトランジスタ
26に加わるサージ電圧がダイオード32を介し
てコンデンサ39により吸収され、トランジスタ
26のサージ電圧による破損が防止される。
28の接続ケーブルのインダクタンス分による蓄
積エネルギが、ダイオード32、抵抗33を介し
て負荷29に還流され、オフ状態のトランジスタ
26に加わるサージ電圧がダイオード32を介し
てコンデンサ39により吸収され、トランジスタ
26のサージ電圧による破損が防止される。
このとき、コンデンサ39はトランス37、ダ
イオード38を介して所定の電圧に充電されてい
るが、トランジスタ26に加わるサージ電圧が前
記所定の電圧を越えるときに、ダイオード32を
介してコンデンサ39に充電電流が流れてサージ
電圧が吸収されることになる。
イオード38を介して所定の電圧に充電されてい
るが、トランジスタ26に加わるサージ電圧が前
記所定の電圧を越えるときに、ダイオード32を
介してコンデンサ39に充電電流が流れてサージ
電圧が吸収されることになる。
従つて、トランス37、ダイオード38による
コンデンサ39の充電電圧をトランジスタ26の
耐圧と同等程度に設定しておくことにより、トラ
ンジスタ26として耐圧の大きいものを選定しな
くても、トランジスタ26の耐圧を越えるサージ
電圧をコンデンサ39により吸収してトランジス
タ26を保護することができる。
コンデンサ39の充電電圧をトランジスタ26の
耐圧と同等程度に設定しておくことにより、トラ
ンジスタ26として耐圧の大きいものを選定しな
くても、トランジスタ26の耐圧を越えるサージ
電圧をコンデンサ39により吸収してトランジス
タ26を保護することができる。
また、高周波インバータ22を導入したため、
従来のように大型のトランスを用いなくても、小
型の出力トランス21の2次電圧を高く設定する
ことが可能となり、負荷電流の電流リツプルを大
きな状態に保持してアークの集中性の低下を防止
することができる。
従来のように大型のトランスを用いなくても、小
型の出力トランス21の2次電圧を高く設定する
ことが可能となり、負荷電流の電流リツプルを大
きな状態に保持してアークの集中性の低下を防止
することができる。
なお、第3トランジスタ26をダイオード23
のカソードと母材27との間の通電路に設けても
よく、この場合、ダイオード32と抵抗33を入
れ換えて接続し、コンデンサ39の両端をダイオ
ード23のカソードおよび入れ換えたダイオード
32のアノードに接続すればよい。
のカソードと母材27との間の通電路に設けても
よく、この場合、ダイオード32と抵抗33を入
れ換えて接続し、コンデンサ39の両端をダイオ
ード23のカソードおよび入れ換えたダイオード
32のアノードに接続すればよい。
以上のように、この発明のアーク電源装置によ
ると、出力側整流回路と負荷との通電路に設けた
補助スイツチング素子に加わるサージ電圧を、サ
ージ吸収用コンデンサにより吸収することがで
き、負荷を流れる負荷電流の電流リツプルを大き
な状態に保持してアークの集中性の低下を防止で
き、補助スイツチング素子のサージ電圧による破
損から保護することが可能となる。
ると、出力側整流回路と負荷との通電路に設けた
補助スイツチング素子に加わるサージ電圧を、サ
ージ吸収用コンデンサにより吸収することがで
き、負荷を流れる負荷電流の電流リツプルを大き
な状態に保持してアークの集中性の低下を防止で
き、補助スイツチング素子のサージ電圧による破
損から保護することが可能となる。
また、高周波インバータの導入により出力トラ
ンスを小型にでき、装置全体の小型化を図ること
ができる。
ンスを小型にでき、装置全体の小型化を図ること
ができる。
第1図および第2図はこの発明のアーク電源装
置の1実施例を示し、第1図は結線図、第2図a
〜dは各種信号波形図、第3図以下の図面は従来
例を示し、第3図は結線図、第4図a,bは各種
信号波形図、第5図は負荷電流の周波数とアーク
の拘束力との関係図である。 16……入力側整流回路、19,20……第
1、第2トランジスタ、21……出力トランス、
22……高周波インバータ、25……出力側整流
回路、26……第3トランジスタ、29……負
荷、34……制御回路、36……駆動回路、39
……サージ吸収用コンデンサ。
置の1実施例を示し、第1図は結線図、第2図a
〜dは各種信号波形図、第3図以下の図面は従来
例を示し、第3図は結線図、第4図a,bは各種
信号波形図、第5図は負荷電流の周波数とアーク
の拘束力との関係図である。 16……入力側整流回路、19,20……第
1、第2トランジスタ、21……出力トランス、
22……高周波インバータ、25……出力側整流
回路、26……第3トランジスタ、29……負
荷、34……制御回路、36……駆動回路、39
……サージ吸収用コンデンサ。
Claims (1)
- 【特許請求の範囲】 1 交流電源に接続された入力側整流回路と、主
スイツチング素子および出力トランスからなり前
記入力側整流回路の両出力端子に接続された高周
波インバータと、 前記主スイツチング素子の制御端子にスイツチ
ングパルスを出力して前記インバータの出力制御
を行なう制御回路と、 前記出力トランスの2次側に接続された出力側
整流回路と、 前記出力側整流回路の両出力端子に接続された
負荷と、 前記出力側整流回路と前記負荷との通電路に設
けられた補助スイツチング素子と、 前記制御回路のスイツチングパルスに同期して
前記補助スイツチング素子の制御端子にスイツチ
ングパルスを出力する駆動回路と、 前記補助スイツチング素子に並列に設けられた
サージ吸収用コンデンサと を備えたことを特徴とするアーク電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62052627A JPS63219015A (ja) | 1987-03-06 | 1987-03-06 | ア−ク電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62052627A JPS63219015A (ja) | 1987-03-06 | 1987-03-06 | ア−ク電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63219015A JPS63219015A (ja) | 1988-09-12 |
| JPH0544681B2 true JPH0544681B2 (ja) | 1993-07-07 |
Family
ID=12920050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62052627A Granted JPS63219015A (ja) | 1987-03-06 | 1987-03-06 | ア−ク電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63219015A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106646143A (zh) * | 2016-12-20 | 2017-05-10 | 国网河北省电力公司电力科学研究院 | 一种基于电荷叠加原理的电缆高阻故障点击穿方法及系统 |
-
1987
- 1987-03-06 JP JP62052627A patent/JPS63219015A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63219015A (ja) | 1988-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876433A (en) | Inverter controlled-type power source for arc welding | |
| US5343017A (en) | Arc welder with timed control of arcing recovery and means for reducing weight, size, and power loss in the welder | |
| US6091049A (en) | Power supply apparatus for use with arc utilizing device | |
| US7075032B2 (en) | Power supply apparatus | |
| JPH07115182B2 (ja) | アーク溶接機 | |
| JPH0544681B2 (ja) | ||
| JPH0363460B2 (ja) | ||
| JP3981208B2 (ja) | アーク加工用電源装置 | |
| JP3522405B2 (ja) | フライバック形およびフォワード形スイッチング電源装置 | |
| JPH0544682B2 (ja) | ||
| JP3475415B2 (ja) | Dc−dcコンバータ | |
| JP3096236B2 (ja) | 電源装置 | |
| JPH0681496B2 (ja) | 突入電流防止回路 | |
| JP4080574B2 (ja) | 直流アーク溶接用電源装置 | |
| JPH0312450Y2 (ja) | ||
| JP3273572B2 (ja) | 直流電源装置 | |
| JP2773534B2 (ja) | 直流電源装置 | |
| JP2905540B2 (ja) | パルスアーク溶接用電源 | |
| JP3993704B2 (ja) | アクティブフィルタ装置 | |
| JPH0318059Y2 (ja) | ||
| JPS5947974A (ja) | 多出力スイツチング電源装置 | |
| JP3583208B2 (ja) | スイッチング電源 | |
| JP2728682B2 (ja) | 電算機用無停電付電源装置 | |
| JP2563757Y2 (ja) | 溶接機の充電装置 | |
| JPH06101927B2 (ja) | Dc―dcコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |