JPH0546069U - 高密度実装回路基板 - Google Patents
高密度実装回路基板Info
- Publication number
- JPH0546069U JPH0546069U JP10369391U JP10369391U JPH0546069U JP H0546069 U JPH0546069 U JP H0546069U JP 10369391 U JP10369391 U JP 10369391U JP 10369391 U JP10369391 U JP 10369391U JP H0546069 U JPH0546069 U JP H0546069U
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- hole
- stress buffer
- buffer region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体素子に掛かる応力集中を有効に緩衝す
るのに好適な高密度実装回路基板を得る。 【構成】 回路パターン1及び埋め込まれた半導体素子
4を有する回路基板3において、半導体素子4を埋め込
むために回路基板3に設けられた孔部2と、孔部2内に
固定される半導体素子4と、回路パターン1と半導体素
子4とを接続するボンディングワイヤ6と、孔部2にお
ける半導体素子4近傍の空隙部に設けられた微粉末11
と、微粉末11の上部に充填されるチップコート樹脂7
aとを具備する。
るのに好適な高密度実装回路基板を得る。 【構成】 回路パターン1及び埋め込まれた半導体素子
4を有する回路基板3において、半導体素子4を埋め込
むために回路基板3に設けられた孔部2と、孔部2内に
固定される半導体素子4と、回路パターン1と半導体素
子4とを接続するボンディングワイヤ6と、孔部2にお
ける半導体素子4近傍の空隙部に設けられた微粉末11
と、微粉末11の上部に充填されるチップコート樹脂7
aとを具備する。
Description
【0001】
本考案は、半導体素子を回路基板内に埋め込み搭載する高密度実装回路基板に 関し、特に半導体素子に集中する応力を有効に緩衝するのに好適な高密度実装回 路基板に関する。
【0002】
従来、この種の装置においては図4に示すものが知られており、回路基板3に は、その表面上に回路パターン1が設けられ、かつ半導体素子4を埋め込むため の孔部2が設けられている。その孔部2の内部には半導体素子4が接着剤5を介 して固定され、回路パターン1と半導体素子4とが金属製ボンディングワイヤ6 で接続される。
【0003】 半導体素子4の近傍の空隙部には、半導体素子4の保護を目的として酸化シリ コンまたは酸化アルミニウム等の無機物質をフィラーとして混入したチップコー ト樹脂7を滴下し硬化する。その後、回路パターン1を有する回路基板8が外装 材として半田バンプ9を介して貼り合わせられ、残る空隙領域へ樹脂10が充填 される。このようにして、厚さ方向に寸法を減じた軽く薄い高密度実装回路基板 が得られる。
【0004】
この種の高密度実装回路基板は、半田バンプを介して行う外装材の貼り合わせ の熱処理工程における高熱等の履歴によって、半導体素子が劣化若しくは破損す るという不都合があった。すなわち、低熱膨張率のシリコン等からなる半導体素 子4と、空隙部分を充填する酸化シリコンや酸化アルミニウム等の無機フィラー 粉末を混入したチップコート樹脂7と、貼り合わせ樹脂基板である回路基板8と の3者の熱膨張率が互いに相違するので、加工時の熱的履歴にともない応力歪み が発生する。このとき、3者の中で機械的に最も脆弱な半導体素子4が劣化若し くは破損するという不具合があった。
【0005】 さらに、半導体素子の劣化や破損を防止するために、無機フィラーを多量に混 入して熱膨張率の低減を図るチップコート樹脂を使用する方法が知られているが 、フィラー混入率を増量すると好ましくない空孔部分が発生するという問題があ り、高い比率のフィラーを調合した樹脂では作業性、信頼性の低下を招くという 不都合があった。
【0006】
本考案は、前述した従来技術の問題点を解決することを目的とし、その目的を 達成するために回路パターン及び埋め込まれた半導体素子を有する回路基板にお いて、半導体素子を埋め込むために回路基板に設けられた孔部と、孔部内に固定 される半導体素子と、回路パターンと半導体素子とを接続するボンディングワイ ヤと、孔部における半導体素子近傍の空隙部に設けられた応力緩衝領域と、応力 緩衝領域の上部に充填される樹脂とを具備することを特徴とする。
【0007】
以下、本考案の実施例につき図1、図2及び図3を参照して詳細に述べる。
【0008】 図1は、本考案の一実施例を示す断面図であるが、図4に示した部材と同一若 しくは同等のものには同一の参照符号を付してその詳細な説明は省略する。図4 の従来例と相違するのは、孔部2内部のフィラー充填態様である。すなわち、座 繰り加工により設けられた孔部2内に接着・固定された半導体素子4と孔部2と の間に介在する空隙部分へ酸化シリコンまたは酸化アルミニウム等の低熱膨張率 で絶縁性かつ流動性の微粉末11を充填し、震盪処理を施した後、さらにその上 部に酸化シリコン等の低熱膨張率物質を混入したチップコート樹脂7aを注入し 真空減圧しながら脱気・充填し硬化する。その後、前に述べたように回路基板8 を半田バンプ9で接合し、残る空隙領域へ樹脂10を含浸して硬化処理する。
【0009】 このような構成によれば、半導体素子4の周辺が低熱膨張率の酸化シリコンま たは酸化アルミニウムからなる無機フィラーで充填されているので、またこれら の無機物質は良好な流動性を有しており、その上振り込み機等の震盪処理を適用 することによって空孔等のない緻密な充填が達成され得る。
【0010】 図2は、本考案の第2実施例を示すもので、充填物質として2種類の物質を使 用し2層に充填するものである。半導体素子4の周辺には、粒径1.0ミクロン の酸化アルミニウム粉末11aと粒径5.0ミクロンの酸化アルミニウム粉末1 1bとを重量比6:4の割合で混合し空隙部分を震盪処理を行いながら充填する 。
【0011】 その後に平均粒径0.04から0.08ミクロンの極微細活性化炭酸カルシウ ム粉末11cを同じく震盪処理を行いながら充填する。その後、酸化シリコン4 0%残部エポキシ樹脂からなるチップコート樹脂7bを滴下し、10-4トールで 約30分脱気・含浸処理を行い樹脂被覆層を構成する。
【0012】 さらに、半田バンプ9を介して表面層の回路基板8を接合し、10-4トール以 下の真空域で樹脂10を含浸し、残存空隙部分を充填して多層化された充填物質 層構成が得られる。
【0013】 さらに、別実施例として粒径0.75ミクロンの酸化アルミニウム粉末を50 %含有するチップコート樹脂を調合して滴下・注入し真空減圧しながら脱気・充 填する。樹脂の未硬化処理状態において、粒径0.75ミクロンの酸化アルミニ ウム粉末を30%含有するチップコート樹脂を調合し、さらに滴下・注入し真空 減圧を加え脱気・充填し、熱処理を加えて樹脂を硬化処理することも有効である 。
【0014】 図3は熱衝撃試験の評価結果を示すグラフであって、−55℃、5分間の低温 域、+125℃、5分間の高温域をそれぞれ媒体FC−77、FC−70のフロ リナート液を使用して行った液槽熱衝撃試験の評価結果を示す。従来例の場合を 示す試料12は熱衝撃回数2000回弱で半導体素子の破損による不具合を発生 したが、本考案の場合の試料13では、3800回の時点でも異常を生じなかっ た。
【0015】
以上述べたように、本考案によれば熱膨張率の異なる半導体素子を周辺樹脂材 料と巧妙に組み合わせることによって、半導体素子の劣化や破損を有効に防止で きる応力緩衝領域を構成することが可能となり、低温領域から高温領域まで応力 集中のない高信頼性の高密度実装回路基板を提供できる。
【図1】本考案の一実施例を示す断面図である。
【図2】本考案の他の実施例を示す断面図である。
【図3】熱衝撃試験の評価結果を示すグラフである。
【図4】従来の高密度実装回路基板を示す断面図であ
る。
る。
1 回路パターン 2 孔部 3、8 回路基板 4 半導体素子 6 ボンディングワイヤ 7、7a、7b チップコート樹脂 9 半田バンプ 10 樹脂 11 微粉末 11a、11b 酸化アルミニウム粉末 11c 炭酸カルシウム粉末
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/31 H05K 3/46 T 6921−4E
Claims (4)
- 【請求項1】 回路パターン及び埋め込まれた半導体素
子を有する回路基板において、該半導体素子を埋め込む
ために回路基板に設けられた孔部と、該孔部内に固定さ
れる前記半導体素子と、前記回路パターンと前記半導体
素子とを接続するボンディングワイヤと、前記孔部にお
ける前記半導体素子近傍の空隙部に設けられた応力緩衝
領域と、該応力緩衝領域の上部に充填される樹脂とを具
備することを特徴とする高密度実装回路基板。 - 【請求項2】 請求項1において、前記応力緩衝領域
が、低熱膨張率で絶縁性かつ流動性の微粉末で充填され
ることを特徴とする高密度実装回路基板。 - 【請求項3】 請求項2において、前記微粉末が酸化ア
ルミニウム、酸化硅素または炭酸カルシウムであること
を特徴とする高密度実装回路基板。 - 【請求項4】 請求項1において、前記応力緩衝領域に
複数の無機フィラー層を積層したことを特徴とする高密
度実装回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10369391U JPH0546069U (ja) | 1991-11-21 | 1991-11-21 | 高密度実装回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10369391U JPH0546069U (ja) | 1991-11-21 | 1991-11-21 | 高密度実装回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0546069U true JPH0546069U (ja) | 1993-06-18 |
Family
ID=14360866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10369391U Pending JPH0546069U (ja) | 1991-11-21 | 1991-11-21 | 高密度実装回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0546069U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416201A (zh) * | 2019-08-28 | 2019-11-05 | 东莞市欧思科光电科技有限公司 | 内置ic的led结构 |
| CN110600438A (zh) * | 2019-10-12 | 2019-12-20 | 广东佛智芯微电子技术研究有限公司 | 嵌入式多芯片及元件sip扇出型封装结构及其制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210757A (ja) * | 1988-06-28 | 1990-01-16 | Mitsubishi Electric Corp | 印刷配線板 |
-
1991
- 1991-11-21 JP JP10369391U patent/JPH0546069U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210757A (ja) * | 1988-06-28 | 1990-01-16 | Mitsubishi Electric Corp | 印刷配線板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416201A (zh) * | 2019-08-28 | 2019-11-05 | 东莞市欧思科光电科技有限公司 | 内置ic的led结构 |
| CN110416201B (zh) * | 2019-08-28 | 2024-12-31 | 东莞市欧思科光电科技有限公司 | 内置ic的led结构 |
| CN110600438A (zh) * | 2019-10-12 | 2019-12-20 | 广东佛智芯微电子技术研究有限公司 | 嵌入式多芯片及元件sip扇出型封装结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5723369A (en) | Method of flip chip assembly | |
| CN110943061B (zh) | 半导体封装及其制造方法 | |
| US6582991B1 (en) | Semiconductor device and method for fabricating the same | |
| JP5543086B2 (ja) | 半導体装置及びその製造方法 | |
| US5385869A (en) | Semiconductor chip bonded to a substrate and method of making | |
| US5535526A (en) | Apparatus for surface mounting flip chip carrier modules | |
| JP3233535B2 (ja) | 半導体装置及びその製造方法 | |
| JP3648277B2 (ja) | 半導体装置 | |
| JP4610616B2 (ja) | ダイスタック型デバイスを提供するための方法及び装置 | |
| TWI538120B (zh) | 包含導電底部塡充材料之半導體裝置及封裝以及相關方法 | |
| JP3277997B2 (ja) | ボールグリッドアレイパッケージとその製造方法 | |
| US6373142B1 (en) | Method of adding filler into a non-filled underfill system by using a highly filled fillet | |
| US20020025602A1 (en) | Microelectronic assembly with pre-disposed fill material and associated method of manufacture | |
| US20030042618A1 (en) | Semiconductor device and a method of manufacturing the same | |
| JP4575205B2 (ja) | 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法 | |
| CN101471307B (zh) | 半导体封装体及其制造方法 | |
| US5895976A (en) | Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same | |
| US5698904A (en) | Packaging material for electronic components | |
| CN115602555B (zh) | 一种封装方法及其封装结构 | |
| US6900080B2 (en) | Microelectronic package with reduced underfill and methods for forming such packages | |
| US8921971B2 (en) | Fibrous laminate interface for security coatings | |
| JPH09260433A (ja) | 半導体装置の製法およびそれによって得られた半導体装置 | |
| JPS6124255A (ja) | 半導体パツケ−ジ構造 | |
| CN2829091Y (zh) | 倒装芯片封装体结构 | |
| JP2013062472A (ja) | 半導体パッケージおよびその製造方法 |