JPH0210757A - 印刷配線板 - Google Patents

印刷配線板

Info

Publication number
JPH0210757A
JPH0210757A JP63161811A JP16181188A JPH0210757A JP H0210757 A JPH0210757 A JP H0210757A JP 63161811 A JP63161811 A JP 63161811A JP 16181188 A JP16181188 A JP 16181188A JP H0210757 A JPH0210757 A JP H0210757A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
semiconductor chip
metal
thermal stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63161811A
Other languages
English (en)
Inventor
Tatsuji Nakai
中井　達司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63161811A priority Critical patent/JPH0210757A/ja
Publication of JPH0210757A publication Critical patent/JPH0210757A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structure Of Printed Boards (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は印刷配線板に半導体部品を実装する構造に関
するものである。
〔従来の技術〕
第３図は、従来の印刷配線板の実装構造を示す断面図で
、図において、（１）は半導体チップ、（２）は印刷配
線板、（３）は半導体チップ（１）と印刷配線板（２）
との間を電気接続するワイヤボンド部分、（４）は半導
体チップ（１）を印刷配線板（２）にダイボンドする接
着剤である。
次に動作について説明する。
半導体チップ（１）は高密度実装を実現するためパッケ
ージに入れず直接半導体チップ（１）全印刷配線板（２
月こ実装する。
半導体チップ（１）の電極から印刷配線板（２）の導体
部に、例えば２５μｍ径の金線などでワイヤーボンドす
る。半導体チップ（１）を印刷配線板（２）に接着剤（
４）によりダイボンドする。半導体チップ（１）は通常
Ｓｉであり４　Ｘ　１０−’℃−１の線膨張係数を有し
ており、印刷配線板（２］は２０　Ｘ　１０−’（３’
の線膨張係数を有する。この線膨張係数差により生じる
熱応力を吸収できる接着剤（４）を用いる。
〔発明が解決しようとする課題、〕
従来の印刷配線板の実装構造では半導体チップの大きさ
が１辺５間より大きくなると、熱応力による半導体チッ
プの割れや剥離、ダイボンド剤でのクラック、剥離など
が生じるなどの問題点がめった。
この発明は上記のような問題点を解消するためになされ
たもので、１辺５１１１以上の半導体チップを実装し熱
応力による割れ等の生じない昼信頼度の印刷配線板の実
装構造を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る印刷配線板の実装構造は半導体チップを
実装する印刷配線板の部分に所要の線膨張係数を有す金
属を設け、その上に半導体チップをダイボンドしたもの
である。
〔作用〕
この発明における印刷配線板の金属は半導体チップと印
刷配線板との間に介在することにより半導体チップに生
じる熱応力を抑えることができる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第１図において、（１）は半導体チップ、（２）は半導
体チップ（１）を実装する印刷配線板、（３）は半導体
チｆノ＋１１と印刷配線板（２）との間を電気接続する
ワイヤボンド部分、（５０よ所要の線膨張係数を有する
金属である。（６）は半導体チップ（１）を金属（５）
にダイボンドするための接着剤、（４）は金属（５）を
印刷配線板（２）に取付は固定するための接着剤である
。
半導体チップ（１）は通常２龍Ｘ２Ｓ１１から１ｏｕＸ
ＩＯ龍の寸法であり、これをパッケージに入れ実装して
いた。ところが、高密度実装の要求からパッケージを小
さくするか、図のように半導体チップのままで印刷配線
板（２）に実装するようになってきている。印刷配線板
（２）に、２〜ｌ０ＸＩＯ−’℃−１程度の線膨張係数
を有する、インパールアロイ４２、コバールなどの金属
（５）を接着剤（４）などで取付ける。
つき゛に、半導体チップ（１）を金属（５）に接着剤な
ど（６）でダイボンドする。このように半導体チップ（
１）の線膨張係数が４ｘ１０　”（３ｓであり、この値
に金属（５）の線膨張係数を近づけることにより、半導
体チップ（１）にがかる熱応力を抑えることができる。
金属（５）と印刷配線板（２）との間に熱応力は生じる
が金属（５）は機械的に安定しており、接着剤（４）に
よりゐ、６程度応力が吸収されるので各部位において剥
；碓やクラックなどの障害は生じない。
なお、１肥実施例では印刷配線板（２）を特殊な加工を
しない、構造とした場合を示したが、第２図に示すよう
な堀り込み；Ｊ造にすることもできる。
このように印刷配線板（２）に堀り込み部（７）を設け
た場合には、全体高さを第１図の実施例よりも低くする
ことができ、接着剤（４）の選定において、堀り込み部
（７）に接着剤が入れ易く、粘度の低い材料を使うこと
も可能となる。
〔発明の効果〕
以上のようにこの発明によれば、半導体チップにかかる
熱応力を抑えるように構成したので、ＬＳＩなどの半導
体チップを高信頼性で高密度実装ができる効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例による印刷配線板の構造断
面図、第２図はこの発明の他の実施例を示す印刷配線板
の構造断面図、第３図は従来の印刷配線板の構造断面図
である。 図において、（１）は半導体チップ、（２）は印刷配線
板、（３）はワイヤボンド部、（４）は接着剤、（５）
は金属、（６）は接着剤、（７）は堀り込み部を示す。 なお、図中、同一符号は同一、または相当部分を示す。 第１図 乙、撞着別 第２図 第３図

Claims (1)

    【特許請求の範囲】
  1. 半導体を実装する印刷配線板の半導体実装部分に所要の
    機械的特性を有する金属を設けたことを特徴とする印刷
    配線板。
JP63161811A 1988-06-28 1988-06-28 印刷配線板 Pending JPH0210757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63161811A JPH0210757A (ja) 1988-06-28 1988-06-28 印刷配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63161811A JPH0210757A (ja) 1988-06-28 1988-06-28 印刷配線板

Publications (1)

Publication Number Publication Date
JPH0210757A true JPH0210757A (ja) 1990-01-16

Family

ID=15742362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63161811A Pending JPH0210757A (ja) 1988-06-28 1988-06-28 印刷配線板

Country Status (1)

Country Link
JP (1) JPH0210757A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546069U (ja) * 1991-11-21 1993-06-18 日本無線株式会社 高密度実装回路基板
US6320267B1 (en) * 1998-08-10 2001-11-20 Sony Corporation Bonding layer in a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546069U (ja) * 1991-11-21 1993-06-18 日本無線株式会社 高密度実装回路基板
US6320267B1 (en) * 1998-08-10 2001-11-20 Sony Corporation Bonding layer in a semiconductor device

Similar Documents

Publication Publication Date Title
US5637828A (en) High density semiconductor package
JP3383398B2 (ja) 半導体パッケージ
JPH0685161A (ja) 高密度実装型半導体装置
JPH05226487A (ja) 半導体装置
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JPS5988864A (ja) 半導体装置の製造方法
JPH0210757A (ja) 印刷配線板
JPS58219757A (ja) 半導体装置
JP2936819B2 (ja) Ｉｃチップの実装構造
JP2682307B2 (ja) 半導体集積回路の実装方法
JPH01137660A (ja) 半導体装置
JPH0365662B2 (ja)
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPS6399558A (ja) 半導体装置
JPH02105446A (ja) 混成集積回路
JP3372169B2 (ja) 半導体パッケージ
JP2572092Y2 (ja) 半導体素子パッケージ
JPH09283696A (ja) 半導体混載実装方法
JPS58125859A (ja) 半導体装置
JPH0462457B2 (ja)
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP3122434B1 (ja) 大型のハーメチックでないマルチチップモジュールパッケージ
JPH03231435A (ja) 半導体集積回路装置
JPS5874048A (ja) 半導体集積回路の実装方式