JPH0546107B2 - - Google Patents
Info
- Publication number
- JPH0546107B2 JPH0546107B2 JP58120508A JP12050883A JPH0546107B2 JP H0546107 B2 JPH0546107 B2 JP H0546107B2 JP 58120508 A JP58120508 A JP 58120508A JP 12050883 A JP12050883 A JP 12050883A JP H0546107 B2 JPH0546107 B2 JP H0546107B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- tft
- metal layer
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6732—Bottom-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6746—Amorphous silicon
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は薄膜電界効果トランジスタおよびその
製造方法に係り、特に液晶等と組合せて画像表示
装置を構成するためのシリコンを主成分とする非
単結晶半導体薄膜電界効果トランジスタ（以後
TFTと呼ぶ）に関するものである。
製造方法に係り、特に液晶等と組合せて画像表示
装置を構成するためのシリコンを主成分とする非
単結晶半導体薄膜電界効果トランジスタ（以後
TFTと呼ぶ）に関するものである。
シリコンを主成分とする非単結晶シリコン半導
体TFTはCdSe、CdTeなどを用いたTFTよりも
安定性がよく、また単結晶シリコンに比べてオン
−オフ比が大きいという利点を有する。しかしな
がらシリコンを主成分とする非単結晶シリコン半
導体TFTを利用して画像表示装置を構成する場
合にはより安定性を増し、画像（コントラスト
比）を改善するための工夫が必要である。
体TFTはCdSe、CdTeなどを用いたTFTよりも
安定性がよく、また単結晶シリコンに比べてオン
−オフ比が大きいという利点を有する。しかしな
がらシリコンを主成分とする非単結晶シリコン半
導体TFTを利用して画像表示装置を構成する場
合にはより安定性を増し、画像（コントラスト
比）を改善するための工夫が必要である。
以下、シリコンを主成分とする非単結晶半導体
を代表して非晶質シリコン半導体を用いたTFT
について詳細に説明する。
を代表して非晶質シリコン半導体を用いたTFT
について詳細に説明する。
従来例の構成とその問題点
第１図に従来例のひとつであるTFTの断面図
を示す。これは例えばガラスのような基板１上に
ゲート電極なる第１の金属２が被着形成され、絶
縁層３を介して非晶質シリコン半導体層４が形成
され、前記半導体層上にソース、ドレイン電極な
る第２の金属層５，６が被着形成された逆スタガ
ー型TFTである。
を示す。これは例えばガラスのような基板１上に
ゲート電極なる第１の金属２が被着形成され、絶
縁層３を介して非晶質シリコン半導体層４が形成
され、前記半導体層上にソース、ドレイン電極な
る第２の金属層５，６が被着形成された逆スタガ
ー型TFTである。
画像表示装置は上述のようなTFTを多数配置
した基板と液晶とを組合せて構成され、TFTに
より液晶をスイツチングすることによつて高密度
の液晶画像表示装置が得られる。
した基板と液晶とを組合せて構成され、TFTに
より液晶をスイツチングすることによつて高密度
の液晶画像表示装置が得られる。
このような画像表示装置を構成するためのスイ
ツチング素子として用いられるTFTに要求され
る性能としては、安定性、信頼性があげられる。
しかしながら、例えば第１図に示されるような逆
スタガー型TFTではチヤンネルを構成する非晶
質シリコン半導体層が露出しているために、前記
チヤンネル部に水分等が吸着しトランジスタ特性
が変動して安定な動作に支障をきたす。このよう
な現象を防止するためにはポリイミド等の有機薄
膜や窒化シリコン膜、酸化シリコン等の無機薄膜
等でチヤンネル部を保護する必要がある。
ツチング素子として用いられるTFTに要求され
る性能としては、安定性、信頼性があげられる。
しかしながら、例えば第１図に示されるような逆
スタガー型TFTではチヤンネルを構成する非晶
質シリコン半導体層が露出しているために、前記
チヤンネル部に水分等が吸着しトランジスタ特性
が変動して安定な動作に支障をきたす。このよう
な現象を防止するためにはポリイミド等の有機薄
膜や窒化シリコン膜、酸化シリコン等の無機薄膜
等でチヤンネル部を保護する必要がある。
ところが、これらの薄膜はいずれも形成時の温
度が200℃以上必要で、それ以下で形成された薄
膜は劣悪で密着性も悪く保護膜として機能しな
い。
度が200℃以上必要で、それ以下で形成された薄
膜は劣悪で密着性も悪く保護膜として機能しな
い。
一方、従来のソース、ドレイン電極５，６がア
ルミニウムであるTFTは加熱処理が行なわれる
とその特性が劣化してしまう。第２図はTFTの
主要要素であるMIS（金属−絶縁膜−半導体）構
造の容量−電圧測定の結果得られるデイプレツシ
ヨン状態の容量値Cminとアキユムレーシヨン状
態の容量値Ciの平均値（Cmin＋Ci）／２になる
時の電圧V1/2（TFTのオフ状態を示すゲート電圧
値に相当する）とデイプレツシヨン状態からアキ
ユムレーシヨン状態に移行するのに要する電圧
ΔV（TFTのスイツチングに必要な電圧に相当す
る）とを各熱処理温度に対してプロツトした結果
を示す。第１図における金属層５，６がアルミニ
ウムの場合、曲線，で示されるように200℃
程度の熱処理でV1/2（Γ−Γ−Γ）、ΔV（●―●―●
）
ともに大きく変化した。
ルミニウムであるTFTは加熱処理が行なわれる
とその特性が劣化してしまう。第２図はTFTの
主要要素であるMIS（金属−絶縁膜−半導体）構
造の容量−電圧測定の結果得られるデイプレツシ
ヨン状態の容量値Cminとアキユムレーシヨン状
態の容量値Ciの平均値（Cmin＋Ci）／２になる
時の電圧V1/2（TFTのオフ状態を示すゲート電圧
値に相当する）とデイプレツシヨン状態からアキ
ユムレーシヨン状態に移行するのに要する電圧
ΔV（TFTのスイツチングに必要な電圧に相当す
る）とを各熱処理温度に対してプロツトした結果
を示す。第１図における金属層５，６がアルミニ
ウムの場合、曲線，で示されるように200℃
程度の熱処理でV1/2（Γ−Γ−Γ）、ΔV（●―●―●
）
ともに大きく変化した。
第２図の曲線，に示すようなV1/2，ΔVの
変化はTFTのトレイン電流の立ち上り特性が劣
化したりTFTのスイツチオン状態とオフ状態に
おけるドレイン電流の比（オン−オフ比）が小さ
くなることに関連する。このようなTETの特性
が劣化した画像表示装置の画質は劣悪であること
は言うまでもない。
変化はTFTのトレイン電流の立ち上り特性が劣
化したりTFTのスイツチオン状態とオフ状態に
おけるドレイン電流の比（オン−オフ比）が小さ
くなることに関連する。このようなTETの特性
が劣化した画像表示装置の画質は劣悪であること
は言うまでもない。
この原因を探るために熱処理前と熱処理後のシ
リコンとアルミニウムの深さ方向の分布をオージ
エ電子分光法により測定した。第３図はその結果
を示し、熱処理前（実線）に比べ200℃で１時間
装処理を行なつた後（破線）では、アルミニウム
（Γ印とシリコン（●印）が相互に拡散している
ことがわかる。このことが第１図のソース、ドレ
イン電極５，６にアルミニウムを用いたTFTの
特性の熱処理による劣下に起因していると考えら
れる。
リコンとアルミニウムの深さ方向の分布をオージ
エ電子分光法により測定した。第３図はその結果
を示し、熱処理前（実線）に比べ200℃で１時間
装処理を行なつた後（破線）では、アルミニウム
（Γ印とシリコン（●印）が相互に拡散している
ことがわかる。このことが第１図のソース、ドレ
イン電極５，６にアルミニウムを用いたTFTの
特性の熱処理による劣下に起因していると考えら
れる。
以上従来のソース、ドレイン電極５，６にアル
ミニウムを用いた非晶質シリコンTFTは耐熱性
に劣り、ポリイミド等によりTETを保護できな
いことから画像表示装置を構成するためにこの
TETを用いた場合安定性の面で問題となる。
ミニウムを用いた非晶質シリコンTFTは耐熱性
に劣り、ポリイミド等によりTETを保護できな
いことから画像表示装置を構成するためにこの
TETを用いた場合安定性の面で問題となる。
このような耐熱性に関する問題点を解決するた
めにソース、ドレイン電極を構成する金属をアル
ミニウムとアルミニウム以外の非晶質シリコン層
に対して耐熱性の優れた金属（熱処理によりシリ
コン中へ拡散しない金属を意味し、耐熱性金属と
称す）との二層構造にすることが、たとえば本出
願人の出願である特願昭57−179423号にて提案さ
れている。
めにソース、ドレイン電極を構成する金属をアル
ミニウムとアルミニウム以外の非晶質シリコン層
に対して耐熱性の優れた金属（熱処理によりシリ
コン中へ拡散しない金属を意味し、耐熱性金属と
称す）との二層構造にすることが、たとえば本出
願人の出願である特願昭57−179423号にて提案さ
れている。
ところが、配線抵抗を下げたり基板上の段差の
カバレージをよくするために耐熱性金属とアルミ
ニウムを用いることは有効である。しかしなが
ら、アルミニウム配線を用いたTFTで液晶画像
表示装置を構成した場合のコントラスト比は、ア
ルミニウムの光反射率が約90％と大きいために液
晶画像表示装置の正面から入射した光が反射して
実質的に黒の輝度を増加させ、実験的に作製した
アルミニウム配線のない液晶画像表示装置のコン
トラスト比に比べて大幅に劣化した。
カバレージをよくするために耐熱性金属とアルミ
ニウムを用いることは有効である。しかしなが
ら、アルミニウム配線を用いたTFTで液晶画像
表示装置を構成した場合のコントラスト比は、ア
ルミニウムの光反射率が約90％と大きいために液
晶画像表示装置の正面から入射した光が反射して
実質的に黒の輝度を増加させ、実験的に作製した
アルミニウム配線のない液晶画像表示装置のコン
トラスト比に比べて大幅に劣化した。
発明の目的
本発明はこのような問題点に鑑みなされたもの
で、TFTの耐熱温度を200℃以上まで保証しポリ
イミド等によりTETを保護することを可能なら
しめてTFT特性の安定化を図り、かつ良好な画
像表示特性を保つためにソース、ドレイン電極お
よびバス配線の反射率を低減したシリコンを主成
分とする非単結晶半導体TFTを得んとするもの
である。
で、TFTの耐熱温度を200℃以上まで保証しポリ
イミド等によりTETを保護することを可能なら
しめてTFT特性の安定化を図り、かつ良好な画
像表示特性を保つためにソース、ドレイン電極お
よびバス配線の反射率を低減したシリコンを主成
分とする非単結晶半導体TFTを得んとするもの
である。
発明の構成
本発明は、シリコンを主成分とする非晶質半導
体但の電極として、半導体層に接する耐熱性金属
アルミニウム金属、低反射率金属の多層構造を用
いたものである。すなわち、耐熱性金属としてモ
リブデン、タングステン、クロム、ニクロム、タ
ンタル、パラジウム、プラチナ、シリコン−金属
化合物等を用い、低反射率金属としてモリブデ
ン、クロム、ニクロム、シリコン−金属化合物等
の光反射率が50％以下の低反射金属を用いるのが
望ましい。
体但の電極として、半導体層に接する耐熱性金属
アルミニウム金属、低反射率金属の多層構造を用
いたものである。すなわち、耐熱性金属としてモ
リブデン、タングステン、クロム、ニクロム、タ
ンタル、パラジウム、プラチナ、シリコン−金属
化合物等を用い、低反射率金属としてモリブデ
ン、クロム、ニクロム、シリコン−金属化合物等
の光反射率が50％以下の低反射金属を用いるのが
望ましい。
実施例の説明
以下、図面を用いて本発明を詳細に説明する。
本発明の構成は第４図に示すようにソースドレ
イン電極７，８を、TFTの耐熱性向上のための
半導体層に接する第１層７ａ，８ａと配線金属の
反射を低減するための半導体層から遠い位置にあ
る第３層７ｃ，８ｃと、主に配線抵抗を下げ、か
つ配線の基板上の段差カバレージをよくし段差部
に於ける断線率を低減するためにアルミニウムを
使用した第２層７ｂ，８ｂとからなる三層構造に
するものである。すなわち、本発明の一実施例で
は第４図に示すごとく例えばソース、ドレイン電
極７，８を半導体層に接する第１層７ａ，８ａ、
半導体層に対して最も遠い位置にある第３層７
ｃ，８ｃおよびアルミニウムからなる第２層７
ｂ，８ｂとで構成したものである。
イン電極７，８を、TFTの耐熱性向上のための
半導体層に接する第１層７ａ，８ａと配線金属の
反射を低減するための半導体層から遠い位置にあ
る第３層７ｃ，８ｃと、主に配線抵抗を下げ、か
つ配線の基板上の段差カバレージをよくし段差部
に於ける断線率を低減するためにアルミニウムを
使用した第２層７ｂ，８ｂとからなる三層構造に
するものである。すなわち、本発明の一実施例で
は第４図に示すごとく例えばソース、ドレイン電
極７，８を半導体層に接する第１層７ａ，８ａ、
半導体層に対して最も遠い位置にある第３層７
ｃ，８ｃおよびアルミニウムからなる第２層７
ｂ，８ｂとで構成したものである。
第５図はシリコンとクロムの深さ方向の分布を
熱処理前と300℃、１時間の熱処理後とにオージ
エ第子分光法により測定した結果を示すが、この
図よりクロムは300℃、１時間熱処理されてもシ
リコン中へ拡散しないことがわかる。従つて第１
層７ａ，８ａにクロムを用いたことにより、
TFTの耐熱性は向上する。例えば第２図の曲線
，に示すように、MIS構造の容量−電圧測定
におけるV1/2（△―△―△），ΔV（▲―▲―▲）は各
熱
処理温度対してほとんど変化していない。従つて
クロムをソース、ドレイン電極として用いること
はTFTの耐熱性の点で有望であるが、クロムは
内部応力が大きいことから2000Å以上蒸着できな
いために、クロムのみでソース、ドレイン電極を
形成し配線することは段差切れを生じたり配線抵
抗が大きくなつてしまい、電極としては不適当で
ある。
熱処理前と300℃、１時間の熱処理後とにオージ
エ第子分光法により測定した結果を示すが、この
図よりクロムは300℃、１時間熱処理されてもシ
リコン中へ拡散しないことがわかる。従つて第１
層７ａ，８ａにクロムを用いたことにより、
TFTの耐熱性は向上する。例えば第２図の曲線
，に示すように、MIS構造の容量−電圧測定
におけるV1/2（△―△―△），ΔV（▲―▲―▲）は各
熱
処理温度対してほとんど変化していない。従つて
クロムをソース、ドレイン電極として用いること
はTFTの耐熱性の点で有望であるが、クロムは
内部応力が大きいことから2000Å以上蒸着できな
いために、クロムのみでソース、ドレイン電極を
形成し配線することは段差切れを生じたり配線抵
抗が大きくなつてしまい、電極としては不適当で
ある。
このことを防止するために第４図の様に第１層
７ａ，８ａにクロムを用い、第２層７ｂ，８ｂお
よびバス配線にアルミニウムを使用する。しかし
このままではアルミニウムの反射率が大きいため
液晶とTFTを組合せた画像表示装置のコントラ
スト比がとれず劣悪な画像となつてしまう。従つ
て第４図におけるソース、ドレイン電極７，８の
第２層７ｂ，８ｂのアルミニウムの上に更に７
ｃ，８ｃの光反射率がたとえば50％以下である金
属例えばクロムを500Å被着形成する。
７ａ，８ａにクロムを用い、第２層７ｂ，８ｂお
よびバス配線にアルミニウムを使用する。しかし
このままではアルミニウムの反射率が大きいため
液晶とTFTを組合せた画像表示装置のコントラ
スト比がとれず劣悪な画像となつてしまう。従つ
て第４図におけるソース、ドレイン電極７，８の
第２層７ｂ，８ｂのアルミニウムの上に更に７
ｃ，８ｃの光反射率がたとえば50％以下である金
属例えばクロムを500Å被着形成する。
ちなみにアルミニウムの反射率は90％以上ある
ためにソース、ドレイン電極およびバス配線にア
ルミニウムを用いたTFTを利用した画像表示装
置のコントラスト比はバス配線等がない時のそれ
に比べ1/8程度である。しかし例えばクロムの反
射率が40％程度であることから、第３層７ｃ，８
ｃとしてクロムが被着形成された金属層をソー
ス、ドレイン電極およびバス配線として用いた
TFTより構成された画像表示装置のコントラス
ト比は、アルミニウムを最上層の配線金属として
用いた場合のコントラスト比の約４倍を得ること
ができ非常に有効であつた。
ためにソース、ドレイン電極およびバス配線にア
ルミニウムを用いたTFTを利用した画像表示装
置のコントラスト比はバス配線等がない時のそれ
に比べ1/8程度である。しかし例えばクロムの反
射率が40％程度であることから、第３層７ｃ，８
ｃとしてクロムが被着形成された金属層をソー
ス、ドレイン電極およびバス配線として用いた
TFTより構成された画像表示装置のコントラス
ト比は、アルミニウムを最上層の配線金属として
用いた場合のコントラスト比の約４倍を得ること
ができ非常に有効であつた。
以上、三層構造のソース、ドレイン電極の第１
層および第３層をクロムで実施した場合を代表例
として説明したが、第１層、第３層をそれぞれモ
リブデン、タンタル、タングステン、パラジウ
ム、プラチナ、ニツケル、クロム、ニクロム、シ
リコンおよびシリコン合金等とした場合でもクロ
ムと同様の効果が得られた。
層および第３層をクロムで実施した場合を代表例
として説明したが、第１層、第３層をそれぞれモ
リブデン、タンタル、タングステン、パラジウ
ム、プラチナ、ニツケル、クロム、ニクロム、シ
リコンおよびシリコン合金等とした場合でもクロ
ムと同様の効果が得られた。
本発明の別の実施例では第６図に示すように、
例えば前述の第１層のクロム７ａ，８ａがリンを
含む非晶質シリコン半導体層９，１０を介して被
着形成される。耐熱性向上のために第１層７ａ，
８ｂに使用する金属とシリコンの間には良好なオ
ーミツク接触は得難いが不純物を含む非晶質シリ
コン半導体層を介在させることは良好なオーミツ
ク接触を得るのに有効であつた。
例えば前述の第１層のクロム７ａ，８ａがリンを
含む非晶質シリコン半導体層９，１０を介して被
着形成される。耐熱性向上のために第１層７ａ，
８ｂに使用する金属とシリコンの間には良好なオ
ーミツク接触は得難いが不純物を含む非晶質シリ
コン半導体層を介在させることは良好なオーミツ
ク接触を得るのに有効であつた。
本発明のさらに他の実施例では第７図に示すよ
うに三層構造のソース、ドレイン電極７，８を被
着形成した後に例えばポリイミドの絶縁薄膜層１
１をTFTチヤンネル部に250℃で被着形成する。
うに三層構造のソース、ドレイン電極７，８を被
着形成した後に例えばポリイミドの絶縁薄膜層１
１をTFTチヤンネル部に250℃で被着形成する。
250℃で被着形成されたポリイミド絶縁薄膜層
は密着性もよくまたその膜質も良好で、TFTの
チヤンネル部を汚染雰囲気から十分に保護できる
ために、TFTの信頼性、安定性を向上させるの
に有効である。もちろんソース、ドレイン電極が
本発明の三層構造であることから、250℃の工程
を経ても、ソース、ドレイン電極がアルミニウム
で直接非晶質シリコン半導体層に接している
TFTのように（アルミニウムの場合は200℃以下
の熱処理でTFT特性は劣化した）TFT特性が劣
化しないことは言うまでもない。
は密着性もよくまたその膜質も良好で、TFTの
チヤンネル部を汚染雰囲気から十分に保護できる
ために、TFTの信頼性、安定性を向上させるの
に有効である。もちろんソース、ドレイン電極が
本発明の三層構造であることから、250℃の工程
を経ても、ソース、ドレイン電極がアルミニウム
で直接非晶質シリコン半導体層に接している
TFTのように（アルミニウムの場合は200℃以下
の熱処理でTFT特性は劣化した）TFT特性が劣
化しないことは言うまでもない。
本発明のその他の実施例では例えばソース、ド
レイン電極の第１層のクロム７ａ，８ａを電子ビ
ーム蒸着法で被着形成した後に、バス配線を含む
第２層のアルミニウム７ｂ，８ｂ、第３層のクロ
ム７ｃ，８ｃを電子ビーム蒸着法により連続的に
被着形成する。このように金属層を電子ビーム蒸
着法により被着形成すればスパツタ蒸着法を用い
た時のようなTFTに対するダメージはさけられ、
また連続的に被着形成することにより量産性の向
上につながる。
レイン電極の第１層のクロム７ａ，８ａを電子ビ
ーム蒸着法で被着形成した後に、バス配線を含む
第２層のアルミニウム７ｂ，８ｂ、第３層のクロ
ム７ｃ，８ｃを電子ビーム蒸着法により連続的に
被着形成する。このように金属層を電子ビーム蒸
着法により被着形成すればスパツタ蒸着法を用い
た時のようなTFTに対するダメージはさけられ、
また連続的に被着形成することにより量産性の向
上につながる。
発明の効果
以上述べたように本発明では第２の金属層を三
層構造にすることにより、TFTが加熱処理を受
けてもソース、ドレイン電極となる第２の金属層
が非晶質シリコン半導体層と反応することなく、
トランジスタ特性が劣化しないことから、ポリイ
ミド等の絶縁薄膜層によるTFTの保護を行なう
ことができるためにTFTの信頼性、安定性を向
上させる効果を有する。またソース、ドレインお
よびバス配線金属からの光の反射を低減する効果
を有し、これを用いた画像表示装置は非常に安定
で良好な画質を示す。以上非晶質シリコン半導体
を代表例として述べたが、これに限るものではな
く本発明はシリコンを主成分とする非単結晶半導
体すべてに適用できることは言うまでもない。
層構造にすることにより、TFTが加熱処理を受
けてもソース、ドレイン電極となる第２の金属層
が非晶質シリコン半導体層と反応することなく、
トランジスタ特性が劣化しないことから、ポリイ
ミド等の絶縁薄膜層によるTFTの保護を行なう
ことができるためにTFTの信頼性、安定性を向
上させる効果を有する。またソース、ドレインお
よびバス配線金属からの光の反射を低減する効果
を有し、これを用いた画像表示装置は非常に安定
で良好な画質を示す。以上非晶質シリコン半導体
を代表例として述べたが、これに限るものではな
く本発明はシリコンを主成分とする非単結晶半導
体すべてに適用できることは言うまでもない。
第１図は非晶質シリコン半導体薄膜電界効果ト
ランジスタの構造断面図、第２図はMIS構造の容
量−電圧測定におけるΔV，V1/2の熱処理温度に
対する変化を示す図、第３図および第５図はオー
ジエ電子分光法による測定結果を示す図、第４
図、第６図および第７図は本発明の実施例の
TFTの概略構造断面図である。 １……基板、２……ゲート金属、３……ゲート
絶縁膜、４……非晶質シリコン、５，６，７，８
……ソース、ドレイン電極、７ａ，８ａ，７ｃ，
８ｃ……クロム、７ｂ，８ｂ……アルミニウム、
９，１０……リンを含む非晶質シリコン、１１…
…ポリイミド。
ランジスタの構造断面図、第２図はMIS構造の容
量−電圧測定におけるΔV，V1/2の熱処理温度に
対する変化を示す図、第３図および第５図はオー
ジエ電子分光法による測定結果を示す図、第４
図、第６図および第７図は本発明の実施例の
TFTの概略構造断面図である。 １……基板、２……ゲート金属、３……ゲート
絶縁膜、４……非晶質シリコン、５，６，７，８
……ソース、ドレイン電極、７ａ，８ａ，７ｃ，
８ｃ……クロム、７ｂ，８ｂ……アルミニウム、
９，１０……リンを含む非晶質シリコン、１１…
…ポリイミド。
Claims (1)
- 【特許請求の範囲】 １ ガラス基板の一主面上に被着形成された第１
の金属層と、その上に絶縁薄膜層を介し第１の金
属層と重なり合うようにして形成された非晶質シ
リコン半導体層と、前記非晶質シリコン半導体層
を介して前記第１の金属層と一部重なり合つて形
成され独立した２個の電極となる第２の金属層と
からなり、前記第２の金属層は、三層構造であつ
て中間層が主としてアルミニウム層からなり非晶
質シリコン半導体層と接する側には耐熱性金属層
をその反対側には低反射率金属層を配置したこと
を特徴とする薄膜電界効果トランジスタ。 ２ 非晶質シリコン半導体層の上に第２の金属層
が不純物を含有する非晶質シリコン半導体層を介
して形成されている特許請求の範囲第１項記載の
薄膜電界効果トランジスタ。 ３ 表面が少なくとも活性領域を含んで絶縁薄膜
層で保護されている特許請求の範囲第１項記載の
薄膜電界効果トランジスタ。 ４ 絶縁薄膜層がポリイミド膜、窒化シリコン膜
または酸化シリコン膜である特許請求の範囲第３
項記載の薄膜電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58120508A JPS6012770A (ja) | 1983-07-01 | 1983-07-01 | 薄膜電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58120508A JPS6012770A (ja) | 1983-07-01 | 1983-07-01 | 薄膜電界効果トランジスタ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22876195A Division JP2636815B2 (ja) | 1995-09-06 | 1995-09-06 | 透過型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6012770A JPS6012770A (ja) | 1985-01-23 |
| JPH0546107B2 true JPH0546107B2 (ja) | 1993-07-13 |
Family
ID=14787938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58120508A Granted JPS6012770A (ja) | 1983-07-01 | 1983-07-01 | 薄膜電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6012770A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2732523B2 (ja) * | 1987-05-19 | 1998-03-30 | 日本電気株式会社 | 半導体集積回路装置 |
| US5075674A (en) * | 1987-11-19 | 1991-12-24 | Sharp Kabushiki Kaisha | Active matrix substrate for liquid crystal display |
| JPH01217421A (ja) * | 1988-02-26 | 1989-08-31 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法 |
| JP2661112B2 (ja) * | 1988-03-08 | 1997-10-08 | 富士通株式会社 | 薄膜トランジスタ |
| JP2668935B2 (ja) * | 1988-05-10 | 1997-10-27 | 松下電器産業株式会社 | マトリクス型画像表示装置用半導体装置およびその製造方法 |
| GB2220792B (en) * | 1988-07-13 | 1991-12-18 | Seikosha Kk | Silicon thin film transistor and method for producing the same |
| JPH0283941A (ja) * | 1988-09-21 | 1990-03-26 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
| US5153754A (en) * | 1989-06-30 | 1992-10-06 | General Electric Company | Multi-layer address lines for amorphous silicon liquid crystal display devices |
| JPH06177388A (ja) * | 1992-12-04 | 1994-06-24 | Toshiba Corp | 半導体集積回路 |
| JP5231719B2 (ja) | 2006-03-30 | 2013-07-10 | 富士通株式会社 | 電界効果トランジスタの製造方法 |
| KR20130139438A (ko) * | 2012-06-05 | 2013-12-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 |
| CN108172629A (zh) * | 2017-12-22 | 2018-06-15 | 信利（惠州）智能显示有限公司 | 低温多晶硅薄膜晶体管及其制作方法和显示装置 |
| JP6809645B1 (ja) * | 2019-02-21 | 2021-01-06 | 東レ株式会社 | 電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5821821B2 (ja) * | 1975-12-15 | 1983-05-04 | 富士通株式会社 | ハンドウタイソウチノデンキヨクケイセイホウホウ |
| JPS5683782A (en) * | 1979-12-11 | 1981-07-08 | Tokyo Shibaura Electric Co | Liquid crystal matrix device |
| JPS56161670A (en) * | 1980-05-16 | 1981-12-12 | Hitachi Ltd | Semiconductor device |
-
1983
- 1983-07-01 JP JP58120508A patent/JPS6012770A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6012770A (ja) | 1985-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4240424B2 (ja) | エッチング剤及びこれを用いた電子機器用基板の製造方法 | |
| US6566686B2 (en) | Thin-film transistor display devices | |
| KR100238510B1 (ko) | 박막트랜지스터와 그 제조방법 및 이를 이용한 액정표시장치 | |
| JP2002202527A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0546107B2 (ja) | ||
| US6191452B1 (en) | Thin film transistor having a stopper layer | |
| EP0683525B1 (en) | Thin-film transistor array for display | |
| TWI413257B (zh) | 薄膜電晶體、主動元件陣列基板以及液晶顯示面板 | |
| JPH08254680A (ja) | 半導体装置およびその製造方法 | |
| JPH0772508A (ja) | 薄膜トランジスタパネル | |
| US6548828B2 (en) | Thin-film transistor and method of manufacturing thin-film transistor with tapered gate of 20 degrees or less | |
| JP2598420B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0587029B2 (ja) | ||
| JPH0530057B2 (ja) | ||
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JPH0569219B2 (ja) | ||
| US20060097265A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| JP3245613B2 (ja) | 薄膜素子の製造方法 | |
| JP3245612B2 (ja) | 多層配線板の製造方法 | |
| JP3245614B2 (ja) | 薄膜素子の製造方法 | |
| JP2718119B2 (ja) | 薄膜トランジスタ | |
| JP3257001B2 (ja) | 多層配線板及び多層配線板の製造方法 | |
| JP3992569B2 (ja) | 液晶表示装置 | |
| US10756116B2 (en) | Active matrix substrate having thin film transistors that each include copper gate electrode and oxide semiconductor layer | |
| JPH08297299A (ja) | 薄膜トランジスタとこれを用いた液晶表示装置 |