JPH0546276A - 時刻装置 - Google Patents

Abstract

(57)【要約】 【目的】 基本時刻装置の基本時刻情報と計時回路の時
刻情報を速やかに一致させる。 【構成】 基本時刻装置８から供給される基本時刻情報
Ａと時刻機構１に内蔵される計時回路５の時刻情報Ｔと
を比較回路６で比較し、この比較の結果、時刻情報Ｔが
進んでいる場合には選択回路４へ遅送りクロックＤを出
力するように信号を出し、また、時刻情報Ｔが遅れてい
る場合には遅れ修正回路７へ信号を出し、これを受けた
遅れ修正回路７は計時回路５へセット信号を出して遅れ
を修正させる構成にした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は時刻装置に係り、特に基
本時刻装置より供給される時刻情報に計時回路の時刻情
報を一致させる時刻装置に関するものである。

【０００２】

【従来の技術】従来の時刻装置の一例を図２に示し説明
する。この図２において、２１は時刻装置で、この時刻
装置２１は基本周波数信号を発生する発振器２２と、こ
の発振器２２から基本周波数信号Ｒに基づいて基本クロ
ックＳと早送りクロックＦおよび遅送りクロックＤの３
つの異なる周波数のクロック信号を発生する分周回路２
３と、この分周回路２３からの３つのクロック信号のう
ち必要なクロック信号を選択して計時回路２５に入力ク
ロックとして送出する選択回路２４と、計時回路２５か
らの時刻情報Ｔと外部の基本時刻装置２７から供給され
る基本時刻情報Ａとを比較する比較回路２６とから構成
されている。

【０００３】このように、従来の時刻装置は、時刻のと
ぎれや時刻の後戻り無く時刻を修正するために、この図
２に示すように基本周波数を発振する発振器２２からの
基本クロック信号を、分周回路２３により基本クロック
５と早送り用クロックＦと遅送り用クロックＤの三種類
のクロックパルスを作り、計時回路２５の時刻情報Ｔの
遅れや進みにより上記三種類のクロックパルスを使って
計時回路２５の時刻情報Ｔを修正していた。

【０００４】

【発明が解決しようとする課題】上述した従来の時刻装
置では、計時回路の時刻情報を修正するのに基本クロッ
クパルスより僅かに周波数の大きい早送り用クロックパ
ルスと、基本クロックパルスより僅かに周波数の小さい
遅送り用クロックパルスを使用して上記時刻情報を修正
しており、時刻をゆっくりと時間をかけて修正していた
ため、修正にある程度の時間を要するという課題があっ
た。

【０００５】

【課題を解決するための手段】本発明の時刻装置は、基
本周波数信号を発生する信号発生手段と、上記基本周波
数信号にもとづいて複数個の異なる周波数のクロック信
号を発生する分周回路と、入力クロック周波数に対応す
る時刻情報を発生する計時回路と、この計時回路からの
時刻情報と外部から供給される基本時刻情報とを比較す
る比較回路と、この比較回路で得られた比較結果に応じ
て上記分周回路から発生された複数個のクロック信号の
うち上記時刻情報が前記基本時刻情報と一致させるに必
要なクロック信号を選択して上記計時回路の入力クロッ
クとして送出する選択回路と、上記時刻情報が上記基本
時刻情報より遅れているときに上記時刻情報を修正する
遅れ修正回路を備えてなるものである。

【０００６】

【作用】本発明においては、基本時刻装置から供給され
る基本時刻情報と時刻装置に内蔵される計時回路の時刻
情報とを比較し、自動的にかつ時刻の後戻りが発生せず
にかつ、遅れの場合には速やかに計時回路の時刻情報を
修正する。

【０００７】

【実施例】図１は本発明による時刻装置の一実施例を示
すブロック図である。この図１において、１は時刻装置
で、この時刻装置１は、基本周波数を発振する発振器２
と、この発振器２から出力された基本周波数信号Ｒを分
周して基本クロックＳと遅送り用クロックＤとを発生す
る分周回路３と、上記基本クロックＳと遅送り用クロッ
クＤの２つのクロックのうち１つのクロックを比較回路
６からの信号に基づいて選択する選択回路４と、この選
択回路４によって選択されたクロックによって動作する
計時回路５と、この計時回路５が発生する時刻情報Ｔと
外部の基本時刻装置８が供給する基本時刻情報Ａとを比
較しその比較結果に基づいて計時回路５に入力されるク
ロックを選択するための信号および時刻情報Ｔが基本時
刻情報Ａより遅れている場合に遅れを修正するための信
号を出力する比較回路６と、時刻情報Ｔが基本時刻情報
Ａより遅れていた場合遅れを修正するためのセット信号
を計時回路５にだす遅れ修正回路７とから構成される。
そして、発振器２は基本周波数信号を発生する信号発生
手段を構成している。

【０００８】つぎにこの図１に示す実施例の動作を説明
する。まず、時刻装置１には、外部の基本時刻装置８か
ら正確な基本時刻情報Ａが供給されている。そして、発
振器２より発生された基本周波数信号Ｒは分周回路３に
よって分周され、計時回路５の動作に適する２つのクロ
ックパルスに変換、出力される。この分周された２つの
クロックとしては、例えば、基本動作用の基本クロック
Ｓと計時回路５の時刻を遅送りさせるための遅送り用ク
ロックＤが用いられる。これら基本クロックＳと遅送り
用クロックＤの２つのクロックは選択回路４へ送られ
る。そして、計時回路５の時刻情報Ｔと外部の基本時刻
装置８から供給される正しい基本時刻情報Ａとを比較回
路６で比較する。この比較の結果計時回路５の時刻情報
Ｔが基本時刻装置８から供給される基本時刻情報Ａより
進んでいる場合には、比較回路６は選択回路４へ、計時
回路５へ送出するクロックを遅送り用クロックＤとする
ように指示信号を出力し、また、時刻情報Ｔが基本時刻
情報Ａより遅れている場合には、遅れ修正回路７へ信号
を出力する。ここで、計時回路５の時刻情報Ｔが基本時
刻装置８から供給される基本時刻情報Ａとが等しい場合
には、比較回路６は選択回路４へ計時回路５へ送出する
クロックを基本クロックＳとするように指示信号を出力
する。

【０００９】つぎに、基本クロックＳ，遅送りクロック
Ｄのうち選択回路４によって選択されたクロックは、計
時回路５の動作用クロックとなりこの計時回路５の時刻
情報Ｔを遅らせる。このようにして計時回路５の時刻情
報Ｔを基本時刻装置８から供給される基本時刻情報Ａに
時刻の後戻りをすることなく一致させる。また、比較回
路６より信号を受けた遅れ修正回路７は計時回路５の時
刻情報Ｔの遅れを修正するために計時回路５にセット信
号を出力する。このセット信号を受けた計時回路５は分
の値を１追加すると同時に秒の値を００とする。例え
ば、２６分５６秒でセット信号を受けた場合、２７分０
０秒に時刻を進ませる。この様にして４秒の時刻情報の
差の修正を瞬時に行う。

【００１０】ここで、通常の情報処理システム等では、
時刻の後戻りは処理の順序が狂うためにあってはならな
いが、時刻を進めるのに途中の時刻が飛んでも問題とな
らない。

【００１１】そして、本発明の時刻装置は、以上説明し
たように、基本時刻装置８から供給される基本時刻情報
と時刻装置１に内蔵される計時回路５の時刻情報とを比
較し、自動的にかつ時刻の後戻りが発生せずにかつ、遅
れの場合には速やかに計時回路の時刻情報を修正するこ
とができる。

【００１２】

【発明の効果】以上説明したように本発明は、時刻機構
内に遅れ修正回路を設けて計時回路の時刻情報が基本時
刻装置の基本時刻情報より遅れている場合には、セット
信号により計時回路の時刻情報を修正することにより、
基本時刻装置の基本時刻情報と計時回路の時刻情報を速
やかに一致させることができる効果がある。

【図面の簡単な説明】

【図１】本発明による時刻装置の一実施例を示すブロッ
ク図である。

【図２】従来の時刻装置の一例を示すブロック図であ
る。

【符号の説明】

１ 時刻装置 ２ 発振器 ３ 分周回路 ４ 選択回路 ５ 計時回路 ６ 比較回路 ７ 遅れ修正回路 ８ 基本時刻装置

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基本周波数信号を発生する信号発生手段
   と、前記基本周波数信号にもとづいて複数個の異なる周
   波数のクロック信号を発生する分周回路と、入力クロッ
   ク周波数に対応する時刻情報を発生する計時回路と、こ
   の計時回路からの時刻情報と外部から供給される基本時
   刻情報とを比較する比較回路と、この比較回路で得られ
   た比較結果に応じて前記分周回路から発生された複数個
   のクロック信号のうち前記時刻情報が前記基本時刻情報
   と一致させるに必要なクロック信号を選択して前記計時
   回路の入力クロックとして送出する選択回路と、前記時
   刻情報が前記基本時刻情報より遅れているときに前記時
   刻情報を修正する遅れ修正回路を備えてなることを特徴
   とする時刻装置。