JPH0546280A - バツクアツプ回路 - Google Patents
バツクアツプ回路Info
- Publication number
- JPH0546280A JPH0546280A JP3229629A JP22962991A JPH0546280A JP H0546280 A JPH0546280 A JP H0546280A JP 3229629 A JP3229629 A JP 3229629A JP 22962991 A JP22962991 A JP 22962991A JP H0546280 A JPH0546280 A JP H0546280A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- backup
- battery
- memory
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Static Random-Access Memory (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
(57)【要約】
【目的】 メモリのバックアップにおいて、電池の容量
を小さく設定することにより装置自体のコストを抑制
し、装置の小型化を促進する。 【構成】 装置の動作状態、調整データ等を保持するメ
モリ１０３と、メモリ１０３の保持電源としてコンデン
サ１０６と電池１１４を備えたバックアップ回路におい
て、コンデンサ１０６の充電は電源ＯＮ時に実行され、
電源ＯＦＦ時にコンデンサ１０６の放電によりバックア
ップを行い、コンデンサ１０６の容量が所定値に達した
とき、電池１１４によりバックアップを行うことを特徴
とする。
を小さく設定することにより装置自体のコストを抑制
し、装置の小型化を促進する。 【構成】 装置の動作状態、調整データ等を保持するメ
モリ１０３と、メモリ１０３の保持電源としてコンデン
サ１０６と電池１１４を備えたバックアップ回路におい
て、コンデンサ１０６の充電は電源ＯＮ時に実行され、
電源ＯＦＦ時にコンデンサ１０６の放電によりバックア
ップを行い、コンデンサ１０６の容量が所定値に達した
とき、電池１１４によりバックアップを行うことを特徴
とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＰＵ制御による周辺
回路のバックアップ回路に関し、特に、メモリの保持電
源としてコンデンサと電池を備えたバックアップ回路の
バックアップ方式に関する。
回路のバックアップ回路に関し、特に、メモリの保持電
源としてコンデンサと電池を備えたバックアップ回路の
バックアップ方式に関する。
【０００２】
【従来の技術】近年、ＭＣＵ（マイクロプロセッサ）を
使用した装置において、装置の調整データ、動作中のロ
ギングデータ等をメモリに蓄積することにより、装置の
機能を向上させている。これらのデータは、装置の電源
をＯＦＦにした場合にあっても、保持されていなければ
ならず、その方法として、ＣＭＯＳ（相補形金属酸化膜
半導体）におけるスタティックＲＡＭを電池にてバック
アップ駆動してデータの保持を行うのが一般的である。
使用した装置において、装置の調整データ、動作中のロ
ギングデータ等をメモリに蓄積することにより、装置の
機能を向上させている。これらのデータは、装置の電源
をＯＦＦにした場合にあっても、保持されていなければ
ならず、その方法として、ＣＭＯＳ（相補形金属酸化膜
半導体）におけるスタティックＲＡＭを電池にてバック
アップ駆動してデータの保持を行うのが一般的である。
【０００３】
【発明が解決しようとする課題】しかしながら、バック
アップにおいて電池を使用した場合、その特性上電池に
は寿命があり、更に、負荷となるＣＭＯＳのスタティッ
クＲＡＭの消費電流により、その寿命が大きく変動する
ことから、電池容量として装置寿命を補償できる程度の
容量値を持たせる設計を行う必要があるため、通常高価
な電池を使用しなければならず、それに伴い装置自体の
コストが上がるという問題点があった。また、大容量の
大型電池を使用するので、装置内における電池の配置空
間を確保しなければならず、装置の小型化を阻害すると
いう問題点もあった。
アップにおいて電池を使用した場合、その特性上電池に
は寿命があり、更に、負荷となるＣＭＯＳのスタティッ
クＲＡＭの消費電流により、その寿命が大きく変動する
ことから、電池容量として装置寿命を補償できる程度の
容量値を持たせる設計を行う必要があるため、通常高価
な電池を使用しなければならず、それに伴い装置自体の
コストが上がるという問題点があった。また、大容量の
大型電池を使用するので、装置内における電池の配置空
間を確保しなければならず、装置の小型化を阻害すると
いう問題点もあった。
【０００４】本発明は、上記の点に鑑みてなされたもの
で、メモリのバックアップにおいて、電池の容量を小さ
く設定することにより装置自体のコストを抑制し、装置
の小型化を促進することを目的とする。
で、メモリのバックアップにおいて、電池の容量を小さ
く設定することにより装置自体のコストを抑制し、装置
の小型化を促進することを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、装置の動作状態、調整データ等を保持す
る記憶手段と、前記記憶手段の保持電源としてコンデン
サと電池を備えたバックアップ回路において、前記コン
デンサの充電は電源ＯＮ時に実行され、電源ＯＦＦ時に
前記コンデンサの放電によりバックアップを行い、前記
コンデンサの容量が所定値に達したとき、前記電池によ
りバックアップを行うバックアップ回路を提供するもの
である。
め、本発明は、装置の動作状態、調整データ等を保持す
る記憶手段と、前記記憶手段の保持電源としてコンデン
サと電池を備えたバックアップ回路において、前記コン
デンサの充電は電源ＯＮ時に実行され、電源ＯＦＦ時に
前記コンデンサの放電によりバックアップを行い、前記
コンデンサの容量が所定値に達したとき、前記電池によ
りバックアップを行うバックアップ回路を提供するもの
である。
【０００６】また、前記所定値は、前記記憶手段の保持
電圧よりも高く設定されていることが望ましい。
電圧よりも高く設定されていることが望ましい。
【０００７】
【作用】上記構成に基づき、コンデンサの充電は電源Ｏ
Ｎ時に実行され、電源ＯＦＦ時にコンデンサの放電によ
りメモリのバックアップを行い、コンデンサの容量が所
定値に達したとき、電池によりバックアップを行うの
で、バックアップ用の電池容量を小さく設定することが
できる。
Ｎ時に実行され、電源ＯＦＦ時にコンデンサの放電によ
りメモリのバックアップを行い、コンデンサの容量が所
定値に達したとき、電池によりバックアップを行うの
で、バックアップ用の電池容量を小さく設定することが
できる。
【０００８】即ち、装置の電源ＯＮ時に大容量のコンデ
ンサに電荷を蓄積させておき、装置の電源ＯＦＦ時に
は、該コンデンサからＣＭＯＳＲＡＭのバックアップ動
作を行い、コンデンサの電荷が放電してしまいＣＭＯＳ
ＲＡＭの保持電圧以下にコンデンサ電圧がなる状況にな
った場合、バックアップを電池側に切り換えてＲＡＭの
バックアップを行うものである。
ンサに電荷を蓄積させておき、装置の電源ＯＦＦ時に
は、該コンデンサからＣＭＯＳＲＡＭのバックアップ動
作を行い、コンデンサの電荷が放電してしまいＣＭＯＳ
ＲＡＭの保持電圧以下にコンデンサ電圧がなる状況にな
った場合、バックアップを電池側に切り換えてＲＡＭの
バックアップを行うものである。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は、本発明によるバックアップ回路の一実施
例を示す回路図であり、図において、１０１はＶｃｃ
部、１０２はダイオード、１０３はメモリ、１０４はダ
イオード、１０５は抵抗、１０６はコンデンサ、１０７
は電源監視回路、１０８はダイオード、１０９は演算増
幅器、１１０は演算増幅器１０９を含む監視回路、１１
１は定電圧回路、１１２、１１３は抵抗、１１４は電
池、１１５、１１６はトランジスタ、１１７、１１８は
定電流源であり、装置電源ＯＮ時にＶｃｃ部１０１に電
源が印加され、ダイオード（Ｄ２）１０２を介してメモ
リ（Ｍ）１０３に電源が印加される。また、ダイオード
（Ｄ４）１０４及び抵抗（Ｒ１）１０５を介してコンデ
ンサ（Ｃ１）１０６に充電される。
する。図１は、本発明によるバックアップ回路の一実施
例を示す回路図であり、図において、１０１はＶｃｃ
部、１０２はダイオード、１０３はメモリ、１０４はダ
イオード、１０５は抵抗、１０６はコンデンサ、１０７
は電源監視回路、１０８はダイオード、１０９は演算増
幅器、１１０は演算増幅器１０９を含む監視回路、１１
１は定電圧回路、１１２、１１３は抵抗、１１４は電
池、１１５、１１６はトランジスタ、１１７、１１８は
定電流源であり、装置電源ＯＮ時にＶｃｃ部１０１に電
源が印加され、ダイオード（Ｄ２）１０２を介してメモ
リ（Ｍ）１０３に電源が印加される。また、ダイオード
（Ｄ４）１０４及び抵抗（Ｒ１）１０５を介してコンデ
ンサ（Ｃ１）１０６に充電される。
【００１０】このとき、電源監視回路１０７では、電源
電圧がメモリ（Ｍ）１０３のアクセスを行えるか否かを
判定し、メモリ（Ｍ）１０３をＥＮＡＢＬＥ状態にす
る。これにより、メモリ（Ｍ）１０３と接続されている
ＭＣＵ（図示せず）よりアクセスが可能となる。装置電
源がＯＦＦされた場合、Ｖｃｃ部１０１の電源電圧が低
下していく。従って、電源監視回路１０７ではＭＣＵか
ら誤ったアクセスを防止するため、メモリ（Ｍ）１０３
をＤＩＳＡＢＬＥ状態とする。
電圧がメモリ（Ｍ）１０３のアクセスを行えるか否かを
判定し、メモリ（Ｍ）１０３をＥＮＡＢＬＥ状態にす
る。これにより、メモリ（Ｍ）１０３と接続されている
ＭＣＵ（図示せず）よりアクセスが可能となる。装置電
源がＯＦＦされた場合、Ｖｃｃ部１０１の電源電圧が低
下していく。従って、電源監視回路１０７ではＭＣＵか
ら誤ったアクセスを防止するため、メモリ（Ｍ）１０３
をＤＩＳＡＢＬＥ状態とする。
【００１１】また、ダイオード（Ｄ２）１０２を介して
メモリ（Ｍ）１０３に供給されていた電源は、コンデン
サ（Ｃ１）１０６が充分充電しており、抵抗（Ｒ１）１
０５、ダイオード（Ｄ３）１０８を介してメモリ（Ｍ）
１０３に供給される。このとき、コンデンサ（Ｃ１）１
０６には、演算増幅器（ＯＰ１）１０９で構成されるコ
ンデンサ（Ｃ１）１０６の電圧を監視する監視回路１１
０が付加される。この監視回路１１０は、コンデンサ
（Ｃ１）１０６からメモリ（Ｍ）１０３に供給される電
源電圧がＣＭＯＳＲＡＭの保持電圧以上に補償されてい
るか否かの監視を行う。
メモリ（Ｍ）１０３に供給されていた電源は、コンデン
サ（Ｃ１）１０６が充分充電しており、抵抗（Ｒ１）１
０５、ダイオード（Ｄ３）１０８を介してメモリ（Ｍ）
１０３に供給される。このとき、コンデンサ（Ｃ１）１
０６には、演算増幅器（ＯＰ１）１０９で構成されるコ
ンデンサ（Ｃ１）１０６の電圧を監視する監視回路１１
０が付加される。この監視回路１１０は、コンデンサ
（Ｃ１）１０６からメモリ（Ｍ）１０３に供給される電
源電圧がＣＭＯＳＲＡＭの保持電圧以上に補償されてい
るか否かの監視を行う。
【００１２】監視回路１１０における回路記号ＶB は、
コンデンサ（Ｃ１）１０６を電源として負勢される定電
圧回路１１１であり、この電圧設定値はコンデンサ（Ｃ
１）１０６の電圧がメモリ（Ｍ）１０３の保持電圧まで
低下したとき、コンデンサ（Ｃ１）１０６により負勢さ
れる抵抗（Ｒ１）１０５、抵抗（Ｒ２）１１２の接続点
の電位よりも僅かに高い電圧値に設定される。
コンデンサ（Ｃ１）１０６を電源として負勢される定電
圧回路１１１であり、この電圧設定値はコンデンサ（Ｃ
１）１０６の電圧がメモリ（Ｍ）１０３の保持電圧まで
低下したとき、コンデンサ（Ｃ１）１０６により負勢さ
れる抵抗（Ｒ１）１０５、抵抗（Ｒ２）１１２の接続点
の電位よりも僅かに高い電圧値に設定される。
【００１３】また、コンデンサ（Ｃ１）１０６により負
勢されるメモリ（Ｍ）１０３以外の回路、演算増幅器
（ＯＰ１）１０９、定電圧回路（ＶB ）１１１、抵抗
（Ｒ２）１１２及び抵抗（Ｒ３）１１３のインピーダン
スは、メモリ（Ｍ）１０３の保持電流と同等程度の電源
電流の消費しかないようにＣＭＯＳ（図示せず）等によ
り構成されている。
勢されるメモリ（Ｍ）１０３以外の回路、演算増幅器
（ＯＰ１）１０９、定電圧回路（ＶB ）１１１、抵抗
（Ｒ２）１１２及び抵抗（Ｒ３）１１３のインピーダン
スは、メモリ（Ｍ）１０３の保持電流と同等程度の電源
電流の消費しかないようにＣＭＯＳ（図示せず）等によ
り構成されている。
【００１４】ここで、装置電源が長期間ＯＦＦの状態で
あって、コンデンサ（Ｃ１）１０６の電圧がメモリ
（Ｍ）１０３の保持電圧付近まで低下してきた場合に
は、上記定電圧回路（ＶB ）１１１と抵抗（Ｒ２）１１
２、抵抗（Ｒ３）１１３の分接点の電位が一致した時点
で演算増幅器（ＯＰ１）１０９の出力が“Ｌ”レベルに
なり、電池（ＶBAT ）１１４からのメモリ（Ｍ）１０３
への電源供給に切り換えられる。
あって、コンデンサ（Ｃ１）１０６の電圧がメモリ
（Ｍ）１０３の保持電圧付近まで低下してきた場合に
は、上記定電圧回路（ＶB ）１１１と抵抗（Ｒ２）１１
２、抵抗（Ｒ３）１１３の分接点の電位が一致した時点
で演算増幅器（ＯＰ１）１０９の出力が“Ｌ”レベルに
なり、電池（ＶBAT ）１１４からのメモリ（Ｍ）１０３
への電源供給に切り換えられる。
【００１５】この動作は、演算増幅器（ＯＰ１）１０９
の出力が“Ｌ”レベルになることによりトランジスタ
（Ｑ３）１１５がＯＦＦする。これにより今までトラン
ジスタ（Ｑ３）１１５によりトランジスタ（Ｑ２）１１
６に対してトランジスタ（Ｑ２）１１６のベースバイア
ス電圧をターンＯＦＦ電位に保持していた状態が解除さ
れ、トランジスタ（Ｑ２）１１６がＯＮし、メモリ
（Ｍ）１０３に電池（ＶBAT ）１１４よりの電源供給に
切り換わるものである。
の出力が“Ｌ”レベルになることによりトランジスタ
（Ｑ３）１１５がＯＦＦする。これにより今までトラン
ジスタ（Ｑ３）１１５によりトランジスタ（Ｑ２）１１
６に対してトランジスタ（Ｑ２）１１６のベースバイア
ス電圧をターンＯＦＦ電位に保持していた状態が解除さ
れ、トランジスタ（Ｑ２）１１６がＯＮし、メモリ
（Ｍ）１０３に電池（ＶBAT ）１１４よりの電源供給に
切り換わるものである。
【００１６】ここで、回路記号Ｊ１、Ｊ２は、電池（Ｖ
BAT ）１１４より負勢される定電流源１１７、１１８で
あり、上記定電圧回路（ＶB ）１１１と同様に充分に回
路インピーダンスが高く、電池（ＶBAT ）１１４負荷に
対して充分軽微な負荷として構成されている。
BAT ）１１４より負勢される定電流源１１７、１１８で
あり、上記定電圧回路（ＶB ）１１１と同様に充分に回
路インピーダンスが高く、電池（ＶBAT ）１１４負荷に
対して充分軽微な負荷として構成されている。
【００１７】上記のようにメモリ（Ｍ）１０３のバック
アップ回路を構成することにより、複写機等の通常毎日
電源をＯＮ／ＯＦＦするような装置の場合、電池容量と
しては、工場出荷からの在庫期間、長期の休暇（３か月
等）程度の設定で良く、メモリ（Ｍ）１０３のバックア
ップ回路として比較的安価な電池を選択することができ
る。
アップ回路を構成することにより、複写機等の通常毎日
電源をＯＮ／ＯＦＦするような装置の場合、電池容量と
しては、工場出荷からの在庫期間、長期の休暇（３か月
等）程度の設定で良く、メモリ（Ｍ）１０３のバックア
ップ回路として比較的安価な電池を選択することができ
る。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
装置の動作状態、調整データ等を保持する記憶手段と、
前記記憶手段の保持電源としてコンデンサと電池を備え
たバックアップ回路において、前記コンデンサの充電は
電源ＯＮ時に実行され、電源ＯＦＦ時に前記コンデンサ
の放電によりバックアップを行い、前記コンデンサの容
量が所定値に達したとき、前記電池によりバックアップ
を行うため、メモリのバックアップにおいて、電池の容
量を小さく設定することにより装置自体のコストを抑制
し、装置の小型化を促進することができる。
装置の動作状態、調整データ等を保持する記憶手段と、
前記記憶手段の保持電源としてコンデンサと電池を備え
たバックアップ回路において、前記コンデンサの充電は
電源ＯＮ時に実行され、電源ＯＦＦ時に前記コンデンサ
の放電によりバックアップを行い、前記コンデンサの容
量が所定値に達したとき、前記電池によりバックアップ
を行うため、メモリのバックアップにおいて、電池の容
量を小さく設定することにより装置自体のコストを抑制
し、装置の小型化を促進することができる。
【図１】本発明に係るバックアップ回路の構成を示す回
路図である。
路図である。
１０３ メモリ １０６ コンデンサ １０７ 電源監視回路 １０９ 演算増幅器 １１０ 監視回路 １１４ 電池
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7323−5Ｌ Ｇ１１Ｃ 11/34 ３３５ Ｂ
Claims (2)
- 【請求項１】 装置の動作状態、調整データ等を保持す
る記憶手段と、前記記憶手段の保持電源としてコンデン
サと電池を備えたバックアップ回路において、前記コン
デンサの充電は電源ＯＮ時に実行され、電源ＯＦＦ時に
前記コンデンサの放電によりバックアップを行い、前記
コンデンサの容量が所定値に達したとき、前記電池によ
りバックアップを行うことを特徴とするバックアップ回
路。 - 【請求項２】 前記所定値は、前記記憶手段の保持電圧
よりも高く設定されていることを特徴とする前記請求項
１記載のバックアップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229629A JPH0546280A (ja) | 1991-08-16 | 1991-08-16 | バツクアツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229629A JPH0546280A (ja) | 1991-08-16 | 1991-08-16 | バツクアツプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0546280A true JPH0546280A (ja) | 1993-02-26 |
Family
ID=16895195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3229629A Pending JPH0546280A (ja) | 1991-08-16 | 1991-08-16 | バツクアツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0546280A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8170004B2 (en) | 2005-08-08 | 2012-05-01 | Genesis Technical Systems Corp. | Shared DSL network and deployment method |
| US8666057B2 (en) | 2007-10-04 | 2014-03-04 | Genesis Technical Systems Corp. | Remote powering of DSL ADMs |
-
1991
- 1991-08-16 JP JP3229629A patent/JPH0546280A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8170004B2 (en) | 2005-08-08 | 2012-05-01 | Genesis Technical Systems Corp. | Shared DSL network and deployment method |
| US8666057B2 (en) | 2007-10-04 | 2014-03-04 | Genesis Technical Systems Corp. | Remote powering of DSL ADMs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4677311A (en) | Power supply system for an electronic apparatus having memory | |
| US4422163A (en) | Power down circuit for data protection in a microprocessor-based system | |
| EP0440204B1 (en) | Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other | |
| US4874960A (en) | Programmable controller capacitor and battery backed ram memory board | |
| JP2006238609A (ja) | 電源切換回路、マイクロコンピュータ、携帯端末機器、および電源切換制御方法 | |
| WO1983001351A1 (en) | Voltage regulation and battery dissipation limiter circuit | |
| US4611302A (en) | Non-volatile data stores | |
| JPH0546280A (ja) | バツクアツプ回路 | |
| JP2001341595A (ja) | 電源制御装置 | |
| JPH09107641A (ja) | 直流−直流コンバータを用いた電源バックアップ装置 | |
| JP2562261Y2 (ja) | バックアップ電源回路 | |
| JPS63244289A (ja) | メモリ−カ−ド | |
| KR950002023B1 (ko) | 마이크로 프로세서 응용회로에서의 cmos 메모리 백업회로 | |
| JPH0751628Y2 (ja) | マイクロコンピユーターのリセット装置 | |
| KR920002337Y1 (ko) | 축전지를 사용한 타이머 리셋트회로 | |
| JPH063454Y2 (ja) | メモリ用バックアップ回路 | |
| JPH05342115A (ja) | 電源遮断に対するメモリデータ保護装置 | |
| JP2655766B2 (ja) | 情報カード | |
| JPS60249833A (ja) | メモリバツクアツプ回路 | |
| JPH0256619A (ja) | メモリカード | |
| JPH09102751A (ja) | 音声ミュート回路 | |
| JPH01128110A (ja) | メモリカード | |
| JPH07107680A (ja) | 電源装置 | |
| JPH01259734A (ja) | バツクアツプ電源回路 | |
| JPS6395825A (ja) | バツクアツプ電源回路 |