JPH0546485A - 記憶制御装置 - Google Patents
記憶制御装置Info
- Publication number
- JPH0546485A JPH0546485A JP3205199A JP20519991A JPH0546485A JP H0546485 A JPH0546485 A JP H0546485A JP 3205199 A JP3205199 A JP 3205199A JP 20519991 A JP20519991 A JP 20519991A JP H0546485 A JPH0546485 A JP H0546485A
- Authority
- JP
- Japan
- Prior art keywords
- write
- internal ram
- writing
- control device
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【目的】 本発明はマイクロコントローラユニット（以
下、ＭＣＵと略記する）に係り、特に内部ＲＡＭへの書
き込み時のデータ保護の可能な記憶制御装置に関し、内
部ＲＡＭ領域のライト発生の監視と同時に、ＭＣＵの内
部ＲＡＭ領域に対するデータの保護を可能とする記憶制
御装置を提供することを目的とする。 【構成】 ＣＰＵコア部１１と、内部ＲＡＭ１２とを備
える記憶制御装置であって、前記内部ＲＡＭ１２の任意
のアドレスへの書き込みを禁止するプロテクト設定手段
１４と、前記ＣＰＵコア部１１の前記内部ＲＡＭ１２へ
の書き込み動作時に前記プロテクト設定手段１４からの
情報を基に書き込みの可／不可を判定する書き込み制御
部１３とを有して構成する。
下、ＭＣＵと略記する）に係り、特に内部ＲＡＭへの書
き込み時のデータ保護の可能な記憶制御装置に関し、内
部ＲＡＭ領域のライト発生の監視と同時に、ＭＣＵの内
部ＲＡＭ領域に対するデータの保護を可能とする記憶制
御装置を提供することを目的とする。 【構成】 ＣＰＵコア部１１と、内部ＲＡＭ１２とを備
える記憶制御装置であって、前記内部ＲＡＭ１２の任意
のアドレスへの書き込みを禁止するプロテクト設定手段
１４と、前記ＣＰＵコア部１１の前記内部ＲＡＭ１２へ
の書き込み動作時に前記プロテクト設定手段１４からの
情報を基に書き込みの可／不可を判定する書き込み制御
部１３とを有して構成する。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコントローラユ
ニット（以下、ＭＣＵ：Micro Control Unitと略記す
る）に係り、特に内部ＲＡＭへの書き込み時のデータ保
護の可能な記憶制御装置に関する。
ニット（以下、ＭＣＵ：Micro Control Unitと略記す
る）に係り、特に内部ＲＡＭへの書き込み時のデータ保
護の可能な記憶制御装置に関する。
【０００２】近年、プログラムの評価中、或いはＣＰＵ
が暴走した場合に、ＭＣＵの内部ＲＡＭのデータが変化
してしまうことがあり、これを防止する策が必要とされ
ている。即ち、ＭＣＵの内部ＲＡＭのデータを保護（ラ
イトプロテクト）する必要がある。
が暴走した場合に、ＭＣＵの内部ＲＡＭのデータが変化
してしまうことがあり、これを防止する策が必要とされ
ている。即ち、ＭＣＵの内部ＲＡＭのデータを保護（ラ
イトプロテクト）する必要がある。
【０００３】
【従来の技術】従来、ＭＣＵの内部ＲＡＭに対してライ
トプロテクト領域を設ける場合、ＭＣＵの内部ＲＡＭ領
域に対するライト保護機能が存在しなかったため、ソフ
トウェアにより監視する等の工夫を必要としていた。
トプロテクト領域を設ける場合、ＭＣＵの内部ＲＡＭ領
域に対するライト保護機能が存在しなかったため、ソフ
トウェアにより監視する等の工夫を必要としていた。
【０００４】ところが、ソフトウェアによる監視ではラ
イト動作発生の検出に手間がかかり、またライト不可領
域にライトが発生したことは確認できるが、ライトを阻
止することができない。
イト動作発生の検出に手間がかかり、またライト不可領
域にライトが発生したことは確認できるが、ライトを阻
止することができない。
【０００５】
【発明が解決しようとする課題】従って、ソフトウェア
等により内部ＲＡＭ領域のライト発生を監視することは
できるが、ＭＣＵの内部ＲＡＭに対するデータは保護で
きないという問題があった。
等により内部ＲＡＭ領域のライト発生を監視することは
できるが、ＭＣＵの内部ＲＡＭに対するデータは保護で
きないという問題があった。
【０００６】本発明は、上記問題点を解決するもので、
内部ＲＡＭ領域のライト発生の監視と同時に、ＭＣＵの
内部ＲＡＭ領域に対するデータの保護を可能とする記憶
制御装置を提供することを目的とする。
内部ＲＡＭ領域のライト発生の監視と同時に、ＭＣＵの
内部ＲＡＭ領域に対するデータの保護を可能とする記憶
制御装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、図１に示す如く、ＣＰＵコア部１１と、
内部ＲＡＭ１２とを備える記憶制御装置であって、前記
内部ＲＡＭ１２の任意のアドレスへの書き込みを禁止す
るプロテクト設定手段１４と、前記ＣＰＵコア部１１の
前記内部ＲＡＭ１２への書き込み動作時に前記プロテク
ト設定手段１４からの情報を基に書き込みの可／不可を
判定する書き込み制御部１３とを有して構成する。
に、本発明は、図１に示す如く、ＣＰＵコア部１１と、
内部ＲＡＭ１２とを備える記憶制御装置であって、前記
内部ＲＡＭ１２の任意のアドレスへの書き込みを禁止す
るプロテクト設定手段１４と、前記ＣＰＵコア部１１の
前記内部ＲＡＭ１２への書き込み動作時に前記プロテク
ト設定手段１４からの情報を基に書き込みの可／不可を
判定する書き込み制御部１３とを有して構成する。
【０００８】
【作用】本発明では、図１の如く、ＣＰＵコア部１１が
内部ＲＡＭ１２への書き込み動作を行なう時には、先
ず、プロテクト設定手段１４に書き込みを禁止するアド
レス、或いは書き込み禁止の範囲を設定しておき、書き
込み要求時に、書き込み制御部１３は、書き込みを行な
うアドレスとプロテクト設定手段１４に設定された書き
込み禁止アドレスとを比較して、書き込み可能な場合に
は、ライトイネーブル信号ＷＥを出力してデータＤａｔ
ａの書き込みを行ない、書き込みできない場合には、割
り込み信号ＩｎｔをＣＰＵコア部１１に出力して、該ア
ドレスへの書き込みを行なわないようにしている。
内部ＲＡＭ１２への書き込み動作を行なう時には、先
ず、プロテクト設定手段１４に書き込みを禁止するアド
レス、或いは書き込み禁止の範囲を設定しておき、書き
込み要求時に、書き込み制御部１３は、書き込みを行な
うアドレスとプロテクト設定手段１４に設定された書き
込み禁止アドレスとを比較して、書き込み可能な場合に
は、ライトイネーブル信号ＷＥを出力してデータＤａｔ
ａの書き込みを行ない、書き込みできない場合には、割
り込み信号ＩｎｔをＣＰＵコア部１１に出力して、該ア
ドレスへの書き込みを行なわないようにしている。
【０００９】従って、内部ＲＡＭ領域への書き込み動作
を常に監視すると同時に、ＭＣＵの内部ＲＡＭ領域に対
して、書き込み禁止領域のデータの保護が可能となる。
を常に監視すると同時に、ＭＣＵの内部ＲＡＭ領域に対
して、書き込み禁止領域のデータの保護が可能となる。
【００１０】
【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。図１に本発明の実施例に係る記憶制御装置の
構成図を示す。
説明する。図１に本発明の実施例に係る記憶制御装置の
構成図を示す。
【００１１】本実施例のマイクロコントローラユニット
（以下、ＭＣＵと略記する）１は、ＣＰＵコア部１１
と、内部ＲＡＭ１２と、内部ＲＡＭ１２の任意のアドレ
スへの書き込みを禁止するプロテクト領域設定レジスタ
１４と、ＣＰＵコア部１１の内部ＲＡＭ１２への書き込
み動作時に前記プロテクト領域設定レジスタ１４からの
情報を基に書き込みの可／不可を判定する書き込み制御
部１３とから構成されている。
（以下、ＭＣＵと略記する）１は、ＣＰＵコア部１１
と、内部ＲＡＭ１２と、内部ＲＡＭ１２の任意のアドレ
スへの書き込みを禁止するプロテクト領域設定レジスタ
１４と、ＣＰＵコア部１１の内部ＲＡＭ１２への書き込
み動作時に前記プロテクト領域設定レジスタ１４からの
情報を基に書き込みの可／不可を判定する書き込み制御
部１３とから構成されている。
【００１２】本実施例の処理の流れを、図２のフローチ
ャートを参照しながら説明する。先ず、ステップＳ１で
内部ＲＡＭ１２のある領域にデータを書き込む。この
時、該領域への新たなデータの書き込みを禁止する場
合、該領域のアドレスを信号Ａｄｄｒにより、書き込み
禁止する旨を書き込みステータス信号ＷＳｔａｔｅによ
り、書き込み制御部１３を介して、プロテクト領域設定
レジスタ１４に設定しておく（ステップＳ２）。そし
て、ステップＳ３で新たにライト要求が発生すると（ス
テップ３）、書き込み制御部１３では、ライト要求のア
ドレスについて、プロテクト領域設定レジスタ１４内の
書き込みステータスを参照して、ライトの可／不可を判
断する（ステップＳ４）。該アドレスの書き込みステー
タスが、書き込み可能である旨設定されている場合に
は、書き込み制御部１３はライトイネーブル信号ＷＥを
内部ＲＡＭ１２に出力して、信号Ａｄｄｒの示すアドレ
スにデータＤａｔａの内容を書き込む（ステップＳ
５）。また、該アドレスの書き込みステータスが、書き
込み禁止である旨設定されている場合には、書き込み制
御部１３は、割り込み信号Ｉｎｔを出力して、ＣＰＵコ
ア部１１に対し割り込み禁止領域への書き込みが発生し
たことを知らせる（ステップＳ６）。
ャートを参照しながら説明する。先ず、ステップＳ１で
内部ＲＡＭ１２のある領域にデータを書き込む。この
時、該領域への新たなデータの書き込みを禁止する場
合、該領域のアドレスを信号Ａｄｄｒにより、書き込み
禁止する旨を書き込みステータス信号ＷＳｔａｔｅによ
り、書き込み制御部１３を介して、プロテクト領域設定
レジスタ１４に設定しておく（ステップＳ２）。そし
て、ステップＳ３で新たにライト要求が発生すると（ス
テップ３）、書き込み制御部１３では、ライト要求のア
ドレスについて、プロテクト領域設定レジスタ１４内の
書き込みステータスを参照して、ライトの可／不可を判
断する（ステップＳ４）。該アドレスの書き込みステー
タスが、書き込み可能である旨設定されている場合に
は、書き込み制御部１３はライトイネーブル信号ＷＥを
内部ＲＡＭ１２に出力して、信号Ａｄｄｒの示すアドレ
スにデータＤａｔａの内容を書き込む（ステップＳ
５）。また、該アドレスの書き込みステータスが、書き
込み禁止である旨設定されている場合には、書き込み制
御部１３は、割り込み信号Ｉｎｔを出力して、ＣＰＵコ
ア部１１に対し割り込み禁止領域への書き込みが発生し
たことを知らせる（ステップＳ６）。
【００１３】また、本実施例のＭＣＵ１のメモリ空間が
図３に示すメモリマップである場合には、プロテクト領
域設定レジスタ１４への設定は、以下のようになる。先
ず、ＲＯＭ領域に対しては、アドレス００００Ｈからア
ドレス２０００Ｈを読み出し専用として使用することを
意味するので、該領域全てが書き込み禁止となるよう設
定する。
図３に示すメモリマップである場合には、プロテクト領
域設定レジスタ１４への設定は、以下のようになる。先
ず、ＲＯＭ領域に対しては、アドレス００００Ｈからア
ドレス２０００Ｈを読み出し専用として使用することを
意味するので、該領域全てが書き込み禁止となるよう設
定する。
【００１４】また、ＲＡＭ領域に対しては、上述のよう
に、アドレス、または領域毎に設定するか、或いは、テ
ーブル管理がなされている場合には、テーブル単位に、
例えばテーブルＴＡＢ１を書き込み禁止となるよう設定
し、該領域のデータの保護を行なう。
に、アドレス、または領域毎に設定するか、或いは、テ
ーブル管理がなされている場合には、テーブル単位に、
例えばテーブルＴＡＢ１を書き込み禁止となるよう設定
し、該領域のデータの保護を行なう。
【００１５】更に、プログラム空間については、エミュ
レーションメモリを内蔵したエミュレータをＭＣＵ１に
接続して、プログラム開発を行なう場合に相当してお
り、エミュレータ内部にはライトプロテクトを制御する
制御部を有しているので、ＭＣＵ１内部のライトプロテ
クト領域設定レジスタ１４への設定は不要である。
レーションメモリを内蔵したエミュレータをＭＣＵ１に
接続して、プログラム開発を行なう場合に相当してお
り、エミュレータ内部にはライトプロテクトを制御する
制御部を有しているので、ＭＣＵ１内部のライトプロテ
クト領域設定レジスタ１４への設定は不要である。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
ＭＣＵの内部ＲＡＭへの書き込み動作を行なう場合に、
プロテクト設定手段に書き込みを禁止するアドレス、或
いは書き込み禁止の範囲を設定しておき、書き込み制御
部で書き込みの可／不可を判断して、書き込み禁止領域
へのデータの書き込みを禁止することとしたので、内部
ＲＡＭ領域への書き込み動作を常に監視すると同時に、
ＭＣＵの内部ＲＡＭ領域に対して、書き込み禁止領域の
データの保護が可能となり、プログラム開発等における
開発効率の向上した、また障害発生状況の調査効率の向
上した記憶制御装置を提供することができる。
ＭＣＵの内部ＲＡＭへの書き込み動作を行なう場合に、
プロテクト設定手段に書き込みを禁止するアドレス、或
いは書き込み禁止の範囲を設定しておき、書き込み制御
部で書き込みの可／不可を判断して、書き込み禁止領域
へのデータの書き込みを禁止することとしたので、内部
ＲＡＭ領域への書き込み動作を常に監視すると同時に、
ＭＣＵの内部ＲＡＭ領域に対して、書き込み禁止領域の
データの保護が可能となり、プログラム開発等における
開発効率の向上した、また障害発生状況の調査効率の向
上した記憶制御装置を提供することができる。
【図１】本発明の実施例に係る記憶制御装置の構成図で
ある。
ある。
【図２】本発明の記憶制御装置の処理のフローチャート
である。
である。
【図３】本発明の記憶制御装置のメモリ空間を説明する
メモリマップである。
メモリマップである。
１…マイクロコントローラユニット（ＭＣＵ） １１…ＣＰＵコア部 １２…内部ＲＡＭ １３…書き込み制御部 １４…プロテクト設定手段（プロテクト領域設定レジス
タ） Ｄａｔａ…データ信号 Ａｄｄｒ…アドレス信号 ＷＳｔａｔｅ…書き込みステータス信号 ＷＥ…ライトイネーブル信号 Ｉｎｔ…割り込み信号
タ） Ｄａｔａ…データ信号 Ａｄｄｒ…アドレス信号 ＷＳｔａｔｅ…書き込みステータス信号 ＷＥ…ライトイネーブル信号 Ｉｎｔ…割り込み信号
Claims (3)
- 【請求項１】 ＣＰＵコア部（１１）と、内部ＲＡＭ
（１２）とを備える記憶制御装置であって、 前記内部ＲＡＭ（１２）の任意のアドレスへの書き込み
を禁止するプロテクト設定手段（１４）と、 前記ＣＰＵコア部（１１）の前記内部ＲＡＭ（１２）へ
の書き込み動作時に前記プロテクト設定手段（１４）か
らの情報を基に書き込みの可／不可を判定する書き込み
制御部（１３）とを備えることを特徴とする記憶制御装
置。 - 【請求項２】 前記プロテクト設定手段（１４）は、書
き込み禁止の範囲を設定することを特徴とする請求項１
に記載の記憶制御装置。 - 【請求項３】 前記書き込み制御部（１３）は、書き込
みできない場合には、割り込み信号（Ｉｎｔ）を前記Ｃ
ＰＵコア部（１１）に出力することを特徴とする請求項
１または２に記載の記憶制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3205199A JPH0546485A (ja) | 1991-08-15 | 1991-08-15 | 記憶制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3205199A JPH0546485A (ja) | 1991-08-15 | 1991-08-15 | 記憶制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0546485A true JPH0546485A (ja) | 1993-02-26 |
Family
ID=16503048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3205199A Withdrawn JPH0546485A (ja) | 1991-08-15 | 1991-08-15 | 記憶制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0546485A (ja) |
-
1991
- 1991-08-15 JP JP3205199A patent/JPH0546485A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5657445A (en) | Apparatus and method for limiting access to mass storage devices in a computer system | |
| JP3529800B2 (ja) | 携帯データキャリヤー用データ保護マイクロプロセッサー回路 | |
| JP2727520B2 (ja) | メモリカード及びその作動方法 | |
| KR100298620B1 (ko) | 컴퓨터시스템의i／o어드레스공간으로매핑된레지스터에대한액세스제어시스템 | |
| JP3710671B2 (ja) | １チップマイクロコンピュータ及びそれを用いたｉｃカード、並びに１チップマイクロコンピュータのアクセス制御方法 | |
| JP6306578B2 (ja) | メモリ保護装置及び保護方法 | |
| EP2997477B1 (en) | Page table data management | |
| US7367062B2 (en) | Method for BIOS security of computer system | |
| US20150067277A1 (en) | Multiprocessor system for restricting an access request to a shared resource | |
| JP2002529853A (ja) | 大容量メモリを備えたサブシステムのハードディスクのために書き込みを保護したディスクキャッシュ装置と方法 | |
| CN114282206A (zh) | 栈溢出检测方法、装置、嵌入式系统和存储介质 | |
| US20070271609A1 (en) | Security system of flash memory and method thereof | |
| JPH0546485A (ja) | 記憶制御装置 | |
| CA2551045C (en) | Input-output control apparatus, input-output control method, process control apparatus and process control method | |
| CN1121012C (zh) | 保护bios免于被病毒破坏的方法 | |
| JP2002215458A (ja) | メモリ記憶ページのアクセス属性を制御する作業方法及びその構成 | |
| JPS6074060A (ja) | 記憶保護装置 | |
| JP3039479B2 (ja) | 拡張ｂｉｏｓ保護システム | |
| JPH06202957A (ja) | メモリ保護装置 | |
| JPH08129508A (ja) | コンピュータシステム及びその共有メモリ制御方法 | |
| KR100280569B1 (ko) | 프로세서를이용한메모리관리방법 | |
| JPS61279940A (ja) | 計算機の異常検出装置 | |
| JPH06236300A (ja) | マイクロコンピュータ | |
| JP2001147850A (ja) | コンピューターシステム | |
| JPH05334195A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |