JPH0546933B2 - - Google Patents
Info
- Publication number
- JPH0546933B2 JPH0546933B2 JP59269019A JP26901984A JPH0546933B2 JP H0546933 B2 JPH0546933 B2 JP H0546933B2 JP 59269019 A JP59269019 A JP 59269019A JP 26901984 A JP26901984 A JP 26901984A JP H0546933 B2 JPH0546933 B2 JP H0546933B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- forming
- film
- liquid crystal
- transparent conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、能動素子をマトリクス状に配置した
アクテイブマトリクス基板を用いた半導体装置の
製造に関するのであり、液晶表示装置などに利用
される。
アクテイブマトリクス基板を用いた半導体装置の
製造に関するのであり、液晶表示装置などに利用
される。
従来の技術
近年、フラツトパネルデイスプレイとして液晶
表示装置の開発がさかんである。また、液晶の駆
動には従来の単純マトリクスから、より高画質を
めざして能動素子にて駆動するアクテイブマトリ
クスが主流となりつつある。このようなアクテイ
ブマトリクス用能動素子としては、二端子素子と
してのダイオード、MIM（金属・絶縁物−金属）
ダイオード、バリスタ、また三端子素子としての
薄膜トランジスタ（TFT）の開発がさかんであ
る。
表示装置の開発がさかんである。また、液晶の駆
動には従来の単純マトリクスから、より高画質を
めざして能動素子にて駆動するアクテイブマトリ
クスが主流となりつつある。このようなアクテイ
ブマトリクス用能動素子としては、二端子素子と
してのダイオード、MIM（金属・絶縁物−金属）
ダイオード、バリスタ、また三端子素子としての
薄膜トランジスタ（TFT）の開発がさかんであ
る。
発明が解決しようとする問題点
従来のアクテイブマトリクス基板を用いた液晶
表示装置の問題点を、能動素子として多結晶
SiTFTを用いた場合について説明する。（例えば
特開昭59−31055参照） 第２図は、アクテイブマトリクス基板の回路図
であり、１はMOS型TFT、２は液晶単体あるい
は補助容量を付加している場合には液晶と補助容
量の和となる容量であり、３はTFTのゲート配
線、４はTFTのソース配線であり、映像信号は
ソース配線４により各画素に供給される。
表示装置の問題点を、能動素子として多結晶
SiTFTを用いた場合について説明する。（例えば
特開昭59−31055参照） 第２図は、アクテイブマトリクス基板の回路図
であり、１はMOS型TFT、２は液晶単体あるい
は補助容量を付加している場合には液晶と補助容
量の和となる容量であり、３はTFTのゲート配
線、４はTFTのソース配線であり、映像信号は
ソース配線４により各画素に供給される。
第３図は、第２図に示したアクテイブマトリク
ス基板の製造工程を示したもので、一画素につい
ての断面図である。透光性基板９上に減圧CVD
法により多結晶Si１０を形成しパターニングす
る。表面を熱酸化することによりゲート酸化膜１
１を形成する（第３図ａ）。多結晶Siによりゲー
ト配線１２を施こした後、Ｎ型不純物１３をイオ
ン注入しソースおよびドレイン拡散領域１４を形
成する（第３図ｂ）。層間絶縁膜１５およびコン
タクトホールを形成後（第３図ｃ）、透明電極１
６を形成し（以下画素電極と呼ぶ）パターニング
した後、ソース・ドレイン配線１７を施こすと、
アクテイブマトリクス基板５となる（第３図ｄ）。
第４図は、アクテイブマトリクス基板と透光性基
板１８上に形成されたカラーフイルタ１９の間に
液晶層２０を注入した状態を示している。２１は
液晶２０に電界を印加するためのもう一方の透明
電極である。第５図は、第２図の一画素の平面図
であり、２２はドレインおよびソースのコンタク
トホールである。
ス基板の製造工程を示したもので、一画素につい
ての断面図である。透光性基板９上に減圧CVD
法により多結晶Si１０を形成しパターニングす
る。表面を熱酸化することによりゲート酸化膜１
１を形成する（第３図ａ）。多結晶Siによりゲー
ト配線１２を施こした後、Ｎ型不純物１３をイオ
ン注入しソースおよびドレイン拡散領域１４を形
成する（第３図ｂ）。層間絶縁膜１５およびコン
タクトホールを形成後（第３図ｃ）、透明電極１
６を形成し（以下画素電極と呼ぶ）パターニング
した後、ソース・ドレイン配線１７を施こすと、
アクテイブマトリクス基板５となる（第３図ｄ）。
第４図は、アクテイブマトリクス基板と透光性基
板１８上に形成されたカラーフイルタ１９の間に
液晶層２０を注入した状態を示している。２１は
液晶２０に電界を印加するためのもう一方の透明
電極である。第５図は、第２図の一画素の平面図
であり、２２はドレインおよびソースのコンタク
トホールである。
第４図において、アクテイブマトリクス基板側
の画素電極１６にTFTを通して信号電圧が印加
されると、画素電極１６上の液晶のみ電界が印加
され、液晶層の光透過率が変化する。しかしなが
ら、画素電極１６のない部分の液晶層には電界は
印加されないから、この部分の透過率は制御され
ず、ゲート配線や、ソース・ドレイン配線が不透
光性であつても、残る部分は光が透過し、画像と
してはコントラストの低下を引き起こす。このよ
うな問題は、他の能動素子を使用した場合も同様
なことが生じ、またTFTに非晶質Siを用いた場
合やCdSeを用いた場合も同様なことが生じる。
この様なコントラストの低下を防止するには光が
透過する部分に対応して、アクテイブマトリクス
基板５あるいはカラーフイルタ１９の中に不透光
性材料、例えばCrなどにより遮光膜のパターン
を形成する必要があるが、この様にすると液晶デ
イスプレイの開口率即ち明るさが大幅に低下する
こととなる。
の画素電極１６にTFTを通して信号電圧が印加
されると、画素電極１６上の液晶のみ電界が印加
され、液晶層の光透過率が変化する。しかしなが
ら、画素電極１６のない部分の液晶層には電界は
印加されないから、この部分の透過率は制御され
ず、ゲート配線や、ソース・ドレイン配線が不透
光性であつても、残る部分は光が透過し、画像と
してはコントラストの低下を引き起こす。このよ
うな問題は、他の能動素子を使用した場合も同様
なことが生じ、またTFTに非晶質Siを用いた場
合やCdSeを用いた場合も同様なことが生じる。
この様なコントラストの低下を防止するには光が
透過する部分に対応して、アクテイブマトリクス
基板５あるいはカラーフイルタ１９の中に不透光
性材料、例えばCrなどにより遮光膜のパターン
を形成する必要があるが、この様にすると液晶デ
イスプレイの開口率即ち明るさが大幅に低下する
こととなる。
問題点を解決するための手段
本発明は、上記のような、画素電極により制御
されない液晶部分を透過する光によるコントラス
トの低下を大幅に改善するものである。すなわ
ち、本発明は透光性基板の一部に、液晶層に電界
を印加する画素電極と反転のパターンを有する遮
光膜を形成する工程と、前記遮光膜が形成された
透光性基板の上に絶縁膜を形成する工程と、少な
くとも能動素子の能動領域を前記遮光膜の上に形
成する工程と、前記能動素子を形成した透光性基
板の上に透明導電膜を形成する工程と、前記透明
導電膜の上にネガ型感光性樹脂膜を形成する工程
と、前記透光性基板の裏面から露光し、前記感光
性樹脂を現像した後、残された前記感光性樹脂膜
をマスクとして前記透明導電膜をエツチングして
残された前記透明導電膜よりなる画素電極を形成
する工程とを有する半導体装置の製造方法を提供
するものである。
されない液晶部分を透過する光によるコントラス
トの低下を大幅に改善するものである。すなわ
ち、本発明は透光性基板の一部に、液晶層に電界
を印加する画素電極と反転のパターンを有する遮
光膜を形成する工程と、前記遮光膜が形成された
透光性基板の上に絶縁膜を形成する工程と、少な
くとも能動素子の能動領域を前記遮光膜の上に形
成する工程と、前記能動素子を形成した透光性基
板の上に透明導電膜を形成する工程と、前記透明
導電膜の上にネガ型感光性樹脂膜を形成する工程
と、前記透光性基板の裏面から露光し、前記感光
性樹脂を現像した後、残された前記感光性樹脂膜
をマスクとして前記透明導電膜をエツチングして
残された前記透明導電膜よりなる画素電極を形成
する工程とを有する半導体装置の製造方法を提供
するものである。
作 用
本発明の方法によれば、画素電極の反転パター
ンにて遮光膜パターンを確実かつ容易に形成する
ことができ、画素電極で制御されない液晶部分の
光の透過はなくなり、明るい高コントラストの画
像を得ることができる。
ンにて遮光膜パターンを確実かつ容易に形成する
ことができ、画素電極で制御されない液晶部分の
光の透過はなくなり、明るい高コントラストの画
像を得ることができる。
実施例
以下図面に従つて本発明の実施例を説明する。
第１図は、本発明にかかる製造工程を示したも
のである。透光性基板例えば石英２３上に遮光膜
２４を形成し、この膜２４を画素電極３５の反転
パターンにてパターニングする。遮光膜２４とし
ては例えばDCスパツタリング法により、Crを
500〜2000A程度形成する。絶縁層２５として
SiO2を全面に形成後（第１図ａ）、減圧CVD法も
用いて650℃程度の基板温度にて多結晶Si２６を
形成し、パターニングした後、多結晶Si２６の表
面を熱酸化させるかあるいはCVD法またはプラ
ズマCVD法によりSiO2またはSiNxを形成しゲー
ト絶縁膜２７とする（第１図ｂ）。多結晶Siある
いは金属あるいは金属硅化物にてゲート配線２８
を形成した後（第１図ｃ）、CVD法にてSiO2を形
成し層間絶縁膜３１とする。この層間絶縁膜３１
にコンタクトホール形成の後透明導電膜３２を形
成する。透明導電膜３２上にネガレジスト３３例
えばコダツク社KRM747を塗布する（第１図
ｄ）。透光性基板２３側から裏面露光し現像を施
こすと、遮光膜２４がマスクとなり、画素電極上
にレジストが残る。この状態で透明導電膜３２を
パターニングすれば画素電極３５が形成される。
のである。透光性基板例えば石英２３上に遮光膜
２４を形成し、この膜２４を画素電極３５の反転
パターンにてパターニングする。遮光膜２４とし
ては例えばDCスパツタリング法により、Crを
500〜2000A程度形成する。絶縁層２５として
SiO2を全面に形成後（第１図ａ）、減圧CVD法も
用いて650℃程度の基板温度にて多結晶Si２６を
形成し、パターニングした後、多結晶Si２６の表
面を熱酸化させるかあるいはCVD法またはプラ
ズマCVD法によりSiO2またはSiNxを形成しゲー
ト絶縁膜２７とする（第１図ｂ）。多結晶Siある
いは金属あるいは金属硅化物にてゲート配線２８
を形成した後（第１図ｃ）、CVD法にてSiO2を形
成し層間絶縁膜３１とする。この層間絶縁膜３１
にコンタクトホール形成の後透明導電膜３２を形
成する。透明導電膜３２上にネガレジスト３３例
えばコダツク社KRM747を塗布する（第１図
ｄ）。透光性基板２３側から裏面露光し現像を施
こすと、遮光膜２４がマスクとなり、画素電極上
にレジストが残る。この状態で透明導電膜３２を
パターニングすれば画素電極３５が形成される。
上記の裏面露光をする場合には、やや露光過多
とすれば、画素電極３５と遮光膜２４の重なりが
大きくなり、コントラストを下げる不要光の低減
効果が増す。
とすれば、画素電極３５と遮光膜２４の重なりが
大きくなり、コントラストを下げる不要光の低減
効果が増す。
なお、上記実施例においてはTFTを多結晶Si
にて形成したが多結晶Si２６にかえて、非晶質Si
を用いても良く、この場合、遮光膜２４は、ゲー
ト配線２８の下の非晶質Siの光感度低下にも役立
つ。
にて形成したが多結晶Si２６にかえて、非晶質Si
を用いても良く、この場合、遮光膜２４は、ゲー
ト配線２８の下の非晶質Siの光感度低下にも役立
つ。
また、上記実施例においては能動素子として
TFTの場合について記したが、能動素子として
は、ダイオード、バリスタやMIM（金属−絶縁物
−金属）ダイオードを用いても全く同様に適用で
きる。
TFTの場合について記したが、能動素子として
は、ダイオード、バリスタやMIM（金属−絶縁物
−金属）ダイオードを用いても全く同様に適用で
きる。
発明の効果
本発明によれば、マスク枚数を増加させること
なく、液晶表示装置のコントラストを下げる画素
電極で制御されない液晶部分を透過する不要光を
低減することが可能であり、大幅なコントラスト
比および開口率の改善がはかれ、高性能な液晶表
示装置を実現することができる。
なく、液晶表示装置のコントラストを下げる画素
電極で制御されない液晶部分を透過する不要光を
低減することが可能であり、大幅なコントラスト
比および開口率の改善がはかれ、高性能な液晶表
示装置を実現することができる。
第１図ａ〜ｅは本発明にかかるアクテイブマト
リクス基板の製造方法を示す図、第２図は液晶表
示に薄膜トランジスタを用いた場合の回路図、第
３図ａ〜ｄは従来のアクテイブマトリクス基板の
製造方法を示す図、第４図は液晶表示装置の一画
素の断面図、第５図は、第４図で示した一画素の
平面図である。 ２３……透光性基板、２４……遮光膜、２５…
…多結晶Si、２６……ゲート絶縁膜、２７……ゲ
ート配線、２９……ソース・ドレイン拡散領域、
３１……透明電極。
リクス基板の製造方法を示す図、第２図は液晶表
示に薄膜トランジスタを用いた場合の回路図、第
３図ａ〜ｄは従来のアクテイブマトリクス基板の
製造方法を示す図、第４図は液晶表示装置の一画
素の断面図、第５図は、第４図で示した一画素の
平面図である。 ２３……透光性基板、２４……遮光膜、２５…
…多結晶Si、２６……ゲート絶縁膜、２７……ゲ
ート配線、２９……ソース・ドレイン拡散領域、
３１……透明電極。
Claims (1)
- １ 透光性基板の一部に、液晶層に電界を印加す
る画素電極と反転のパターンを有する遮光膜を形
成する工程と、前記遮光膜が形成された透光性基
板の上に拒縁膜を形成する工程と、少なくとも能
動素子の能動領域を前記遮光膜の上に形成する工
程と、前記能動素子を形成した透光性基板の上に
透明導電膜を形成する工程と、前記透明導電膜の
上にネガ型感光性樹脂膜を形成する工程と、前記
透光性基板の裏面から露光し、前記感光性樹脂を
現像した後、残された前記感光性樹脂膜をマスク
として前記透明導電膜をエツチングして残された
前記透明導電膜よりなる画素電極を形成する工程
とを有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269019A JPS61145531A (ja) | 1984-12-19 | 1984-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269019A JPS61145531A (ja) | 1984-12-19 | 1984-12-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61145531A JPS61145531A (ja) | 1986-07-03 |
| JPH0546933B2 true JPH0546933B2 (ja) | 1993-07-15 |
Family
ID=17466543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59269019A Granted JPS61145531A (ja) | 1984-12-19 | 1984-12-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61145531A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5308779A (en) * | 1991-03-28 | 1994-05-03 | Honeywell Inc. | Method of making high mobility integrated drivers for active matrix displays |
| FR2689287B1 (fr) * | 1992-03-30 | 1997-01-03 | France Telecom | Ecran d'affichage a masque optique et procede de realisation de cet ecran. |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5888783A (ja) * | 1981-11-20 | 1983-05-26 | 三菱電機株式会社 | マトリクス型液晶表示装置 |
| JPS5927574A (ja) * | 1982-08-04 | 1984-02-14 | Fujitsu Ltd | セルフアライメント形薄膜トランジスタの製造方法 |
-
1984
- 1984-12-19 JP JP59269019A patent/JPS61145531A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61145531A (ja) | 1986-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7907226B2 (en) | Method of fabricating an array substrate for liquid crystal display device | |
| US6300174B1 (en) | Liquid crystal panel having a thin film transistor for driver circuit and a method for fabricating thereof | |
| KR910009040B1 (ko) | 비정질 실리콘 박막 트랜지스터의 제조방법 | |
| JPH1062819A (ja) | 液晶表示装置及びその製造方法 | |
| KR20020036023A (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| JPH06295924A (ja) | 液晶表示素子の製造方法 | |
| EP1396019B1 (en) | Thin film transistor self-aligned to a light-shield layer | |
| JPH06130418A (ja) | アクティブマトリクス基板 | |
| US20020140877A1 (en) | Thin film transistor for liquid crystal display and method of forming the same | |
| US6100951A (en) | Thin-film switching elements for electronic devices and a method of manufacturing the same | |
| US6972219B2 (en) | Thin film transistor self-aligned to a light-shield layer | |
| JPH0637313A (ja) | 薄膜半導体装置とその製造方法 | |
| KR100223879B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP4019461B2 (ja) | カラー表示装置とその製造方法およびカラー液晶装置 | |
| JPH01267616A (ja) | 液晶デイスプレイ | |
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPS61145531A (ja) | 半導体装置の製造方法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| KR100186557B1 (ko) | 티에프티-엘씨디 제조방법 | |
| JPH0611728A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0385529A (ja) | 薄膜半導体表示装置 | |
| KR20000002472A (ko) | 액정표시장치 제조방법 | |
| KR20010019666A (ko) | 박막트랜지스터 액정표시장치 | |
| JPH07162007A (ja) | アクティブマトリクス基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |