JPH0547190A - メモリカード装置 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、書き替えるべき新たなデータの量
に対応してＥＥＰＲＯＭの記憶内容をページイレースす
ることができ、消去しなくてもすむデータまでもが余分
に消去されてしまうという不都合を防止し得るメモリカ
ード装置を提供することを目的としている。 【構成】データがバイト単位で入力される保持手段１４
と、この保持手段１４に第１のページを構成する所定の
バイト数のデータが入力された状態で、継続して次の第
２のページを構成するバイト単位のデータが入力された
か否かを判別する判別手段１３と、この判別手段１３で
入力されたと判定された状態で、保持手段１４に保持さ
れた第１のページを構成するデータをＥＥＰＲＯＭ１７
に書き込むとともに、第２のページを構成するデータを
書き込むべきＥＥＰＲＯＭ１７の記憶領域をページ単位
で消去する制御手段１３とを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体メモリとして
ＥＥＰＲＯＭ（エレクトリカリィ・イレーサブル・アン
ド・プログラマブル・リード・オンリー・メモリ）を使
用したメモリカード装置に係り、特に撮影した被写体の
光学像をデジタル画像データに変換して半導体メモリに
記録する電子スチルカメラ装置等に使用して好適するも
のに関する。

【０００２】

【従来の技術】周知のように、撮影した被写体の光学像
を固体撮像素子を用いて電気的な画像信号に変換し、こ
の画像信号をデジタル画像データに変換して半導体メモ
リに記録する電子スチルカメラ装置が開発されている。
そして、この種の電子スチルカメラ装置にあっては、半
導体メモリをカード状のケースに内蔵してなるメモリカ
ードを、カメラ本体に着脱自在となるように構成するこ
とによって、通常のカメラにおけるフィルムと等価な取
り扱いができるようになされている。

【０００３】ここで、電子スチルカメラ装置のメモリカ
ードは、現在、標準化が進められていて、内蔵される半
導体メモリとしては、複数枚のデジタル画像データを記
録するために大記憶容量のものが要求され、例えばＳＲ
ＡＭ（スタティック・ランダム・アクセス・メモリ），
マスクＲＯＭ及び電気的にデータの書き込みや消去が可
能なＥＥＰＲＯＭ等が考えられており、ＳＲＡＭを用い
たメモリカードは既に商品化されている。

【０００４】ところで、ＳＲＡＭを用いたメモリカード
は、どのようなフォーマットのデータ構成にも対応する
ことができるとともに、データの書き込みスピード及び
読み出しスピードも速いという利点がある反面、書き込
んだデータを保持するためのバックアップ電池をメモリ
カード内に収容する必要があるため、電池収容スペース
を設置する分だけ記憶容量が削減されるとともに、ＳＲ
ＡＭ自体のコストが高く経済的な不利を招くという問題
を持っている。

【０００５】そこで、現在では、ＳＲＡＭの持つ問題点
を解消するために、メモリカードに用いられる半導体メ
モリとしてＥＥＰＲＯＭが注目されている。このＥＥＰ
ＲＯＭは、磁気ディスクに代わる記録媒体として注目を
浴びているもので、データ保持のためのバックアップ電
池が不要であるとともに、チップ自体のコストを安くす
ることができる等、ＳＲＡＭの持たない特有な利点を有
することから、メモリカード用として使用するための開
発が盛んに行なわれている。

【０００６】ここで、図４は、ＳＲＡＭを用いたメモリ
カード（ＳＲＡＭカード）とＥＥＰＲＯＭを用いたメモ
リカード（ＥＥＰＲＯＭカード）との長短を比較して示
している。まず、比較項目１，２のバックアップ電池及
びコストについては、既に前述したように、ＳＲＡＭカ
ードはバックアップ電池が必要でありコストも高いとい
う問題があるのに対し、ＥＥＰＲＯＭカードはバックア
ップ電池が不要でコストも低くすることができるという
利点を有している。

【０００７】次に、比較項目３，４の書き込みスピード
及び読み出しスピードについては、アドレスで任意に指
定したバイトまたはビットに対して、データの書き込み
及び読み出しを行なう、ＳＲＡＭとＥＥＰＲＯＭとに共
通のランダムアクセスモードと、複数の連続するバイト
（数百バイト）でなるページを指定することにより、ペ
ージ単位で一括してデータの書き込み及び読み出しを行
なう、ＥＥＰＲＯＭに特有のページモードとに分けて考
えられる。

【０００８】そして、ランダムアクセスモードおいて、
ＳＲＡＭは書き込みスピード及び読み出しスピードが共
に速く、ＥＥＰＲＯＭは書き込みスピード及び読み出し
スピードが共に遅くなっている。また、ＥＥＰＲＯＭ
は、ページモードにおいて、１ページ分の大量のデータ
を一斉に書き込み及び読み出しすることから、ランダム
アクセスモードに比してデータの書き込みスピード及び
読み出しスピードは速くなっている。

【０００９】さらに、比較項目５のイレース（消去）モ
ードは、ＥＥＰＲＯＭに特有のモードであり、ＳＲＡＭ
には存在しないモードである。すなわち、ＥＥＰＲＯＭ
は、既にデータの書き込まれている領域に新たにデータ
を書き込む場合、先に書き込まれているデータを一旦イ
レースしないと新たなデータを書き込むことができない
ため、データの書き込みを行なうに際して、このイレー
スモードが実行されるようになっている。そして、この
イレースモードには、ＥＥＰＲＯＭの全ての記憶内容を
一括して消去するチップイレースと、ページ単位で記憶
内容を消去するページイレースとがある。

【００１０】また、比較項目６の書き込みベリファイ
も、ＥＥＰＲＯＭに特有のモードであり、ＳＲＡＭには
存在しないモードである。すなわち、ＥＥＰＲＯＭは、
データ書き込みを行なう場合、通常１回の書き込み動作
では完全な書き込みが行なわれない。このため、ＥＥＰ
ＲＯＭに対して１回の書き込み動作を行なう毎にＥＥＰ
ＲＯＭの書き込み内容を読み出し、正確に書き込まれて
いるか否かをチェックする必要があり、これが書き込み
ベリファイである。

【００１１】具体的には、ＥＥＰＲＯＭに書き込むべき
データをバッファメモリに記録しておき、バッファメモ
リからＥＥＰＲＯＭにデータを転送して書き込んだ後、
ＥＥＰＲＯＭの書き込み内容を読み出し、バッファメモ
リの内容と比較して一致しているか否かを判別してい
る。そして、書き込みベリファイの結果、不一致（エラ
ー）と判定された場合には、再度バッファメモリの内容
をＥＥＰＲＯＭに書き込む動作を繰り返すようにしてい
る。

【００１２】以上の比較結果から明らかなように、ＥＥ
ＰＲＯＭには、バックアップ電池が不要でありコストが
安く、しかもページ単位のデータ書き込み及び読み出し
が可能である等の、ＳＲＡＭに見られない特有な利点が
備えられている反面、ランダムアクセスモードにおける
データの書き込みスピード及び読み出しスピードが遅い
とともに、イレースモードや書き込みベリファイ等のよ
うなＳＲＡＭにはないモードを必要とするという不都合
もある。

【００１３】そこで、メモリカードに使用する半導体メ
モリとして、現在使用されているＳＲＡＭに代えてＥＥ
ＰＲＯＭを使用することを考えた場合、データの書き込
みスピード及び読み出しスピードの問題や、イレースモ
ード及び書き込みベリファイ等を必要とするという問題
を解消し、ＳＲＡＭを内蔵したメモリカードと等価な取
り扱い方ができるように、つまりＳＲＡＭカードライク
に使用できるように細部に渡って種々の改良を施すこと
が、肝要なこととなっている。

【００１４】この場合、特に問題となることは、ＥＥＰ
ＲＯＭに対するデータの書き替え動作が、まず、書き替
えようとする記憶領域に新たなデータの書き込みを行な
うとともに、その時点で、記憶領域の次の１ページ分を
自動的にページイレースしておき、次の１ページ分のデ
ータの書き込みに対処させるという動作を繰り返すよう
にしていることである。

【００１５】このため、１ページが例えば５１２バイト
で構成されているすると、入力データがそれ以下の例え
ば３００バイトで終了すれば次のページはイレースされ
ないが、入力データが丁度５１２バイトで終了される
と、次に書き込むべきデータがないにもかかわらず次の
ページが自動的にイレースされてしまい、消去されなく
てもすむデータまでもが余分に消去されてしまうという
問題が生じている。

【００１６】

【発明が解決しようとする課題】以上のように、ＥＥＰ
ＲＯＭを内蔵した従来のメモリカードでは、データ書き
替え時に、消去しなくてもすむデータまでもが余分に消
去されてしまうという問題を有している。

【００１７】そこで、この発明は上記事情を考慮してな
されたもので、書き替えるべき新たなデータの量に対応
してＥＥＰＲＯＭの記憶内容をページイレースすること
ができ、消去しなくてもすむデータまでもが余分に消去
されてしまうという不都合を防止し得る極めて良好なメ
モリカード装置を提供することを目的とする。

【００１８】

【課題を解決するための手段】この発明に係るメモリカ
ード装置は、データの消去及び書き込みがページ単位で
行なわれるＥＥＰＲＯＭを備えたものを対象としてい
る。そして、データがバイト単位で入力される保持手段
と、この保持手段に第１のページを構成する所定のバイ
ト数のデータが入力された状態で、継続して次の第２の
ページを構成するバイト単位のデータが入力されたか否
かを判別する判別手段と、この判別手段で入力されたと
判定された状態で、保持手段に保持された第１のページ
を構成するデータをＥＥＰＲＯＭに書き込むとともに、
第２のページを構成するデータを書き込むべきＥＥＰＲ
ＯＭの記憶領域をページ単位で消去する制御手段とを備
えるようにしたものである。

【００１９】

【作用】上記のような構成によれば、第１のページを構
成する全データが保持手段に保持された状態で、ただち
にＥＥＰＲＯＭの第２のページを構成するデータを書き
込むべき記憶領域をページ単位で消去せずに、保持手段
に第１のページを構成する全データが入力された状態
で、継続して次の第２のページを構成するバイト単位の
データが入力されたか否かを判別し、入力されたと判定
された状態でＥＥＰＲＯＭの第２のページを構成するデ
ータを書き込むべき記憶領域をページ単位で消去するよ
うにしたので、書き替えるべき新たなデータの量に対応
してＥＥＰＲＯＭの記憶内容をページイレースすること
ができ、消去しなくてもすむデータまでもが余分に消去
されてしまうという不都合を防止することができる。

【００２０】

【実施例】以下、この発明を電子スチルカメラ装置に適
用した場合の一実施例について図面を参照して詳細に説
明する。図１において、１１はメモリカード本体で、そ
の一端部に設置されたコネクタ１２を介して、図示しな
い電子スチルカメラ本体に接続されるようになされてい
る。このコネクタ１２には、電子スチルカメラ本体側か
ら、メモリカード本体１１に書き込むべきデジタルデー
タＤＡと、その書き込み場所を示すアドレスデータＡＤ
とが供給される。これらデジタルデータＤＡ及びアドレ
スデータＡＤは、バスラインＤ０〜Ｄ７を介してデータ
入出力制御回路１３に供給されている。

【００２１】また、電子スチルカメラ本体からは、コネ
クタ１２に対して、メモリカード本体１１を選択したと
きＨ（ハイ）レベルとなるカードイネーブル信号ＣＥ
と、バスラインＤ０〜Ｄ７に供給されたデータがアドレ
スデータＡＤのときＬ（ロー）レベルとなりデジタルデ
ータＤＡのときＨレベルとなるアドレス／データ切替信
号Ａ／Ｄと、後述するＥＥＰＲＯＭに対するデータ書き
込み要求のときＬレベルとなりデータ読み出し要求のと
きＨレベルとなるリード／ライト切替信号Ｒ／Ｗと、ア
ドレスデータＡＤに同期したバスクロックＢＣＫとが、
供給されるようになっている。

【００２２】これらカードイネーブル信号ＣＥ，アドレ
ス／データ切替信号Ａ／Ｄ，リード／ライト切替信号Ｒ
／Ｗ及びバスクロックＢＣＫも、データ入出力制御回路
１３に供給されている。また、電子スチルカメラ本体か
らは、コネクタ１２を介してＥＥＰＲＯＭに対するデー
タのイレースを要求する命令も、データ入出力制御回路
１３に供給されるようになっている。また、このデータ
入出力制御回路１３からは、電子スチルカメラ本体から
のデジタルデータＤＡの入力許可時にＨレベルとなり、
入力拒否時にＬレベルとなるレディ／ビジィ切替信号Ｒ
ＤＹ／ＢＳＹが発生されるようになっている。

【００２３】ここで、概略的な動作について説明する
と、上記コネクタ１２に供給されたデジタルデータＤＡ
は、データ入出力制御回路１３の制御により、一旦バッ
ファメモリ１４に取り込まれ記録される。このときのバ
ッファメモリ１４のデジタルデータＤＡの取り込みタイ
ミングは、アドレス発生回路１５から出力されるアドレ
スデータによってコントロールされる。また、このアド
レス発生回路１５は、セレクタ１６によって選択された
クロックＣＫをカウントして、バッファメモリ１４への
アドレスデータを生成している。このセレクタ１６に
は、上記バスクロックＢＣＫとデータ入出力制御回路１
３から出力されるクロックＹＣＫとが供給されるように
なっている。

【００２４】そして、バッファメモリ１４のデジタルデ
ータＤＡの取り込み時には、セレクタ１６が、データ入
出力制御回路１３から出力されるセレクト信号ＳＥＬに
よってバスクロックＢＣＫを選択し、クロックＣＫとし
てアドレス発生回路１５に導出している。このため、電
子スチルカメラ本体からコネクタ１２に送出されたデジ
タルデータＤＡは、バスクロックＢＣＫに基づいて生成
されるアドレスデータにしたがって、バッファメモリ１
４に書き込まれることになる。

【００２５】その後、データ入出力制御回路１３は、バ
ッファメモリ１４に対するデジタルデータＤＡの書き込
みが終了すると、セレクト信号ＳＥＬを制御して、自己
の生成するクロックＹＣＫが、アドレス発生回路１５に
導出されるようにセレクタ１６を切り替える。このた
め、クロックＹＣＫに基づいてアドレス発生回路１５で
生成されるアドレスデータによって、バッファメモリ１
４からデジタルデータＤＡが読み出される。

【００２６】このとき、データ入出力制御回路１３は、
ＥＥＰＲＯＭ１７に対してチップイネーブル信号ＣＥＮ
及びライトイネーブル信号ＷＥを出力するとともに、ア
ドレスデータＡＤを出力し、バッファメモリ１４から読
み出されたデジタルデータＤＡを、ＥＥＰＲＯＭ１７に
例えば５１２バイトのページ単位で書き込むように制御
する。そして、ＥＥＰＲＯＭ１７にデジタルデータＤＡ
が書き込まれた状態で、データ入出力制御回路１３は、
ＥＥＰＲＯＭ１７に対して、アウトイネーブルデータＯ
Ｅ及び先にデータの書き込みを指定したアドレスデータ
ＡＤを出力して、ＥＥＰＲＯＭ１７から書き込んだデジ
タルデータＤＡを読み出させ、バッファメモリ１４に記
録されたデジタルデータＤＡと一致しているか否かを判
別する、書き込みベリファイを実行する。

【００２７】そして、ＥＥＰＲＯＭ１７から読み出した
デジタルデータＤＡと、バッファメモリ１４に記録され
たデジタルデータＤＡとが一致していないと、データ入
出力制御回路１３は、再度、バッファメモリ１４からＥ
ＥＰＲＯＭ１７にデジタルデータＤＡを転送して書き込
みを行ない、この動作が、ＥＥＰＲＯＭ１７から読み出
したデジタルデータＤＡと、バッファメモリ１４に記録
されたデジタルデータＤＡとが完全に一致するまで繰り
返され、ここにデジタルデータＤＡのＥＥＰＲＯＭ１７
への書き込みが行なわれる。

【００２８】また、電子スチルカメラ本体からＥＥＰＲ
ＯＭ１７に記録されたデータをイレースする命令が発生
されると、データ入出力制御回路１３は、その消去命令
に基づいて消去回路１８を駆動する。この消去回路１８
は、データ入出力制御回路１３の制御に基づいて、ＥＥ
ＰＲＯＭ１７のアドレスライン及びデータラインに消去
用の信号を出力することにより、ＥＥＰＲＯＭ１７を電
気的にチップイレースまたはページイレースする。

【００２９】次に、ＥＥＰＲＯＭ１７から、デジタルデ
ータＤＡをメモリカード本体１１の外部に読み出す動作
について説明する。まず、電子スチルカメラ本体側から
コネクタ１２を介して読み出し要求と読み出すべきデー
タの記録されたアドレスが指定される。すると、データ
入出力制御回路１３は、ＥＥＰＲＯＭ１７に対してチッ
プイネーブル信号ＣＥＮ，アウトイネーブルデータＯＥ
及びアドレスデータＡＤを出力し、ＥＥＰＲＯＭ１７か
らページ単位でデジタルデータＤＡを読み出すととも
に、自己の生成するクロックＹＣＫがアドレス発生回路
１５に導出されるようにセレクタ１６を切り替え、バッ
ファメモリ１３に書き込ませる。

【００３０】その後、データ入出力制御回路１３は、コ
ネクタ１２を介して電子スチルカメラ本体側から供給さ
れるバスクロックＢＣＫが、アドレス発生回路１５に導
出されるようにセレクタ１６を切り替え、バスクロック
ＢＣＫに基づいてアドレス発生回路１５で発生されるア
ドレスデータで、バッファメモリ１４からデータを読み
出し、コネクタ１２を介して電子スチルカメラ本体に導
出させ、ここにデジタルデータＤＡの読み出しが行なわ
れる。

【００３１】したがって、上記のような構成によれば、
電子スチルカメラ本体とメモリカード本体１１との間に
おけるデータ転送は、必ずバッファメモリ１４を介して
行なわれるので、データの書き込みスピード及び読み出
しスピードも向上し、ＳＲＡＭカードライクに使用する
ことができるようになる。また、ＥＥＰＲＯＭ１７に特
有の書き込みベリファイも、メモリカード本体１１の内
部に設けられたバッファメモリ１４を用いて行なうよう
にしているので、メモリカード本体１１の取り扱いとし
ては、全くＳＲＡＭカードライクに使用することができ
る。

【００３２】ここで、ＥＥＰＲＯＭ１７に対するデジタ
ルデータＤＡの書き込み動作の詳細なタイミングを、図
２に示している。まず、カードイネーブル信号ＣＥがＨ
レベルとなってメモリカード本体１１が指定されると、
アドレス／データ切替信号Ａ／ＤがＬレベルでバスライ
ンＤ０〜Ｄ７にアドレスデータＡＤが供給される。この
とき、アドレスデータＡＤに同期してバスクロックＢＣ
Ｋが発生されるとともに、リード／ライト切替信号Ｒ／
ＷがＬレベルのデータ書き込み要求状態となされ、レデ
ィ／ビジィ切替信号ＲＤＹ／ＢＳＹがＨレベルの入力許
可状態となされている。

【００３３】このような状態で、アドレス／データ切替
信号Ａ／ＤがＨレベルに反転し、バスラインＤ０〜Ｄ７
のデータがデジタルデータＤＡに変わると、以後、Ｄ０
〜Ｄ５１１までの５１２個つまり１ページ分のデジタル
データＤＡが５１２個のバスクロックＢＣＫとともにデ
ータ入出力制御回路１３に入力され、順次バッファメモ
リ１４に書き込まれる。すると、データ入出力制御回路
１３は、Ｄ０〜Ｄ５１１までの１ページ分のデジタルデ
ータＤＡがバッファメモリ１４に書き込まれた状態で、
５１３個目のバスクロックＢＣＫが発生されるまで待
ち、その５１３個目のバスクロックＢＣＫに対応するＤ
５１２のデジタルデータＤＡが存在するか否かを判別す
る。

【００３４】そして、データ入出力制御回路１３は、５
１３個目のバスクロックＢＣＫに対応するＤ５１２のデ
ジタルデータＤＡが存在した場合、そのＤ５１２のデジ
タルデータＤＡをバッファメモリ１４に書き込むととも
に、該５１３個目のバスクロックＢＣＫに同期して、レ
ディ／ビジィ切替信号ＲＤＹ／ＢＳＹをＬレベルに反転
させ、電子スチルカメラ本体からの入力拒否状態とな
る。このとき、データ入出力制御回路１３は、消去回路
１８を介してＤ５１２以降の１ページ分のデジタルデー
タＤＡを書き込むべき、ＥＥＰＲＯＭ１７の１ページ分
の記憶領域を自動的にページイレースする。

【００３５】その後、データ入出力制御回路１３は、バ
ッファメモリ１４に書き込まれたデジタルデータＤＡの
うち、Ｄ０〜Ｄ５１１までの１ページ分のデジタルデー
タＤＡを、既にページイレースしているＥＥＰＲＯＭ１
７の記憶領域にページ単位で書き込ませ、この書き込み
動作の間、レディ／ビジィ切替信号ＲＤＹ／ＢＳＹをＬ
レベルにして入力拒否状態を保っている。

【００３６】このようにして、バッファメモリ１４から
ＥＥＰＲＯＭ１７への１ページ分のデジタルデータの書
き込みが終了されると、データ入出力制御回路１３は、
レディ／ビジィ切替信号ＲＤＹ／ＢＳＹをＨレベルの入
力許可状態とし、Ｄ５１３以降のデジタルデータＤＡを
先にバッファメモリ１４に書き込んだＤ５１２のデジタ
ルデータＤＡに続けてバッファメモリ１４に書き込むよ
うに制御し、以下同様な動作が繰り返されて、ＥＥＰＲ
ＯＭ１７に対するページ書き込み動作が行なわれる。

【００３７】したがって、上記実施例のような構成によ
れば、Ｄ０〜Ｄ５１１までの１ページ分のデジタルデー
タＤＡをバッファメモリ１４に書き込んだ状態で、ただ
ちにレディ／ビジィ切替信号ＲＤＹ／ＢＳＹをＬレベル
にしてＥＥＰＲＯＭ１７をページイレースせず、１ペー
ジ分＋１個目である５１３個目のバスクロックＢＣＫが
発生されるまで待ち、その５１３個目のバスクロックＢ
ＣＫに対応するＤ５１２のデジタルデータＤＡが存在す
るか否かを判別し、存在した場合にレディ／ビジィ切替
信号ＲＤＹ／ＢＳＹをＬレベルにして、Ｄ５１２以降の
１ページ分のデジタルデータＤＡを書き込むべきＥＥＰ
ＲＯＭ１７の記憶領域をページイレースするようにした
ので、ＥＥＰＲＯＭ１７に書き込むべきデジタルデータ
ＤＡが丁度５１２バイトで終了された場合でも、ＥＥＰ
ＲＯＭ１７の次のページが自動的にイレースされてしま
うことがなく、消去されなくてもすむデジタルデータＤ
Ａまでもが余分に消去されてしまうという不都合を防止
することができる。

【００３８】この場合、１ページ分＋１個目である５１
３個目のバスクロックＢＣＫに対応するＤ５１２のデジ
タルデータＤＡが存在するか否かを判別せずに、図３に
示すように５１２個目のバスクロックＢＣＫに同期して
レディ／ビジィ切替信号ＲＤＹ／ＢＳＹをＬレベルにし
ＥＥＰＲＯＭ１７の次のページをイレースしてしまう
と、ＥＥＰＲＯＭ１７に書き込むべきデジタルデータＤ
Ａが丁度５１２バイトで終了された場合に、ＥＥＰＲＯ
Ｍ１７の次のページが自動的にイレースされてしまい、
消去されなくてもすむデジタルデータＤＡまでもが余分
に消去されてしまうという不都合が生じることになる。
なお、この発明は上記実施例に限定されるものではな
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。

【００３９】

【発明の効果】以上詳述したようにこの発明によれば、
書き替えるべき新たなデータの量に対応してＥＥＰＲＯ
Ｍの記憶内容をページイレースすることができ、消去し
なくてもすむデータまでもが余分に消去されてしまうと
いう不都合を防止し得る極めて良好なメモリカード装置
を提供することができる。

【図面の簡単な説明】

【図１】この発明に係るメモリカード装置の一実施例を
示すブロック構成図。

【図２】同実施例の動作を説明するために示すタイミン
グ図。

【図３】同実施例の効果を説明するために示すタイミン
グ図。

【図４】ＳＲＡＭとＥＥＰＲＯＭとの長短を比較して示
す図。

【符号の説明】

１１…メモリカード本体、１２…コネクタ、１３…デー
タ入出力制御回路、１４…バッファメモリ、１５…アド
レス発生回路、１６…セレクタ、１７…ＥＥＰＲＯＭ、
１８…消去回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 須山 高彰 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 データの消去及び書き込みがページ単位
   で行なわれるＥＥＰＲＯＭを備えたメモリカード装置に
   おいて、前記データがバイト単位で入力される保持手段
   と、この保持手段に第１のページを構成する所定のバイ
   ト数のデータが入力された状態で、継続して次の第２の
   ページを構成するバイト単位のデータが入力されたか否
   かを判別する判別手段と、この判別手段で入力されたと
   判別された状態で、前記保持手段に保持された前記第１
   のページを構成するデータを前記ＥＥＰＲＯＭに書き込
   むとともに、前記第２のページを構成するデータを書き
   込むべき前記ＥＥＰＲＯＭの記憶領域をページ単位で制
   御手段とを具備してなることを特徴とするメモリカード
   装置。