JPH0547708A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0547708A JPH0547708A JP4001741A JP174192A JPH0547708A JP H0547708 A JPH0547708 A JP H0547708A JP 4001741 A JP4001741 A JP 4001741A JP 174192 A JP174192 A JP 174192A JP H0547708 A JPH0547708 A JP H0547708A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- sputtering
- gas
- substrate
- tantalum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01316—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of elemental metal contacting the insulator, e.g. Ta, W, Mo or Al
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
- H10P14/44—Physical vapour deposition [PVD]
Landscapes
- Liquid Crystal (AREA)
- Physical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置等の半導体装置において、タン
タル薄膜の比抵抗を十分小さくできるようにする。しか
も、簡潔なプロセスで耐酸性が高いタンタル薄膜を成膜
できるようにして、半導体装置の信頼性の向上、歩留り
の向上およびコストダウンを図る。 【構成】 スパッタリングガスとして窒素を反応性ガス
として混入したクリプトンガスを用いると共に、該スパ
ッタリングガスのガス圧力と、ターゲットと基板の間の
距離との積をタンタル薄膜の比抵抗の低抵抗が図れる
０．０１ｍ・Ｐａ〜０．０８ｍ・Ｐａの間に設定する。
タル薄膜の比抵抗を十分小さくできるようにする。しか
も、簡潔なプロセスで耐酸性が高いタンタル薄膜を成膜
できるようにして、半導体装置の信頼性の向上、歩留り
の向上およびコストダウンを図る。 【構成】 スパッタリングガスとして窒素を反応性ガス
として混入したクリプトンガスを用いると共に、該スパ
ッタリングガスのガス圧力と、ターゲットと基板の間の
距離との積をタンタル薄膜の比抵抗の低抵抗が図れる
０．０１ｍ・Ｐａ〜０．０８ｍ・Ｐａの間に設定する。
Description
【０００１】
【産業上の利用分野】本発明は、タンタル薄膜をスパッ
タリング法で成膜して電極又は電極配線を形成する半導
体装置の製造方法に関する。
タリング法で成膜して電極又は電極配線を形成する半導
体装置の製造方法に関する。
【０００２】
【従来の技術】従来より、液晶表示装置においては、マ
トリクス状に配列された表示絵素を選択することにより
画面上に表示パターンを形成している。表示絵素の選択
方式としてアクティブマトリクス駆動方式がある。この
方式は、個々の絵素に対応させて独立した絵素電極を配
置し、この絵素電極のそれぞれにスイッチング素子を接
続して表示駆動する方式をとり、高コントラストの表示
が可能であり、テレビジョン等に実用化されている。
トリクス状に配列された表示絵素を選択することにより
画面上に表示パターンを形成している。表示絵素の選択
方式としてアクティブマトリクス駆動方式がある。この
方式は、個々の絵素に対応させて独立した絵素電極を配
置し、この絵素電極のそれぞれにスイッチング素子を接
続して表示駆動する方式をとり、高コントラストの表示
が可能であり、テレビジョン等に実用化されている。
【０００３】絵素電極を選択駆動するスイッチング素子
としては、ＴＦＴ（薄膜トランジスタ）素子、ＭＩＭ
（金属・絶縁膜・金属）素子、ＭＯＳトランジスタ素
子、ダイオード、バリスタ等が一般に用いられており、
絵素電極とこれに対向する対向電極間に印加される電圧
信号を上記スイッチング素子でスイッチング（ON、OF
F）することにより、その間に介在する液晶の光学的変
調が表示パターンとして視認される。
としては、ＴＦＴ（薄膜トランジスタ）素子、ＭＩＭ
（金属・絶縁膜・金属）素子、ＭＯＳトランジスタ素
子、ダイオード、バリスタ等が一般に用いられており、
絵素電極とこれに対向する対向電極間に印加される電圧
信号を上記スイッチング素子でスイッチング（ON、OF
F）することにより、その間に介在する液晶の光学的変
調が表示パターンとして視認される。
【０００４】上記のようなアクティブマトリクス駆動方
式の液晶表示装置を高精細にするためには、絵素電極を
できるだけ小さくし、また、大画面にするには、例えば
スイッチング素子がＴＦＴの場合を例にとると、ゲート
電極配線とソース電極配線を細くしたり長くする必要が
ある。更に、ＴＦＴが逆スタガー型を採る場合、ゲート
電極配線はＴＦＴ形成プロセスの初期段階で形成される
ため、薄くかつ十分に低抵抗であり、その後のプロセス
にも耐えられる耐食性の強い材料であることが要求され
る。従来このような要求を満たす材料としてタンタル
（Ｔａ）、クロム（Ｃｒ）或はチタン（Ｔｉ）などの金
属材料が用いられているが、特に耐酸性が強く陽極酸化
法により緻密な自己酸化膜が得られることからタンタル
が主として使用されている。
式の液晶表示装置を高精細にするためには、絵素電極を
できるだけ小さくし、また、大画面にするには、例えば
スイッチング素子がＴＦＴの場合を例にとると、ゲート
電極配線とソース電極配線を細くしたり長くする必要が
ある。更に、ＴＦＴが逆スタガー型を採る場合、ゲート
電極配線はＴＦＴ形成プロセスの初期段階で形成される
ため、薄くかつ十分に低抵抗であり、その後のプロセス
にも耐えられる耐食性の強い材料であることが要求され
る。従来このような要求を満たす材料としてタンタル
（Ｔａ）、クロム（Ｃｒ）或はチタン（Ｔｉ）などの金
属材料が用いられているが、特に耐酸性が強く陽極酸化
法により緻密な自己酸化膜が得られることからタンタル
が主として使用されている。
【０００５】
【発明が解決しようとする課題】ところで、タンタルの
金属薄膜をスパッタリング法により形成する場合に、従
来方法ではアルゴンをスパッタリングガスとして成膜し
ていたため、タンタルの構造はβ−Ｔａとなり、その比
抵抗は１７０μΩ・cm〜２００μΩ・cmと高い値を示
す。この比抵抗を低減する従来公知の方法として、上記
成膜条件に窒素をドーピングする方法が知られており、
比抵抗を最小値で７０μΩ・cm〜 １００μΩ・cmまで
低減できることが確認されている。
金属薄膜をスパッタリング法により形成する場合に、従
来方法ではアルゴンをスパッタリングガスとして成膜し
ていたため、タンタルの構造はβ−Ｔａとなり、その比
抵抗は１７０μΩ・cm〜２００μΩ・cmと高い値を示
す。この比抵抗を低減する従来公知の方法として、上記
成膜条件に窒素をドーピングする方法が知られており、
比抵抗を最小値で７０μΩ・cm〜 １００μΩ・cmまで
低減できることが確認されている。
【０００６】しかるに、この程度では比抵抗を十分に低
減できたとはいえず、電極配線として上記のタンタル膜
を用いた液晶表示装置において、さらに大画面化と高精
細化とを図るためにゲート電極配線をより長くしたり幅
をより細くせんとすると、ゲート電極配線の電気的抵抗
が急激に上昇するため、ゲート電極配線における時定数
が大きくなる。ゲート電極配線の時定数が大きくなる
と、ゲート電極配線末端のＴＦＴに与えられるべきON信
号の立ち上がりが遅くなり、また、立ち下がりも遅くな
る。このためゲート電極配線末端の絵素は、その信号書
き込み時間内に十分に充電されなかったり、他の絵素の
信号を取り込んだりするようになり、液晶表示装置は正
常な表示ができなくなる。
減できたとはいえず、電極配線として上記のタンタル膜
を用いた液晶表示装置において、さらに大画面化と高精
細化とを図るためにゲート電極配線をより長くしたり幅
をより細くせんとすると、ゲート電極配線の電気的抵抗
が急激に上昇するため、ゲート電極配線における時定数
が大きくなる。ゲート電極配線の時定数が大きくなる
と、ゲート電極配線末端のＴＦＴに与えられるべきON信
号の立ち上がりが遅くなり、また、立ち下がりも遅くな
る。このためゲート電極配線末端の絵素は、その信号書
き込み時間内に十分に充電されなかったり、他の絵素の
信号を取り込んだりするようになり、液晶表示装置は正
常な表示ができなくなる。
【０００７】従って、液晶表示装置に正常な表示を行わ
そうとすれば、ゲート電極配線の電気的抵抗を下げる必
要があり、そのための一つの方法として、アルミニウム
やモリブデン等の比抵抗の低い薄膜を容易に成膜できる
材料を用いた２層あるいは３層構造のゲート電極配線構
造が考えられる。
そうとすれば、ゲート電極配線の電気的抵抗を下げる必
要があり、そのための一つの方法として、アルミニウム
やモリブデン等の比抵抗の低い薄膜を容易に成膜できる
材料を用いた２層あるいは３層構造のゲート電極配線構
造が考えられる。
【０００８】しかるに、このような多層膜のゲート電極
配線構造では、成膜プロセスやホトリソグラフィプロセ
スの増加が必要となるので、製造プロセスが複雑になり
コストアップを招くという欠点がある。加えて、このよ
うな材料はタンタルに比べ耐酸性が低いため、ゲート電
極配線がＴＦＴ形成の後のプロセスでダメージを受けや
すく、断線を発生し、信頼性および歩留りが低下すると
いう欠点がある。
配線構造では、成膜プロセスやホトリソグラフィプロセ
スの増加が必要となるので、製造プロセスが複雑になり
コストアップを招くという欠点がある。加えて、このよ
うな材料はタンタルに比べ耐酸性が低いため、ゲート電
極配線がＴＦＴ形成の後のプロセスでダメージを受けや
すく、断線を発生し、信頼性および歩留りが低下すると
いう欠点がある。
【０００９】また、特開昭６２−２０５６５６号公報に
見られるように、タンタルにモリブデンを混入すること
により、ゲート電極配線の材料となる薄膜の比抵抗を下
げる方法も提案されている。この方法によれば、薄膜の
比抵抗が４０μΩ・cmとなることが述べられている。
見られるように、タンタルにモリブデンを混入すること
により、ゲート電極配線の材料となる薄膜の比抵抗を下
げる方法も提案されている。この方法によれば、薄膜の
比抵抗が４０μΩ・cmとなることが述べられている。
【００１０】しかし、タンタルにモリブデンを混入して
合金を作成した場合、ゲート電極配線の陽極化プロセス
において膜中のモリブデンが溶出し、タンタル単体を陽
極酸化して得られる酸化膜に比べて緻密な酸化膜が得ら
れないという欠点がある。
合金を作成した場合、ゲート電極配線の陽極化プロセス
において膜中のモリブデンが溶出し、タンタル単体を陽
極酸化して得られる酸化膜に比べて緻密な酸化膜が得ら
れないという欠点がある。
【００１１】本発明は、このような従来技術の欠点を解
決するものであり、比抵抗が十分低く、且つ簡潔なプロ
セスで耐酸性が高いタンタル薄膜を成膜することがで
き、結果的に半導体装置の信頼性の向上、歩留りの向上
およびコストダウンが図れる半導体装置の製造方法を提
供することを目的とする。
決するものであり、比抵抗が十分低く、且つ簡潔なプロ
セスで耐酸性が高いタンタル薄膜を成膜することがで
き、結果的に半導体装置の信頼性の向上、歩留りの向上
およびコストダウンが図れる半導体装置の製造方法を提
供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、タンタル薄膜をスパッタリング法で成膜して
電極又は電極配線を形成する半導体装置の製造方法にお
いて、スパッタリングガスとして窒素を反応性ガスとし
て混入したクリプトンガスを用いると共に、該スパッタ
リングガスのガス圧力と、ターゲットと基板の間の距離
との積を０．０１ｍ・Ｐａ〜０．０８ｍ・Ｐａの間に設
定してなり、そのことにより、上記目的が達成される。
造方法は、タンタル薄膜をスパッタリング法で成膜して
電極又は電極配線を形成する半導体装置の製造方法にお
いて、スパッタリングガスとして窒素を反応性ガスとし
て混入したクリプトンガスを用いると共に、該スパッタ
リングガスのガス圧力と、ターゲットと基板の間の距離
との積を０．０１ｍ・Ｐａ〜０．０８ｍ・Ｐａの間に設
定してなり、そのことにより、上記目的が達成される。
【００１３】好ましくは、ターゲットに印加される入力
電力密度を３．０Ｗ／cm2以上に設定する。
電力密度を３．０Ｗ／cm2以上に設定する。
【００１４】また、反応性ガスのスパッタリングガスに
対する流量比を２％〜１５％に設定する。
対する流量比を２％〜１５％に設定する。
【００１５】
【作用】窒素を反応性ガスとして混入した上記スパッタ
リングガスを上記ガス圧の条件下で使用すると、後述の
グラフから明かなように、比抵抗を上記従来例に比べて
格段に低減できるタンタル薄膜を成膜できる。
リングガスを上記ガス圧の条件下で使用すると、後述の
グラフから明かなように、比抵抗を上記従来例に比べて
格段に低減できるタンタル薄膜を成膜できる。
【００１６】
【実施例】以下本発明の実施例について説明する。
【００１７】（実施例１）本実施例では、スパッタリン
グ装置として、それ自体公知の直流平行平板型のマグネ
トロンスパッタリング装置（図示せず）を使用し、該ス
パッタリング装置のチャンバー内に以下に述べる材質の
基板をセットし、後述する条件下でスパッタリングを行
って、該基板の表面に電極又は電極配線としてのタンタ
ル薄膜を成膜する。
グ装置として、それ自体公知の直流平行平板型のマグネ
トロンスパッタリング装置（図示せず）を使用し、該ス
パッタリング装置のチャンバー内に以下に述べる材質の
基板をセットし、後述する条件下でスパッタリングを行
って、該基板の表面に電極又は電極配線としてのタンタ
ル薄膜を成膜する。
【００１８】基板としては、表面にＴＦＴ形成のための
所定の処置を施した基板、例えば石英、高珪酸、ホウ珪
酸のガラス基板、コーニング社製７０５９（商品番号）
のようなＢａＯ−Ａｌ2Ｏ3−Ｂ2Ｏ3−ＳｉＯ2ガラス基
板、あるいはＳｉウェハー基板や上記各基板表面にＴａ
2Ｏ5やＳｉＯ2のような酸化絶縁膜を被覆した基板を使
用する。
所定の処置を施した基板、例えば石英、高珪酸、ホウ珪
酸のガラス基板、コーニング社製７０５９（商品番号）
のようなＢａＯ−Ａｌ2Ｏ3−Ｂ2Ｏ3−ＳｉＯ2ガラス基
板、あるいはＳｉウェハー基板や上記各基板表面にＴａ
2Ｏ5やＳｉＯ2のような酸化絶縁膜を被覆した基板を使
用する。
【００１９】上記基板がスパッタリング装置のチャンバ
ー内にセットされると、チャンバー内圧が１．０×１０
ー4Ｐａ以下になるように真空吸引する。次いで、上記圧
力に減圧されたチャンバー内に窒素を混入したクリプト
ンガスを導入し、圧力を２．０×１０-1〜７．０×１０
-1Ｐａの間の一定値に保持する。また、基板とターゲッ
トとの間の距離を８０ｍｍに保持する。このとき、ガス
圧力と、ターゲットと基板の間の距離との積は、０．０
１６〜０．０５６ｍ・Ｐａとなる。
ー内にセットされると、チャンバー内圧が１．０×１０
ー4Ｐａ以下になるように真空吸引する。次いで、上記圧
力に減圧されたチャンバー内に窒素を混入したクリプト
ンガスを導入し、圧力を２．０×１０-1〜７．０×１０
-1Ｐａの間の一定値に保持する。また、基板とターゲッ
トとの間の距離を８０ｍｍに保持する。このとき、ガス
圧力と、ターゲットと基板の間の距離との積は、０．０
１６〜０．０５６ｍ・Ｐａとなる。
【００２０】上記圧力条件下において、まずプリスパッ
タリングを１．０Ｗ／cm2以上の電力（スパッタリング
装置のターゲットに印加される入力電力密度）で行い、
続いて入力電力を３．０Ｗ／cm2以上に設定し、窒素を
反応性ガスとして混入したクリプトンガスをスパッタリ
ングガスとしてタンタル膜を形成のためのスパッタリン
グを行う。そして、このスパッタリング法により所望の
厚みのタンタル薄膜が成膜されると、その時点で電力の
供給を停止する。これと同時に、チャンバー内へのスパ
ッタリングガスの導入を停止し、所定時間冷却した後基
板をチャンバーから取り出す。これにより、タンタル薄
膜が形成された基板を得る。その後、上記基板に必要に
応じてＴＦＴ作成のための工程を施し、タンタル薄膜を
電極あるいは電極配線とする半導体装置（例えば、液晶
表示装置）が作成される。
タリングを１．０Ｗ／cm2以上の電力（スパッタリング
装置のターゲットに印加される入力電力密度）で行い、
続いて入力電力を３．０Ｗ／cm2以上に設定し、窒素を
反応性ガスとして混入したクリプトンガスをスパッタリ
ングガスとしてタンタル膜を形成のためのスパッタリン
グを行う。そして、このスパッタリング法により所望の
厚みのタンタル薄膜が成膜されると、その時点で電力の
供給を停止する。これと同時に、チャンバー内へのスパ
ッタリングガスの導入を停止し、所定時間冷却した後基
板をチャンバーから取り出す。これにより、タンタル薄
膜が形成された基板を得る。その後、上記基板に必要に
応じてＴＦＴ作成のための工程を施し、タンタル薄膜を
電極あるいは電極配線とする半導体装置（例えば、液晶
表示装置）が作成される。
【００２１】図１は上記のようにして成膜されるタンタ
ル薄膜の比抵抗（μΩ・cm）とスパッタリングガスのガ
ス圧力（Ｐａ）との関係を示すグラフである。但し、窒
素のドープ量を７．４％とした。
ル薄膜の比抵抗（μΩ・cm）とスパッタリングガスのガ
ス圧力（Ｐａ）との関係を示すグラフである。但し、窒
素のドープ量を７．４％とした。
【００２２】グラフ中の特性曲線１から明かなように、
ガス圧力を０．２Ｐａ〜０．７Ｐａの範囲に設定してス
パッタリングを行うと、タンタル薄膜の比抵抗が６０μ
Ω・cm以下となり、アルゴンをスパッタリングガスに使
用する上記従来例の７０μΩ・cm〜１００μΩ・cmに比
べて比抵抗を低減できることがわかる。特に、０．４Ｐ
ａ付近では４０μ・cm以下の十分低い比抵抗のタンタル
薄膜を実現できるので、この付近で実施すると特に好ま
しいものになる。
ガス圧力を０．２Ｐａ〜０．７Ｐａの範囲に設定してス
パッタリングを行うと、タンタル薄膜の比抵抗が６０μ
Ω・cm以下となり、アルゴンをスパッタリングガスに使
用する上記従来例の７０μΩ・cm〜１００μΩ・cmに比
べて比抵抗を低減できることがわかる。特に、０．４Ｐ
ａ付近では４０μ・cm以下の十分低い比抵抗のタンタル
薄膜を実現できるので、この付近で実施すると特に好ま
しいものになる。
【００２３】図２はタンタル薄膜の比抵抗とターゲット
に対する入力電力密度（Ｗ／cm2）との関係を示すグラ
フである。但し、窒素のドープ量を７．４％とした。
に対する入力電力密度（Ｗ／cm2）との関係を示すグラ
フである。但し、窒素のドープ量を７．４％とした。
【００２４】グラフ中の特性曲線２から明かなように、
入力電力密度の上昇と共にタンタル薄膜の比抵抗は下が
り、３．０Ｗ／cm2以上でタンタル薄膜の比抵抗を上記
従来例の７０μΩ・cm〜１００μΩ・cmよりも低くでき
ることがわかる。従って、３．０Ｗ／cm2以上の入力電
力密度でスパッタリングを行うと、好ましいものにな
る。
入力電力密度の上昇と共にタンタル薄膜の比抵抗は下が
り、３．０Ｗ／cm2以上でタンタル薄膜の比抵抗を上記
従来例の７０μΩ・cm〜１００μΩ・cmよりも低くでき
ることがわかる。従って、３．０Ｗ／cm2以上の入力電
力密度でスパッタリングを行うと、好ましいものにな
る。
【００２５】（実施例２）実施例１で述べた基板がスパ
ッタリング装置のチャンバー内にセットされると、チャ
ンバー内圧が１．０×１０ー4Ｐａ以下になるように真空
吸引する。次いで、上記圧力に減圧されたチャンバー内
に窒素を混入したクリプトンガスを導入し、圧力を０．
７×１０-1〜４．０×１０-1Ｐａの間の一定値に保持す
る。また、基板とターゲットとの間の距離を１５０〜２
００ｍｍの間に保持する。このとき、ガス圧力と、ター
ゲットと基板の間の距離との積は、０．０１０５〜０．
０８ｍ・Ｐａとなる。
ッタリング装置のチャンバー内にセットされると、チャ
ンバー内圧が１．０×１０ー4Ｐａ以下になるように真空
吸引する。次いで、上記圧力に減圧されたチャンバー内
に窒素を混入したクリプトンガスを導入し、圧力を０．
７×１０-1〜４．０×１０-1Ｐａの間の一定値に保持す
る。また、基板とターゲットとの間の距離を１５０〜２
００ｍｍの間に保持する。このとき、ガス圧力と、ター
ゲットと基板の間の距離との積は、０．０１０５〜０．
０８ｍ・Ｐａとなる。
【００２６】上記条件下において、まずプリスパッタリ
ングを１．０Ｗ／cm2以上の電力（スパッタリング装置
のターゲットに印加される入力電力密度）で行い、続い
て入力電力を３．０Ｗ／cm2以上に設定し、窒素を反応
性ガスとして混入したクリプトンガスをスパッタリング
ガスとしてタンタル膜を形成のためのスパッタリングを
行う。そして、このスパッタリング法により所望の厚み
のタンタル薄膜が成膜されると、その時点で電力の供給
を停止する。これと同時に、チャンバー内へのスパッタ
リングガスの導入を停止し、所定時間冷却した後基板を
チャンバーから取り出す。これにより、タンタル薄膜が
形成された基板を得る。その後、上記基板に必要に応じ
てＴＦＴ作成のための工程を施し、タンタル薄膜を電極
あるいは電極配線とする半導体装置（例えば、液晶表示
装置）が作成される。
ングを１．０Ｗ／cm2以上の電力（スパッタリング装置
のターゲットに印加される入力電力密度）で行い、続い
て入力電力を３．０Ｗ／cm2以上に設定し、窒素を反応
性ガスとして混入したクリプトンガスをスパッタリング
ガスとしてタンタル膜を形成のためのスパッタリングを
行う。そして、このスパッタリング法により所望の厚み
のタンタル薄膜が成膜されると、その時点で電力の供給
を停止する。これと同時に、チャンバー内へのスパッタ
リングガスの導入を停止し、所定時間冷却した後基板を
チャンバーから取り出す。これにより、タンタル薄膜が
形成された基板を得る。その後、上記基板に必要に応じ
てＴＦＴ作成のための工程を施し、タンタル薄膜を電極
あるいは電極配線とする半導体装置（例えば、液晶表示
装置）が作成される。
【００２７】図３は上記のようにして成膜されるタンタ
ル薄膜の比抵抗（μΩ・cm）とスパッタリングガスのガ
ス圧力（Ｐａ）との関係を示すグラフである。但し、窒
素のドープ量を６．８％とした。
ル薄膜の比抵抗（μΩ・cm）とスパッタリングガスのガ
ス圧力（Ｐａ）との関係を示すグラフである。但し、窒
素のドープ量を６．８％とした。
【００２８】グラフ中の特性曲線３から明かなように、
ガス圧力を０．７×１０-1Ｐａ〜４．０×１０-1Ｐａの
範囲に設定してスパッタリングを行うと、タンタル薄膜
の比抵抗が６０μΩ・cm以下となる。
ガス圧力を０．７×１０-1Ｐａ〜４．０×１０-1Ｐａの
範囲に設定してスパッタリングを行うと、タンタル薄膜
の比抵抗が６０μΩ・cm以下となる。
【００２９】（実施例３）実施例１で述べた基板がスパ
ッタリング装置のチャンバー内にセットされると、チャ
ンバー内圧が１．０×１０ー4Ｐａ以下になるように真空
吸引する。次いで、上記圧力に減圧されたチャンバー内
に窒素を混入したクリプトンガスを導入し、圧力を２．
０×１０-1〜７．０×１０-1Ｐａの間の一定値に保持す
る。また、基板とターゲットとの間の距離を６５ｍｍに
保持する。このとき、ガス圧力と、ターゲットと基板間
の距離との積は、０．０１３ｍ・Ｐａ〜０．０４６ｍ・
Ｐａとなる。
ッタリング装置のチャンバー内にセットされると、チャ
ンバー内圧が１．０×１０ー4Ｐａ以下になるように真空
吸引する。次いで、上記圧力に減圧されたチャンバー内
に窒素を混入したクリプトンガスを導入し、圧力を２．
０×１０-1〜７．０×１０-1Ｐａの間の一定値に保持す
る。また、基板とターゲットとの間の距離を６５ｍｍに
保持する。このとき、ガス圧力と、ターゲットと基板間
の距離との積は、０．０１３ｍ・Ｐａ〜０．０４６ｍ・
Ｐａとなる。
【００３０】上記条件下において、まずプリスパッタリ
ングを１．０Ｗ／cm2以上の電力（スパッタリング装置
のターゲットに印加される入力電力密度）で行い、続い
て入力電力を３．０Ｗ／cm2以上に設定し、窒素を反応
性ガスとして混入したクリプトンガスをスパッタリング
ガスとしてタンタル膜を形成のためのスパッタリングを
行う。そして、このスパッタリング法により所望の厚み
のタンタル薄膜が成膜されると、その時点で電力の供給
を停止する。これと同時に、チャンバー内へのスパッタ
リングガスの導入を停止し、所定時間冷却した後基板を
チャンバーから取り出す。これにより、タンタル薄膜が
形成された基板を得る。その後、上記基板に必要に応じ
てＴＦＴ作成のための工程を施し、タンタル薄膜を電極
あるいは電極配線とする半導体装置（例えば、液晶表示
装置）が作成される。
ングを１．０Ｗ／cm2以上の電力（スパッタリング装置
のターゲットに印加される入力電力密度）で行い、続い
て入力電力を３．０Ｗ／cm2以上に設定し、窒素を反応
性ガスとして混入したクリプトンガスをスパッタリング
ガスとしてタンタル膜を形成のためのスパッタリングを
行う。そして、このスパッタリング法により所望の厚み
のタンタル薄膜が成膜されると、その時点で電力の供給
を停止する。これと同時に、チャンバー内へのスパッタ
リングガスの導入を停止し、所定時間冷却した後基板を
チャンバーから取り出す。これにより、タンタル薄膜が
形成された基板を得る。その後、上記基板に必要に応じ
てＴＦＴ作成のための工程を施し、タンタル薄膜を電極
あるいは電極配線とする半導体装置（例えば、液晶表示
装置）が作成される。
【００３１】図４は上記のようにして成膜されるタンタ
ル薄膜の比抵抗（μΩ・cm）とスパッタリングガスのガ
ス圧力（Ｐａ）との関係を示すグラフである。但し、窒
素のドープ量を３．８％とした。
ル薄膜の比抵抗（μΩ・cm）とスパッタリングガスのガ
ス圧力（Ｐａ）との関係を示すグラフである。但し、窒
素のドープ量を３．８％とした。
【００３２】グラフ中の特性曲線４から明かなように、
ガス圧力を２．０×１０-1Ｐａ〜７．０×１０-1Ｐａの
間に設定してスパッタリングを行うと、タンタル薄膜の
比抵抗が６０μΩ・cm以下となる。
ガス圧力を２．０×１０-1Ｐａ〜７．０×１０-1Ｐａの
間に設定してスパッタリングを行うと、タンタル薄膜の
比抵抗が６０μΩ・cm以下となる。
【００３３】
【発明の効果】以上の本発明によれば、従来の半分程度
の比抵抗を持つタンタル薄膜を成膜することができる。
従って、ゲート電極配線等の電気的抵抗を多層構造とす
ることなく低抵抗化することができるので、液晶表示装
置に適用する場合は、該液晶表示装置の高精細化および
大画面化を図る上で都合のよいものになる。また、成膜
プロセスやホトリソグラフィプロセスの増加を伴うこと
なく高い歩留まりを維持し得る利点がある。加えて、プ
ロセス増加による製造コストの上昇を抑制できる。更に
は、耐酸性が高いので、その後の工程において断線を発
生することがなく、信頼性を向上できる。
の比抵抗を持つタンタル薄膜を成膜することができる。
従って、ゲート電極配線等の電気的抵抗を多層構造とす
ることなく低抵抗化することができるので、液晶表示装
置に適用する場合は、該液晶表示装置の高精細化および
大画面化を図る上で都合のよいものになる。また、成膜
プロセスやホトリソグラフィプロセスの増加を伴うこと
なく高い歩留まりを維持し得る利点がある。加えて、プ
ロセス増加による製造コストの上昇を抑制できる。更に
は、耐酸性が高いので、その後の工程において断線を発
生することがなく、信頼性を向上できる。
【００３４】また、陽極酸化法により緻密な酸化膜が得
られので、リーク不良も従来と同様に抑制できる。
られので、リーク不良も従来と同様に抑制できる。
【図１】ターゲット−基板の間隔が８０ｍｍの場合のタ
ンタル薄膜の比抵抗とスパッタリングガスのガス圧力と
の関係を示すグラフ。
ンタル薄膜の比抵抗とスパッタリングガスのガス圧力と
の関係を示すグラフ。
【図２】タンタル薄膜の比抵抗とターゲットに対する入
力電力密度との関係を示すグラフ。
力電力密度との関係を示すグラフ。
【図３】ターゲット−基板の間隔が１５０〜２００ｍｍ
の場合のタンタル薄膜の比抵抗とスパッタリングガスの
ガス圧力との関係を示すグラフ。
の場合のタンタル薄膜の比抵抗とスパッタリングガスの
ガス圧力との関係を示すグラフ。
【図４】ターゲット−基板の間隔が６５ｍｍの場合のタ
ンタル薄膜の比抵抗とスパッタリングガスのガス圧力と
の関係を示すグラフ。
ンタル薄膜の比抵抗とスパッタリングガスのガス圧力と
の関係を示すグラフ。
１ 特性曲線 ２ 特性曲線 ３ 特性曲線 ４ 特性曲線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/285 Ｃ 7738−4Ｍ 27/12 Ｚ 8728−4Ｍ // Ｈ０１Ｌ 29/784
Claims (2)
- 【請求項１】タンタル薄膜をスパッタリング法で成膜し
て電極又は電極配線を形成する半導体装置の製造方法に
おいて、 スパッタリングガスとして窒素を反応性ガスとして混入
したクリプトンガスを用いると共に、該スパッタリング
ガスのガス圧力と、ターゲットと基板の間の距離との積
を０．０１ｍ・Ｐａ〜０．０８ｍ・Ｐａの間に設定した
半導体装置の製造方法。 - 【請求項２】ターゲットに印加される入力電力密度を
３．０Ｗ／cm2以上に設定した請求項１記載の半導体装
置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001741A JP2740591B2 (ja) | 1991-02-08 | 1992-01-08 | 半導体装置の製造方法 |
| KR1019920001852A KR950004840B1 (ko) | 1991-02-08 | 1992-02-07 | 반도체 장치의 제조 방법 |
| DE69206643T DE69206643T2 (de) | 1991-02-08 | 1992-02-07 | Verfahren zur Herstellung einer Halbleitervorrichtung durch Sputtern |
| EP92301042A EP0498663B1 (en) | 1991-02-08 | 1992-02-07 | Method for producing a semi conductor device using sputtering |
| US08/049,595 US5281554A (en) | 1991-02-08 | 1993-04-20 | Method for producing a semiconductor device having a tantalum thin film |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1800791 | 1991-02-08 | ||
| JP3-18007 | 1991-02-08 | ||
| JP4001741A JP2740591B2 (ja) | 1991-02-08 | 1992-01-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0547708A true JPH0547708A (ja) | 1993-02-26 |
| JP2740591B2 JP2740591B2 (ja) | 1998-04-15 |
Family
ID=26335014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4001741A Expired - Fee Related JP2740591B2 (ja) | 1991-02-08 | 1992-01-08 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0498663B1 (ja) |
| JP (1) | JP2740591B2 (ja) |
| KR (1) | KR950004840B1 (ja) |
| DE (1) | DE69206643T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010113360A (ja) * | 2009-11-27 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置 |
| US8654270B2 (en) | 1999-08-12 | 2014-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6145963A (en) * | 1997-08-29 | 2000-11-14 | Hewlett-Packard Company | Reduced size printhead for an inkjet printer |
| US6395148B1 (en) | 1998-11-06 | 2002-05-28 | Lexmark International, Inc. | Method for producing desired tantalum phase |
| KR20020028384A (ko) * | 2000-10-09 | 2002-04-17 | 박제철 | 마커를 이용한 일본뇌염에 감염된 모기 검출방법 |
| GB0100151D0 (en) * | 2001-01-04 | 2001-02-14 | Trikon Holdings Ltd | Methods of sputtering |
| DE102015113454A1 (de) * | 2015-08-14 | 2017-02-16 | Von Ardenne Gmbh | Reaktiv-Sputteranordnung und Verfahren |
-
1992
- 1992-01-08 JP JP4001741A patent/JP2740591B2/ja not_active Expired - Fee Related
- 1992-02-07 EP EP92301042A patent/EP0498663B1/en not_active Expired - Lifetime
- 1992-02-07 KR KR1019920001852A patent/KR950004840B1/ko not_active Expired - Fee Related
- 1992-02-07 DE DE69206643T patent/DE69206643T2/de not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8654270B2 (en) | 1999-08-12 | 2014-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| US9041875B2 (en) | 1999-08-12 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| US9640630B2 (en) | 1999-08-12 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| JP2010113360A (ja) * | 2009-11-27 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0498663B1 (en) | 1995-12-13 |
| JP2740591B2 (ja) | 1998-04-15 |
| EP0498663A2 (en) | 1992-08-12 |
| DE69206643T2 (de) | 1996-06-05 |
| KR920017187A (ko) | 1992-09-26 |
| DE69206643D1 (de) | 1996-01-25 |
| EP0498663A3 (en) | 1992-09-23 |
| KR950004840B1 (ko) | 1995-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950006028B1 (ko) | 액정표시장치 | |
| KR100265484B1 (ko) | 반도체 디바이스 전극용 Al-Ni-Y 합금막 및 Al-Ni-Y 합금막 형성용 스퍼터링 타겟 | |
| JP3360831B2 (ja) | アクティブマトリックスディスプレイとその製造方法 | |
| JP2919306B2 (ja) | 低抵抗タンタル薄膜の製造方法及び低抵抗タンタル配線並びに電極 | |
| US5281554A (en) | Method for producing a semiconductor device having a tantalum thin film | |
| JPH06188419A (ja) | 薄膜トランジスタの製造方法 | |
| US6744070B2 (en) | Thin film transistor and liquid crystal display device | |
| JP4183758B2 (ja) | フラットパネル型ディスプレイ | |
| JP2740591B2 (ja) | 半導体装置の製造方法 | |
| JPH06138487A (ja) | 半導体装置と液晶表示装置 | |
| US5068699A (en) | Thin film transistor for a plate display | |
| EP0440144A2 (en) | Substrate for liquid crystal display device | |
| JPH0773738A (ja) | 透明導電膜およびその製造方法 | |
| JPH02106723A (ja) | 薄膜トランジスタアレイ | |
| JP2727967B2 (ja) | アクティブマトリックス型液晶ディスプレイの製造方法 | |
| JP2895700B2 (ja) | アクティブマトリクス表示素子 | |
| JP2000131718A (ja) | 液晶表示装置の製造方法 | |
| JPH0413861A (ja) | 半導体装置の製造方法 | |
| JP3149034B2 (ja) | 薄膜トランジスタ | |
| JP3306986B2 (ja) | 液晶装置の製造方法 | |
| JP2762383B2 (ja) | 薄膜トランジスタ | |
| JPH05289091A (ja) | 電極基板 | |
| JP3341346B2 (ja) | 非線形素子の製造方法 | |
| JP3089174B2 (ja) | 絶縁膜の形成方法および絶縁膜を有する電子装置 | |
| JPH05265041A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980108 |
|
| LAPS | Cancellation because of no payment of annual fees |