JPH0547740A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0547740A JPH0547740A JP19801391A JP19801391A JPH0547740A JP H0547740 A JPH0547740 A JP H0547740A JP 19801391 A JP19801391 A JP 19801391A JP 19801391 A JP19801391 A JP 19801391A JP H0547740 A JPH0547740 A JP H0547740A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- etching
- inalas
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造方法に関し、ＩｎＡｌＡｓ
層をエッチングすることなく、この上に積層したＩｎＰ
層を選択エッチングすることを目的とする。 【構成】 ＩｎＡｌＡｓ結晶層上にＩｎＰ結晶層を積層
し、ＨＢｒ・Ｈ3 ＰＯ4 ・Ｈ2 Ｏ混合溶液でＩｎＰ結晶
層をエッチングするように構成する。
層をエッチングすることなく、この上に積層したＩｎＰ
層を選択エッチングすることを目的とする。 【構成】 ＩｎＡｌＡｓ結晶層上にＩｎＰ結晶層を積層
し、ＨＢｒ・Ｈ3 ＰＯ4 ・Ｈ2 Ｏ混合溶液でＩｎＰ結晶
層をエッチングするように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造、特
に高電子移動度トランジスタ（ＨＥＭＴ）の製造に有利
に適用できる方法に関する。近年、光通信の高速化の要
求が高まるのに伴って、電気信号を高速動作させる半導
体装置を作成することがますます必要になった。この高
速化には、ソースおよびドレイン電極の抵抗を小さくす
ることが必要であるので、高抵抗層の上に、ソースおよ
びドレイン電極のコンタクト層として使用する低抵抗層
を積層し、ゲート領域においてのみこの低抵抗層を除去
し、この凹部にゲート電極いわゆるリセスゲートを形成
する方法が行われている。ＩｎＡｌＡｓ／ＩｎＧａＡｓ
接合を使用する電界効果トランジスタにおいても、この
リセスゲートを再現よく形成することが要望されてい
る。
に高電子移動度トランジスタ（ＨＥＭＴ）の製造に有利
に適用できる方法に関する。近年、光通信の高速化の要
求が高まるのに伴って、電気信号を高速動作させる半導
体装置を作成することがますます必要になった。この高
速化には、ソースおよびドレイン電極の抵抗を小さくす
ることが必要であるので、高抵抗層の上に、ソースおよ
びドレイン電極のコンタクト層として使用する低抵抗層
を積層し、ゲート領域においてのみこの低抵抗層を除去
し、この凹部にゲート電極いわゆるリセスゲートを形成
する方法が行われている。ＩｎＡｌＡｓ／ＩｎＧａＡｓ
接合を使用する電界効果トランジスタにおいても、この
リセスゲートを再現よく形成することが要望されてい
る。
【０００２】
【従来の技術】従来、ＩｎＰ系ＨＥＭＴにおいては、図
３に示すように、半絶縁性ＩｎＰ基板１上に、ＩｎＰバ
ッファ層２、ＩｎＧａＡｓ層３、ｎ+ −ＩｎＡｌＡｓ層
４、さらにｎ+ −ＩｎＧａＡｓ層１０を積層して、これ
をソース、ドレイン電極のコンタクト層とし、ウェット
エッチングによりｎ+ −ＩｎＧａＡｓ層１０を選択的に
除去して、ｎ+ −ＩｎＡｌＡｓ層４を露出させ、この凹
部にゲート電極を形成していた。
３に示すように、半絶縁性ＩｎＰ基板１上に、ＩｎＰバ
ッファ層２、ＩｎＧａＡｓ層３、ｎ+ −ＩｎＡｌＡｓ層
４、さらにｎ+ −ＩｎＧａＡｓ層１０を積層して、これ
をソース、ドレイン電極のコンタクト層とし、ウェット
エッチングによりｎ+ −ＩｎＧａＡｓ層１０を選択的に
除去して、ｎ+ −ＩｎＡｌＡｓ層４を露出させ、この凹
部にゲート電極を形成していた。
【０００３】
【発明が解決しようとする課題】従来の方法で使用する
エッチング液は、ＩｎＧａＡｓとＩｎＡｌＡｓとの間の
エッチングレート比の大きいものがないため、これらに
対するエッチングレートが共に５００Å／分程度である
Ｈ2 ＳＯ4 系エッチング液を使用し、エッチング時間を
制御して、ｎ+ −ＩｎＧａＡｓ層４のエッチング終了を
判断し、ｎ+ −ＩｎＡｌＡｓ層３がエッチングされるこ
とを防いでいた。しかし、この方法によると、再現性が
良好でない。
エッチング液は、ＩｎＧａＡｓとＩｎＡｌＡｓとの間の
エッチングレート比の大きいものがないため、これらに
対するエッチングレートが共に５００Å／分程度である
Ｈ2 ＳＯ4 系エッチング液を使用し、エッチング時間を
制御して、ｎ+ −ＩｎＧａＡｓ層４のエッチング終了を
判断し、ｎ+ −ＩｎＡｌＡｓ層３がエッチングされるこ
とを防いでいた。しかし、この方法によると、再現性が
良好でない。
【０００４】本発明の目的は、ＩｎＡｌＡｓ層上に積層
するソース、ドレイン電極コンタクト層として、ＩｎＡ
ｌＡｓに対するエッチングレート比の大きい物質を求
め、かつ、これらの層に対してエッチングレート比の大
きいエッチング液を求めることである。
するソース、ドレイン電極コンタクト層として、ＩｎＡ
ｌＡｓに対するエッチングレート比の大きい物質を求
め、かつ、これらの層に対してエッチングレート比の大
きいエッチング液を求めることである。
【０００５】
【課題を解決するための手段】上記課題は、ＩｎＡｌＡ
ｓ層上に、ＩｎＰ層を積層し、ＨＢｒ・Ｈ3 ＰＯ4 ・Ｈ
2 Ｏ混合溶液でエッチングする工程を含むことを特徴と
する半導体装置の製造方法によって解決することであ
る。
ｓ層上に、ＩｎＰ層を積層し、ＨＢｒ・Ｈ3 ＰＯ4 ・Ｈ
2 Ｏ混合溶液でエッチングする工程を含むことを特徴と
する半導体装置の製造方法によって解決することであ
る。
【０００６】
【作用】ＨＢｒ・Ｈ3 ＰＯ4 ・Ｈ2 Ｏ混合溶液は、Ｉｎ
Ｐ対ＩｎＡｌＡｓのエッチンググレート比が大きいの
で、図１に示すように、ｎ+ −ＩｎＰ層をエッチングし
て除去するとき、ｎ+−ＩｎＡｌＡｓ層までエッチング
される前に、エッチングを停止することができる。
Ｐ対ＩｎＡｌＡｓのエッチンググレート比が大きいの
で、図１に示すように、ｎ+ −ＩｎＰ層をエッチングし
て除去するとき、ｎ+−ＩｎＡｌＡｓ層までエッチング
される前に、エッチングを停止することができる。
【０００７】
【実施例】図４は本発明の実施例を示す工程図でＨＥＭ
Ｔの製造方法を示す。（ａ）半絶縁性ＩｎＰ基板１上に
成長させた０．２μｍのＩｎＰバッファ層２、０．８μ
ｍＩｎＧａＡｓ層３、０．４μｍのｎ+ −ＩｎＡｌＡｓ
能動層４、０．１μｍのｎ + −ＩｎＰコンタクト層５上
に、フォトリソグラフィーにより任意のエッチングマス
ク６を形成する。（ｂ）次にＨＢｒ：Ｈ3 ＰＯ4 ：Ｈ2
Ｏ＝１：１：１混合溶液を用いてｎ+ −ＩｎＰを１分間
エッチングする。この混合溶液はＩｎＡｌＡｓのエッチ
ングレートが遅いので、ｎ+ −ＩｎＡｌＡｓ層４の表面
でエッチングを止めることができる。（ｃ）常法により
エッチングマスク６を除去し、ｎ+ −ＩｎＰコンタクト
層５上にソース電極７およびドレイン電極９を形成し、
凹部に露出したｎ+ −ＩｎＡｌＡｓ能動層４上にゲート
電極８を形成する。
Ｔの製造方法を示す。（ａ）半絶縁性ＩｎＰ基板１上に
成長させた０．２μｍのＩｎＰバッファ層２、０．８μ
ｍＩｎＧａＡｓ層３、０．４μｍのｎ+ −ＩｎＡｌＡｓ
能動層４、０．１μｍのｎ + −ＩｎＰコンタクト層５上
に、フォトリソグラフィーにより任意のエッチングマス
ク６を形成する。（ｂ）次にＨＢｒ：Ｈ3 ＰＯ4 ：Ｈ2
Ｏ＝１：１：１混合溶液を用いてｎ+ −ＩｎＰを１分間
エッチングする。この混合溶液はＩｎＡｌＡｓのエッチ
ングレートが遅いので、ｎ+ −ＩｎＡｌＡｓ層４の表面
でエッチングを止めることができる。（ｃ）常法により
エッチングマスク６を除去し、ｎ+ −ＩｎＰコンタクト
層５上にソース電極７およびドレイン電極９を形成し、
凹部に露出したｎ+ −ＩｎＡｌＡｓ能動層４上にゲート
電極８を形成する。
【０００８】
【発明の効果】本発明によれば、ｎ+ −ＩｎＰ層を選択
エッチングできるので、下層のｎ+ −ＩｎＡｌＡｓをエ
ッチングすることなく、ゲート電極形成面を露出させる
ことができる。
エッチングできるので、下層のｎ+ −ＩｎＡｌＡｓをエ
ッチングすることなく、ゲート電極形成面を露出させる
ことができる。
【図１】本発明の積層体のエッチング深さ対時間の関係
を示すグラフである。
を示すグラフである。
【図２】本発明のエッチング液を適用する積層体の断面
図である。
図である。
【図３】従来技術のＨ2 ＳＯ4 系エッチング液を適用す
る積層体の断面図である。
る積層体の断面図である。
【図４】本発明の実施態様を示す工程図である。
１…半絶縁性ＩｎＰ基板 ２…ＩｎＰバッファ層 ３…ＩｎＧａＡｓ層 ４…ｎ+ −ＩｎＡｌＡｓ層 ５…ｎ+ −ＩｎＰ層 ６…エッチングマスク ７…ソース電極 ８…ゲート電極 ９…ドレイン電極 １０…ＩｎＧａＡｓ層
Claims (2)
- 【請求項１】 ＩｎＡｌＡｓ層上にＩｎＰ層を積層し、
ＨＢｒ・Ｈ3 ＰＯ4 ・Ｈ2 Ｏ混合溶液でＩｎＰ結晶層を
エッチングする工程を含むことを特徴とする半導体装置
の製造方法。 - 【請求項２】 ＩｎＰ基板上に、ＩｎＧａＡｓ層、Ｉｎ
ＡｌＡｓ層およびＩｎＰ層を順次積層し、最上層のＩｎ
Ｐ層を請求項１記載の混合溶液で選択エッチングした
後、露出したＩｎＡｌＡｓ層上にゲート電極を形成する
工程によって高電子移動度トランジスタを製造する請求
項１に記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19801391A JPH0547740A (ja) | 1991-08-07 | 1991-08-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19801391A JPH0547740A (ja) | 1991-08-07 | 1991-08-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547740A true JPH0547740A (ja) | 1993-02-26 |
Family
ID=16384062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19801391A Withdrawn JPH0547740A (ja) | 1991-08-07 | 1991-08-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547740A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320210B1 (en) | 1998-05-28 | 2001-11-20 | Nec Corporation | Hetero-junction field effect transistor |
| CN114446801A (zh) * | 2020-10-30 | 2022-05-06 | 台湾奈米碳素股份有限公司 | 利用等离子体辅助原子层沉积技术制造的半导体装置及其方法 |
-
1991
- 1991-08-07 JP JP19801391A patent/JPH0547740A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320210B1 (en) | 1998-05-28 | 2001-11-20 | Nec Corporation | Hetero-junction field effect transistor |
| CN114446801A (zh) * | 2020-10-30 | 2022-05-06 | 台湾奈米碳素股份有限公司 | 利用等离子体辅助原子层沉积技术制造的半导体装置及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0551110B1 (en) | Compound semiconductor devices | |
| JPH077004A (ja) | 半導体エッチング液，半導体エッチング方法，及びＧａＡｓ面の判定方法 | |
| JPH03194931A (ja) | 半導体装置の製造方法 | |
| JPH033935B2 (ja) | ||
| JP2557430B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS63114130A (ja) | 素子間分離法 | |
| WO2018095440A1 (zh) | 一种基极多晶硅自对准套准结构及其制备方法 | |
| JPH06163515A (ja) | 化合物半導体装置の製造方法 | |
| JPH0320063B2 (ja) | ||
| JP2004200546A (ja) | 半導体装置およびその製造方法 | |
| JPH0213926B2 (ja) | ||
| JPH01117069A (ja) | 電界効果トランジスタの製造方法 | |
| JP4819338B2 (ja) | 半導体結合超伝導三端子素子及びその製造方法 | |
| JPH04321237A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH03129833A (ja) | 半導体装置の製造方法 | |
| JPS60245250A (ja) | 半導体装置の製造方法 | |
| JPS5947771A (ja) | 半導体製造方法 | |
| JPS63127589A (ja) | 半導体素子の製造方法 | |
| JPH01225177A (ja) | 電界効果トランジスタ | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JPH0951093A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6138854B2 (ja) | ||
| JPS6338872B2 (ja) | ||
| JPH0578947B2 (ja) | ||
| JPH04252034A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |