JPH0547772A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0547772A JPH0547772A JP20033891A JP20033891A JPH0547772A JP H0547772 A JPH0547772 A JP H0547772A JP 20033891 A JP20033891 A JP 20033891A JP 20033891 A JP20033891 A JP 20033891A JP H0547772 A JPH0547772 A JP H0547772A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- heat treatment
- semiconductor substrate
- nuclei
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】イントリンシックゲッタリング処理前の欠陥核
の大きさに拘わらず半導体基板表面に完全性の向上した
無欠陥層を形成できる半導体装置の製造方法を提供す
る。 【構成】イントリンシックゲッタリング処理を、シリコ
ンインゴット引き上げ時に生成する潜在核の成長臨界温
度よりも高い炉内温度に調節した処理炉に半導体基板を
挿入して高温熱処理を行ない、その後に低温熱処理する
工程を経て行う。従って、高温熱処理時に、欠陥核が大
きくなるに従って炉内温度を高く調節されることになる
ので、欠陥核の大きさに拘わらず欠陥核が確実に再固溶
し、欠陥核の無い或いは非常に小さい状態となり、半導
体基板の酸素濃度の低い表層部ににのみ完全性の向上し
た無欠陥層を形成できる。
の大きさに拘わらず半導体基板表面に完全性の向上した
無欠陥層を形成できる半導体装置の製造方法を提供す
る。 【構成】イントリンシックゲッタリング処理を、シリコ
ンインゴット引き上げ時に生成する潜在核の成長臨界温
度よりも高い炉内温度に調節した処理炉に半導体基板を
挿入して高温熱処理を行ない、その後に低温熱処理する
工程を経て行う。従って、高温熱処理時に、欠陥核が大
きくなるに従って炉内温度を高く調節されることになる
ので、欠陥核の大きさに拘わらず欠陥核が確実に再固溶
し、欠陥核の無い或いは非常に小さい状態となり、半導
体基板の酸素濃度の低い表層部ににのみ完全性の向上し
た無欠陥層を形成できる。
Description
【０００１】
【産業上の利用分野】本発明は、ＤＲＡＭ、ＳＲＡＭま
たはＣＣＤデバイス等の半導体装置の製造方法に関する
ものである。
たはＣＣＤデバイス等の半導体装置の製造方法に関する
ものである。
【０００２】
【従来の技術】半導体基板に有害な不要キャリアが発生
すると、この半導体基板に形成された素子に悪影響を及
ぼす。例えば、ＣＣＤデバイスでは、チップ周辺からの
迷光や周辺回路へのインパクトイオン化等によって発生
した不要キャリアにより、出力の不均一を招来する。ま
た、ダイナミックＲＡＭでは、α線等によって発生した
不要キャリアにより、記憶内容にエラーが生じる。
すると、この半導体基板に形成された素子に悪影響を及
ぼす。例えば、ＣＣＤデバイスでは、チップ周辺からの
迷光や周辺回路へのインパクトイオン化等によって発生
した不要キャリアにより、出力の不均一を招来する。ま
た、ダイナミックＲＡＭでは、α線等によって発生した
不要キャリアにより、記憶内容にエラーが生じる。
【０００３】このような不要キャリアによる悪影響を防
止する技術としてイントリンシックゲッタリング法が従
来から実施されている。このイントリンシックゲッタリ
ング法は、半導体基板、例えばシリコン基板を熱処理す
ることにより、含有酸素による微小欠陥を基板内部に意
図的に形成するものである。このようにシリコン基板内
部に意図的に欠陥層が形成されると、素子に有害な不要
キャリアをこの欠陥層内で再結合させることができる。
従って、シリコン基板表層部に酸素の外方拡散により形
成される無欠陥層において素子を形成すれば、シリコン
基板深部からの不要キャリアの影響を防止することがで
きる。
止する技術としてイントリンシックゲッタリング法が従
来から実施されている。このイントリンシックゲッタリ
ング法は、半導体基板、例えばシリコン基板を熱処理す
ることにより、含有酸素による微小欠陥を基板内部に意
図的に形成するものである。このようにシリコン基板内
部に意図的に欠陥層が形成されると、素子に有害な不要
キャリアをこの欠陥層内で再結合させることができる。
従って、シリコン基板表層部に酸素の外方拡散により形
成される無欠陥層において素子を形成すれば、シリコン
基板深部からの不要キャリアの影響を防止することがで
きる。
【０００４】そして、従来から一般的に採用されている
イントリンシックゲッタリング法は、最初に高温熱処理
を施して半導体基板の表面の酸素原子を外方拡散させ、
半導体基板の表層部のみの酸素濃度を低下させた状態と
し、続いて、低温熱処理を施して半導体基板に存在する
酸素原子を析出させてその部分に結晶欠陥を生じさせ、
酸素濃度の高い部分に欠陥層をを形成する工程を経て行
われる。
イントリンシックゲッタリング法は、最初に高温熱処理
を施して半導体基板の表面の酸素原子を外方拡散させ、
半導体基板の表層部のみの酸素濃度を低下させた状態と
し、続いて、低温熱処理を施して半導体基板に存在する
酸素原子を析出させてその部分に結晶欠陥を生じさせ、
酸素濃度の高い部分に欠陥層をを形成する工程を経て行
われる。
【０００５】
【発明が解決しようとする課題】ところで、前述の高温
熱処理は、酸素を外方拡散させるとともに、結晶育成時
の熱履歴等により析出形成されている欠陥核を再固溶し
て消滅させてしまうことを目的として行われるのである
が、この高温熱処理を行う時の処理炉の炉内温度は特に
規定されておらず、一般に、８００〜１０００℃の範囲
内の任意の温度で行われている。そのため、この高温熱
処理前のシリコン基板に大きな欠陥核が含まれている状
態において、これに対応した高い温度での高温熱処理が
施されない場合には、欠陥核が消滅せずに残存し、この
欠陥核が次の低温熱処理によりさらに大きく成長し、表
層部が部分的に酸素の外方拡散が行われずに欠陥層を含
んだ状態となり、この表層部に形成される無欠陥層は局
部的に質が低下して完全性が劣化したものとなる。従っ
て、このような不完全な無欠陥層に素子が形成される
と、ｐｎ接合のリーク電流の増大やゲート絶縁膜の耐圧
不良が発生する。
熱処理は、酸素を外方拡散させるとともに、結晶育成時
の熱履歴等により析出形成されている欠陥核を再固溶し
て消滅させてしまうことを目的として行われるのである
が、この高温熱処理を行う時の処理炉の炉内温度は特に
規定されておらず、一般に、８００〜１０００℃の範囲
内の任意の温度で行われている。そのため、この高温熱
処理前のシリコン基板に大きな欠陥核が含まれている状
態において、これに対応した高い温度での高温熱処理が
施されない場合には、欠陥核が消滅せずに残存し、この
欠陥核が次の低温熱処理によりさらに大きく成長し、表
層部が部分的に酸素の外方拡散が行われずに欠陥層を含
んだ状態となり、この表層部に形成される無欠陥層は局
部的に質が低下して完全性が劣化したものとなる。従っ
て、このような不完全な無欠陥層に素子が形成される
と、ｐｎ接合のリーク電流の増大やゲート絶縁膜の耐圧
不良が発生する。
【０００６】そこで本発明は、高温熱処理前の核の大き
さに拘わらず半導体基板表面に完全性の向上した無欠陥
層を形成することのできる半導体装置の製造方法を提供
することを技術的課題とするものである。
さに拘わらず半導体基板表面に完全性の向上した無欠陥
層を形成することのできる半導体装置の製造方法を提供
することを技術的課題とするものである。
【０００７】
【課題を解決するための手段】本発明は、上記した課題
を達成するための技術的手段として、半導体装置を次の
ような工程を経て製造するようにした。即ち、半導体基
板の内部に欠陥層を且つ表層部に酸素の外方拡散による
無欠陥層をそれぞれ形成するためのイントリンシックゲ
ッタリング処理を、シリコンインゴット引き上げ時に生
成する潜在核の成長臨界温度よりも高い炉内温度の処理
炉に前記半導体基板を挿入して高温熱処理を行ない、そ
の後に低温熱処理を行うことを特徴としている。
を達成するための技術的手段として、半導体装置を次の
ような工程を経て製造するようにした。即ち、半導体基
板の内部に欠陥層を且つ表層部に酸素の外方拡散による
無欠陥層をそれぞれ形成するためのイントリンシックゲ
ッタリング処理を、シリコンインゴット引き上げ時に生
成する潜在核の成長臨界温度よりも高い炉内温度の処理
炉に前記半導体基板を挿入して高温熱処理を行ない、そ
の後に低温熱処理を行うことを特徴としている。
【０００８】
【作用】高温熱処理を、シリコンインゴット引き上げ時
に生成する潜在核の成長臨界温度よりも高い炉内温度の
処理炉に前記半導体基板を挿入して行うので、結晶育成
時に導入されていた欠陥核が、その大きさに拘わらず再
固溶し、欠陥核の無い或いは非常に小さい状態となる。
従って、次の低温熱処理により半導体基板の酸素濃度の
低い表層部にのみ完全性の向上した無欠陥層を形成する
ことができる。
に生成する潜在核の成長臨界温度よりも高い炉内温度の
処理炉に前記半導体基板を挿入して行うので、結晶育成
時に導入されていた欠陥核が、その大きさに拘わらず再
固溶し、欠陥核の無い或いは非常に小さい状態となる。
従って、次の低温熱処理により半導体基板の酸素濃度の
低い表層部にのみ完全性の向上した無欠陥層を形成する
ことができる。
【０００９】
【実施例】以下、本発明の好ましい一実施例について説
明する。半導体基板としては、酸素を過飽和に存在させ
た高酸素濃度のシリコンウエハを使用する。例えば、Ｌ
ＳＩ素子用基板として通常用いられているのは、チョク
ラルスキー法で育成したシリコン結晶であり、チョクラ
ルスキー法では石英るつぼの中にシリコンを溶融し、引
き上げるので、石英るつぼから酸素が溶け込み、結晶中
に過飽和な酸素が混入している。
明する。半導体基板としては、酸素を過飽和に存在させ
た高酸素濃度のシリコンウエハを使用する。例えば、Ｌ
ＳＩ素子用基板として通常用いられているのは、チョク
ラルスキー法で育成したシリコン結晶であり、チョクラ
ルスキー法では石英るつぼの中にシリコンを溶融し、引
き上げるので、石英るつぼから酸素が溶け込み、結晶中
に過飽和な酸素が混入している。
【００１０】そして、この半導体基板に第１の熱処理工
程を施す。この第１の熱処理工程は高温熱処理であり、
これによって半導体基板の表面の酸素原子が外方拡散す
る。従って、この第１の熱処理工程を終えた半導体基板
における酸素濃度分布は、基板表層部分のみの酸素濃度
が低下した状態となる。この熱処理工程は、シリコンイ
ンゴット引き上げ時に生成する潜在核の成長臨界温度よ
りも高い炉内温度に調節した処理炉内に前記半導体基板
を挿入して行う。従って、結晶育成時の熱履歴等により
析出形成されている欠陥核が大きくなるに従って炉内温
度が高くなるので、結晶育成時に導入されていた欠陥核
が、その大きさに拘わらず確実に再固溶し、欠陥核の無
い或いは非常に小さい状態となる。次の第２の熱処理工
程である低温熱処理を行うことにより、半導体基板の酸
素濃度の低い表層部にのみ完全性の向上した無欠陥層を
形成することができる。
程を施す。この第１の熱処理工程は高温熱処理であり、
これによって半導体基板の表面の酸素原子が外方拡散す
る。従って、この第１の熱処理工程を終えた半導体基板
における酸素濃度分布は、基板表層部分のみの酸素濃度
が低下した状態となる。この熱処理工程は、シリコンイ
ンゴット引き上げ時に生成する潜在核の成長臨界温度よ
りも高い炉内温度に調節した処理炉内に前記半導体基板
を挿入して行う。従って、結晶育成時の熱履歴等により
析出形成されている欠陥核が大きくなるに従って炉内温
度が高くなるので、結晶育成時に導入されていた欠陥核
が、その大きさに拘わらず確実に再固溶し、欠陥核の無
い或いは非常に小さい状態となる。次の第２の熱処理工
程である低温熱処理を行うことにより、半導体基板の酸
素濃度の低い表層部にのみ完全性の向上した無欠陥層を
形成することができる。
【００１１】
【発明の効果】以上のように本発明の半導体装置の製造
方法によると、半導体基板表面に完全性の向上した無欠
陥層を形成することができるので、この無欠陥層に形成
した素子のリーク電流が低減し、ゲート絶縁膜耐圧が向
上する等の効果を得ることかできる。
方法によると、半導体基板表面に完全性の向上した無欠
陥層を形成することができるので、この無欠陥層に形成
した素子のリーク電流が低減し、ゲート絶縁膜耐圧が向
上する等の効果を得ることかできる。
Claims (1)
- 【請求項１】 半導体基板の内部に欠陥層を且つ表層部
に酸素の外方拡散による無欠陥層をそれぞれ形成するた
めのイントリンシックゲッタリング処理を、シリコンイ
ンゴット引き上げ時に生成する潜在核の成長臨界温度よ
りも高い炉内温度の処理炉に前記半導体基板を挿入して
高温熱処理を行ない、その後に低温熱処理を行う工程を
経て行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20033891A JPH0547772A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20033891A JPH0547772A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547772A true JPH0547772A (ja) | 1993-02-26 |
Family
ID=16422633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20033891A Pending JPH0547772A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547772A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9038410B2 (en) | 2010-06-30 | 2015-05-26 | Manitowoc Foodservice Companies, Llc | Method and system for the continuous or semi-continuous production of flavored ice |
-
1991
- 1991-08-09 JP JP20033891A patent/JPH0547772A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9038410B2 (en) | 2010-06-30 | 2015-05-26 | Manitowoc Foodservice Companies, Llc | Method and system for the continuous or semi-continuous production of flavored ice |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4314595A (en) | Method of forming nondefective zone in silicon single crystal wafer by two stage-heat treatment | |
| EP0131717A2 (en) | Surface denuding of silicon wafer | |
| US8231852B2 (en) | Silicon wafer and method for producing the same | |
| EP0328060A1 (en) | Intrinsic gettering during the manufacture of a semiconductor device | |
| US4661166A (en) | Method of manufacturing semiconductor device using a Czochralski wafer and multiple heat treatment | |
| JPS6255697B2 (ja) | ||
| US20080286565A1 (en) | Method For Manufacturing Epitaxial wafer | |
| JPH0684925A (ja) | 半導体基板およびその処理方法 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| TW201339378A (zh) | 晶體缺陷之定性評估方法 | |
| JPH0232535A (ja) | 半導体デバイス用シリコン基板の製造方法 | |
| JP2002012499A (ja) | 単結晶の引上げ方法およびそれを用いて製造されたエピタキシャルウェーハ | |
| Choe et al. | Minority-carrier lifetime optimization in silicon MOS devices by intrinsic gettering | |
| KR860000228B1 (ko) | 반도체 기판과 그 제조방법 | |
| EP0137209A2 (en) | Silicon wafer and its application in producing integrated circuit devices | |
| JP2001253795A (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| JP3080501B2 (ja) | シリコンウェーハの製造方法 | |
| US5574307A (en) | Semiconductor device and method of producing the same | |
| JPH0547772A (ja) | 半導体装置の製造方法 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| Kolbesen et al. | Impact of defects on the technology of highly integrated circuits | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| Richter et al. | Defect engineering as an important factor in developing VLSI substrates | |
| JPH08162461A (ja) | 半導体基板の熱処理方法 |