JPH0547957A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0547957A JPH0547957A JP3198169A JP19816991A JPH0547957A JP H0547957 A JPH0547957 A JP H0547957A JP 3198169 A JP3198169 A JP 3198169A JP 19816991 A JP19816991 A JP 19816991A JP H0547957 A JPH0547957 A JP H0547957A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead portion
- mounting substrate
- semiconductor chip
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体チップ搭載基板を用いた半導体装置に
関し、回路基板実装時の半導体装置としての信頼性低下
の抑制と稼働時の放熱効果を上げて生産性の向上を図る
ことを目的とする。 【構成】 チップ搭載基板のステージに搭載された半導
体チップの接続電極と該搭載基板上の対応するインナリ
ード部とをワイヤ接続した後該半導体チップの全周囲を
樹脂封止してなる半導体装置のチップ搭載基板11を、片
面には少なくともステージ11a と一端が該ステージ11a
の周囲に位置するインナリード部 11b-1に繋がり該基板
周辺に位置する他端にアウタリード部 11b-2を具えた複
数の配線パターン11b とをパターン形成し裏面には金属
層11d を被着形成すると共に、アウタリード部 11b-2の
端辺が同一面上に位置するように配線パターン形成領域
で配線パターン形成面側に曲げ加工して構成する。
関し、回路基板実装時の半導体装置としての信頼性低下
の抑制と稼働時の放熱効果を上げて生産性の向上を図る
ことを目的とする。 【構成】 チップ搭載基板のステージに搭載された半導
体チップの接続電極と該搭載基板上の対応するインナリ
ード部とをワイヤ接続した後該半導体チップの全周囲を
樹脂封止してなる半導体装置のチップ搭載基板11を、片
面には少なくともステージ11a と一端が該ステージ11a
の周囲に位置するインナリード部 11b-1に繋がり該基板
周辺に位置する他端にアウタリード部 11b-2を具えた複
数の配線パターン11b とをパターン形成し裏面には金属
層11d を被着形成すると共に、アウタリード部 11b-2の
端辺が同一面上に位置するように配線パターン形成領域
で配線パターン形成面側に曲げ加工して構成する。
Description
【０００１】
【産業上の利用分野】半導体装置の分野では集積度の向
上につれて種々のパッケージが実用化されているが、特
に最近では小型化要求に対応するものとしてリードレス
の半導体チップをそのままの状態でＬＣＣ(Leadless Ch
ip Carrior) 基板と称する半導体チップ搭載基板に搭載
してパッケージ化するＬＣＣ(Leadless Chip Carrior)
またはＬＣＣＰ(Leadless Chip Carrior Package) と呼
ぶ半導体装置が多用されるようになってきている。
上につれて種々のパッケージが実用化されているが、特
に最近では小型化要求に対応するものとしてリードレス
の半導体チップをそのままの状態でＬＣＣ(Leadless Ch
ip Carrior) 基板と称する半導体チップ搭載基板に搭載
してパッケージ化するＬＣＣ(Leadless Chip Carrior)
またはＬＣＣＰ(Leadless Chip Carrior Package) と呼
ぶ半導体装置が多用されるようになってきている。
【０００２】本発明は上記半導体チップ搭載基板を用い
た半導体装置に係り、特に回路基板に実装するときの半
田フラックスによる半導体装置としての信頼性の低下を
抑制すると共に稼働時における放熱効果を高めることで
生産性の向上を図った半導体装置に関する。
た半導体装置に係り、特に回路基板に実装するときの半
田フラックスによる半導体装置としての信頼性の低下を
抑制すると共に稼働時における放熱効果を高めることで
生産性の向上を図った半導体装置に関する。
【０００３】なお本明細書中における半導体装置はすべ
て上記のＬＣＣまたはＬＣＣＰと呼ぶ半導体装置を表わ
し、また半導体チップ搭載基板はすべて上記のＬＣＣ基
板を表わしている。
て上記のＬＣＣまたはＬＣＣＰと呼ぶ半導体装置を表わ
し、また半導体チップ搭載基板はすべて上記のＬＣＣ基
板を表わしている。
【０００４】
【従来の技術】図６は従来の半導体装置を構成する半導
体チップ搭載基板を示す図であり、(6-1) は形成過程を
示し（6-2)は個々の搭載基板を表わしている。
体チップ搭載基板を示す図であり、(6-1) は形成過程を
示し（6-2)は個々の搭載基板を表わしている。
【０００５】また図７は半導体装置に構成する工程をを
示す図、図８は問題点を説明する図である。図６の(6-
1) でエポキシ樹脂等からなる基板１の片面には、例え
ば図示のp1〜p4の４点で囲まれた半導体チップ搭載基板
（以下搭載基板とする）２の領域が所定の導体パターン
を具えて連続して形成されている。
示す図、図８は問題点を説明する図である。図６の(6-
1) でエポキシ樹脂等からなる基板１の片面には、例え
ば図示のp1〜p4の４点で囲まれた半導体チップ搭載基板
（以下搭載基板とする）２の領域が所定の導体パターン
を具えて連続して形成されている。
【０００６】そして個々の該領域における導体パターン
は図に例示する如く、中央部に形成されている半導体チ
ップ（以下チップとする）搭載用のステージ2aと，その
周囲の所定距離ｄだけ離れた位置に形成されている被搭
載チップの接続電極と対応する数のインナリード部2b-1
から放射状に外側に拡がる配線パターン2bが形成されて
おり、該配線パターン2bの隣接する搭載基板２の領域に
同様に形成されている配線パターン2bとの連通部には該
基板１を貫通するスルーホール2cが裏面（図の下面）側
に接続部導体層2b′を具えて形成されている。
は図に例示する如く、中央部に形成されている半導体チ
ップ（以下チップとする）搭載用のステージ2aと，その
周囲の所定距離ｄだけ離れた位置に形成されている被搭
載チップの接続電極と対応する数のインナリード部2b-1
から放射状に外側に拡がる配線パターン2bが形成されて
おり、該配線パターン2bの隣接する搭載基板２の領域に
同様に形成されている配線パターン2bとの連通部には該
基板１を貫通するスルーホール2cが裏面（図の下面）側
に接続部導体層2b′を具えて形成されている。
【０００７】そこで、該基板１をスルーホール2cを繋ぐ
線換言すれば上記搭載基板２の各領域境界線を矢印ａ，
ｂのように切断して分離すると、(6-2) の断面で示す搭
載基板２を得ることができるが、この場合の該搭載基板
２の周囲には上記スルーホール2cを切断したときに生ず
る凹の半円状のノッチ2c′がアウタリード部2b-2として
裏面側の接続導体層2b′と接続した状態で形成されてい
ることとなる。
線換言すれば上記搭載基板２の各領域境界線を矢印ａ，
ｂのように切断して分離すると、(6-2) の断面で示す搭
載基板２を得ることができるが、この場合の該搭載基板
２の周囲には上記スルーホール2cを切断したときに生ず
る凹の半円状のノッチ2c′がアウタリード部2b-2として
裏面側の接続導体層2b′と接続した状態で形成されてい
ることとなる。
【０００８】かかる搭載基板２を使用した半導体装置の
構成を説明する図７は構成順を示したものである。
（イ）で、図６で説明した搭載基板２のステージ2a上に
所要のチップ３をその接続電極3aが露出するように位置
決めして搭載固定した後、各接続電極3aと該電極3aに対
応する配線パターン2bのインナリード部2b-1との間を図
示されない通常のワイヤボンディング装置でボンディン
グ接続すると、（ロ）に示す状態とすることができる。
なお図の４はボンディングワイヤである。
構成を説明する図７は構成順を示したものである。
（イ）で、図６で説明した搭載基板２のステージ2a上に
所要のチップ３をその接続電極3aが露出するように位置
決めして搭載固定した後、各接続電極3aと該電極3aに対
応する配線パターン2bのインナリード部2b-1との間を図
示されない通常のワイヤボンディング装置でボンディン
グ接続すると、（ロ）に示す状態とすることができる。
なお図の４はボンディングワイヤである。
【０００９】次いで、該ボンディングワイヤ４とインナ
リード部2b-1を含む領域までも含めた該チップ３の全周
囲を封止樹脂５で封入すると（ハ）で示すような所要の
半導体装置６を得ることができる。
リード部2b-1を含む領域までも含めた該チップ３の全周
囲を封止樹脂５で封入すると（ハ）で示すような所要の
半導体装置６を得ることができる。
【００１０】特に、この場合の該半導体装置６の周囲に
は裏面側の導体層2b′に繋がるノッチ2c′がアウタリー
ド部2b-2として形成されている問題点を説明する図８
で、上述した半導体装置６の各ノッチ2c′すなわちアウ
タリード部2b-2と対応する位置に図示されない回路に繋
がる配線パターン7aがその表面に半田層を具えてパター
ニング形成されている回路基板７に、位置決めされた上
記半導体装置６を搭載したまま通常のリフロー技術で両
者を接続すると、溶融した半田層が搭載基板裏面側のア
ウタリード部2b-2の導体層2b′およびノッチ2c′部分に
溶着することから図に示すように半導体装置６を回路基
板７に実装することができる。
は裏面側の導体層2b′に繋がるノッチ2c′がアウタリー
ド部2b-2として形成されている問題点を説明する図８
で、上述した半導体装置６の各ノッチ2c′すなわちアウ
タリード部2b-2と対応する位置に図示されない回路に繋
がる配線パターン7aがその表面に半田層を具えてパター
ニング形成されている回路基板７に、位置決めされた上
記半導体装置６を搭載したまま通常のリフロー技術で両
者を接続すると、溶融した半田層が搭載基板裏面側のア
ウタリード部2b-2の導体層2b′およびノッチ2c′部分に
溶着することから図に示すように半導体装置６を回路基
板７に実装することができる。
【００１１】しかし、上記半田層に含まれるフラックス
が実装時に回路基板７と該半導体装置６の搭載基板裏面
と間の隙間に矢印ｃのように入り込むことがある。従っ
て実装後に行なわれる通常の洗浄では上記隙間が狭いこ
ととあいまって該隙間に入り込んだフラックスまでを完
全に除去することができず、フラックスの残滓が半導体
装置としての信頼性を損なうことがある。
が実装時に回路基板７と該半導体装置６の搭載基板裏面
と間の隙間に矢印ｃのように入り込むことがある。従っ
て実装後に行なわれる通常の洗浄では上記隙間が狭いこ
ととあいまって該隙間に入り込んだフラックスまでを完
全に除去することができず、フラックスの残滓が半導体
装置としての信頼性を損なうことがある。
【００１２】またチップ３が消費電力の大きいものであ
る場合には稼働中にチップ３から発生する熱が搭載基板
２に蓄積されて放出されず、半導体装置としての特性が
低下することがある。
る場合には稼働中にチップ３から発生する熱が搭載基板
２に蓄積されて放出されず、半導体装置としての特性が
低下することがある。
【００１３】
【発明が解決しようとする課題】従来の半導体チップ搭
載基板を使用した半導体装置では、半導体装置としての
信頼性や特性を低下させることがあって生産性の向上を
期待することができないと言う問題があった。
載基板を使用した半導体装置では、半導体装置としての
信頼性や特性を低下させることがあって生産性の向上を
期待することができないと言う問題があった。
【００１４】
【課題を解決するための手段】上記課題は、半導体チッ
プ搭載基板のステージに搭載されている半導体チップ上
の複数の接続電極と、該各接続電極に対応する半導体チ
ップ搭載基板上の配線パターンのインナリード部とをボ
ンディングワイヤ接続した後、該ワイヤとインナリード
部を含む領域で該半導体チップの全周囲を樹脂封止して
なる半導体装置であって、半導体チップ搭載基板が、片
面には少なくともステージと，一端が該ステージの周囲
に位置する被搭載チップの接続電極と対応する数のイン
ナリード部に繋がり該半導体チップ搭載基板周辺に位置
する他端にノッチからなるアウタリード部を具えた複数
の配線パターンとがパターン形成され、裏面の該ノッチ
形成領域を除く全面には金属層が被着形成されていると
共に、アウタリード部がその端辺が同一面上に位置する
ように配線パターン形成領域で配線パターン形成面側に
曲げられて形成されている半導体装置によって達成され
る。
プ搭載基板のステージに搭載されている半導体チップ上
の複数の接続電極と、該各接続電極に対応する半導体チ
ップ搭載基板上の配線パターンのインナリード部とをボ
ンディングワイヤ接続した後、該ワイヤとインナリード
部を含む領域で該半導体チップの全周囲を樹脂封止して
なる半導体装置であって、半導体チップ搭載基板が、片
面には少なくともステージと，一端が該ステージの周囲
に位置する被搭載チップの接続電極と対応する数のイン
ナリード部に繋がり該半導体チップ搭載基板周辺に位置
する他端にノッチからなるアウタリード部を具えた複数
の配線パターンとがパターン形成され、裏面の該ノッチ
形成領域を除く全面には金属層が被着形成されていると
共に、アウタリード部がその端辺が同一面上に位置する
ように配線パターン形成領域で配線パターン形成面側に
曲げられて形成されている半導体装置によって達成され
る。
【００１５】
【作用】回路基板に実装したときの半導体装置ひいては
搭載基板と回路基板との間の隙間が大きくなるように形
成したい搭載基板で半導体装置を構成すると、実装後の
洗浄で該隙間に入り込んだフラックスまでを充分に除去
することができてフラックス残滓による半導体装置とし
ての信頼性の低下を抑制することができる。
搭載基板と回路基板との間の隙間が大きくなるように形
成したい搭載基板で半導体装置を構成すると、実装後の
洗浄で該隙間に入り込んだフラックスまでを充分に除去
することができてフラックス残滓による半導体装置とし
ての信頼性の低下を抑制することができる。
【００１６】また搭載基板の裏面側に金属層があると、
稼働中のチップから発生する熱を該金属層から放散する
ことができるので半導体装置としての特性の低下を抑制
することができる。
稼働中のチップから発生する熱を該金属層から放散する
ことができるので半導体装置としての特性の低下を抑制
することができる。
【００１７】そこで本発明では、片面に図６同様の所定
の配線パターンを具え且つ裏面に金属層が形成されてい
る平板状の搭載基板のアウタリード部分を配線パターン
形成面側に彎曲せしめて形成した搭載基板で半導体装置
を構成している。
の配線パターンを具え且つ裏面に金属層が形成されてい
る平板状の搭載基板のアウタリード部分を配線パターン
形成面側に彎曲せしめて形成した搭載基板で半導体装置
を構成している。
【００１８】このことは該半導体装置をそのアウタリー
ド部分で回路基板に実装することで、該半導体装置と回
路基板との間の隙間を大きくし得ると共に該搭載基板の
金属層が表面に露出することを意味する。
ド部分で回路基板に実装することで、該半導体装置と回
路基板との間の隙間を大きくし得ると共に該搭載基板の
金属層が表面に露出することを意味する。
【００１９】従って回路基板への実装後の洗浄を充分に
行なうことができると共に稼働時の熱の放散が容易化さ
れることになって、信頼性や特性の低下のない生産性に
優れた半導体装置を容易に実現することができる。
行なうことができると共に稼働時の熱の放散が容易化さ
れることになって、信頼性や特性の低下のない生産性に
優れた半導体装置を容易に実現することができる。
【００２０】
【実施例】図１は本発明になる半導体装置を実現する半
導体チップ搭載基板を説明する図であり、図２は図１の
搭載基板の形成方法を示す図である。
導体チップ搭載基板を説明する図であり、図２は図１の
搭載基板の形成方法を示す図である。
【００２１】図３は半導体装置に構成した場合を示す図
であり、図４は回路基板に実装した状態を示す図であ
る。また図５は他の構成例を示す図である。
であり、図４は回路基板に実装した状態を示す図であ
る。また図５は他の構成例を示す図である。
【００２２】なお図ではいずれも理解し易くするために
図６で説明した半導体装置と同様の構成になる半導体装
置の場合を例とし図６と同じ対象部材には同一の記号を
付して表わしている。
図６で説明した半導体装置と同様の構成になる半導体装
置の場合を例とし図６と同じ対象部材には同一の記号を
付して表わしている。
【００２３】図１で四隅が角形に切除された後の各辺の
突出部が同じ片面側に彎曲して形成されているエポキシ
樹脂等からなる半導体チップ搭載基板（以下搭載基板と
する）11の該彎曲面側には、その中央部に位置する図６
で説明したチップ搭載用のステージ2aと等しいステージ
11a と、その周囲の所定距離ｄだけ離れた位置に形成さ
れている被搭載チップの接続電極と対応する数のインナ
リード部 11b-1から上記角形切除部を除く端辺に向けて
放射状に外側に拡がる複数の配線パターン11bとが形成
されており、該配線パターン11b の上記端辺部には図６
で説明したノッチ2c′と等しいノッチ 11c′がアウタリ
ード 11b-2として形成されている。
突出部が同じ片面側に彎曲して形成されているエポキシ
樹脂等からなる半導体チップ搭載基板（以下搭載基板と
する）11の該彎曲面側には、その中央部に位置する図６
で説明したチップ搭載用のステージ2aと等しいステージ
11a と、その周囲の所定距離ｄだけ離れた位置に形成さ
れている被搭載チップの接続電極と対応する数のインナ
リード部 11b-1から上記角形切除部を除く端辺に向けて
放射状に外側に拡がる複数の配線パターン11bとが形成
されており、該配線パターン11b の上記端辺部には図６
で説明したノッチ2c′と等しいノッチ 11c′がアウタリ
ード 11b-2として形成されている。
【００２４】なお上記彎曲部の彎曲高さＨは、図７で説
明した封止樹脂５の高さｈを少なくとも越えるように形
成されている。また、該搭載基板の裏面（図では下面）
側にはその全面にわたってアルミニウム(Al)等からなる
金属層11d が被着形成されているが、該金属層11d 周辺
の上記端辺部分には彎曲面側に形成されている配線パタ
ーン11b の隣接するアウタリード 11b-2間の導通を避け
るために少なくとも該金属層11d の厚さを越える深さの
線状溝11e が該端辺に沿って形成されている。
明した封止樹脂５の高さｈを少なくとも越えるように形
成されている。また、該搭載基板の裏面（図では下面）
側にはその全面にわたってアルミニウム(Al)等からなる
金属層11d が被着形成されているが、該金属層11d 周辺
の上記端辺部分には彎曲面側に形成されている配線パタ
ーン11b の隣接するアウタリード 11b-2間の導通を避け
るために少なくとも該金属層11d の厚さを越える深さの
線状溝11e が該端辺に沿って形成されている。
【００２５】かかる構成になる搭載基板11は、図２に示
す工程を経ることで形成することができる。すなわち(2
-1) で示すように、片面に例えば上述したステージ11a
と配線パターン11b とからなる上記搭載基板11の領域が
図６同様のスルーホール11c を介して連続した状態でパ
ターン形成され，他面にはその全面にわたって図１の金
属層11d が被着形成されていると共に、各搭載基板11の
領域境界線すなわち上記スルーホール11c を繋ぐ線の交
点には角孔12a が形成されている基板12を形成した後、
金属層11d 形成面側の上記領域境界線上に回転するカッ
ター13a,13b を矢印Ａ，Ｂ方向にそれぞれ移動させて少
なくとも該金属層11d の厚さを越える深さの凹溝12b を
形成して隣接する上記配線パターン11b 間の導通を切断
し、更に上記領域境界線で図６同様の矢印ａ，ｂで該基
板12を個片切断して一旦(2-2) に示す平板状の搭載基板
ブランク11′を形成する。
す工程を経ることで形成することができる。すなわち(2
-1) で示すように、片面に例えば上述したステージ11a
と配線パターン11b とからなる上記搭載基板11の領域が
図６同様のスルーホール11c を介して連続した状態でパ
ターン形成され，他面にはその全面にわたって図１の金
属層11d が被着形成されていると共に、各搭載基板11の
領域境界線すなわち上記スルーホール11c を繋ぐ線の交
点には角孔12a が形成されている基板12を形成した後、
金属層11d 形成面側の上記領域境界線上に回転するカッ
ター13a,13b を矢印Ａ，Ｂ方向にそれぞれ移動させて少
なくとも該金属層11d の厚さを越える深さの凹溝12b を
形成して隣接する上記配線パターン11b 間の導通を切断
し、更に上記領域境界線で図６同様の矢印ａ，ｂで該基
板12を個片切断して一旦(2-2) に示す平板状の搭載基板
ブランク11′を形成する。
【００２６】しかる後に、突出する各端片を一点鎖線Ｃ
で示す位置で端辺が上述した高さＨになるように矢印Ｄ
の如く導体パターン11b 形成面（図では上面）側に彎曲
させると、図１で説明した搭載基板11を得ることができ
る。
で示す位置で端辺が上述した高さＨになるように矢印Ｄ
の如く導体パターン11b 形成面（図では上面）側に彎曲
させると、図１で説明した搭載基板11を得ることができ
る。
【００２７】なお該基板11の裏面側には上述した如く金
属層11dが被着形成されているので、通常の曲げ加工技
術によって彎曲させることができる。半導体装置に構成
する場合を断面で示す図３の（イ）で、図１で説明した
搭載基板11のステージ11a 上に所要のチップ３をその接
続電極3aが露出するように位置決めして搭載固定した
後、各接続電極3aと該電極3aに対応する配線パターン11
b のインナリード部11b-1との間を図６同様にボンディ
ングワイヤ４でボンディング接続し、更に該ボンディン
グワイヤ４とインナリード部 11b-1を含めた該チップ３
の全周囲を封止樹脂５で封入することで（ロ）に示すよ
うに周囲に各配線パターン11b に繋がるノッチ 11c′が
アウタリード部11b-2として形成されている所要の半導
体装置15を得ることができる。
属層11dが被着形成されているので、通常の曲げ加工技
術によって彎曲させることができる。半導体装置に構成
する場合を断面で示す図３の（イ）で、図１で説明した
搭載基板11のステージ11a 上に所要のチップ３をその接
続電極3aが露出するように位置決めして搭載固定した
後、各接続電極3aと該電極3aに対応する配線パターン11
b のインナリード部11b-1との間を図６同様にボンディ
ングワイヤ４でボンディング接続し、更に該ボンディン
グワイヤ４とインナリード部 11b-1を含めた該チップ３
の全周囲を封止樹脂５で封入することで（ロ）に示すよ
うに周囲に各配線パターン11b に繋がるノッチ 11c′が
アウタリード部11b-2として形成されている所要の半導
体装置15を得ることができる。
【００２８】かかる構成になる半導体装置15ではその周
囲には各配線パターン11b に繋がるノッチ 11c′がアウ
タリード部 11b-2として形成されている。従って、図８
の場合と同様に各ノッチ 11c′すなわちアウタリード部
11b-2と対応する位置に配線パターン7aが半田層を具え
てパターニング形成されている回路基板７に、位置決め
された上記半導体装置15を上下反転させた状態で位置決
めして搭載したまま通常のリフロー技術で両者を接続す
ると、溶融した半田層が上記アウタリード部 11b-2とノ
ッチ 11c′部分に溶着することから図４に示すように該
半導体装置15を回路基板７に実装することができる。
囲には各配線パターン11b に繋がるノッチ 11c′がアウ
タリード部 11b-2として形成されている。従って、図８
の場合と同様に各ノッチ 11c′すなわちアウタリード部
11b-2と対応する位置に配線パターン7aが半田層を具え
てパターニング形成されている回路基板７に、位置決め
された上記半導体装置15を上下反転させた状態で位置決
めして搭載したまま通常のリフロー技術で両者を接続す
ると、溶融した半田層が上記アウタリード部 11b-2とノ
ッチ 11c′部分に溶着することから図４に示すように該
半導体装置15を回路基板７に実装することができる。
【００２９】特にこの場合には、実装時に発生するフラ
ックスが該半導体装置15と回路基板７の間に入り込んで
も爾後の洗浄工程で確実に除去し得ると共に稼働中にチ
ップ３から発生する熱も表面に露出する金属層11d から
放散するので、回路基板７に実装した後でも半導体装置
15としての信頼性や特性が低下することがなく生産性の
向上を期待することができる。
ックスが該半導体装置15と回路基板７の間に入り込んで
も爾後の洗浄工程で確実に除去し得ると共に稼働中にチ
ップ３から発生する熱も表面に露出する金属層11d から
放散するので、回路基板７に実装した後でも半導体装置
15としての信頼性や特性が低下することがなく生産性の
向上を期待することができる。
【００３０】他の構成例を示す図５で、(1),(2) は図３
同様に半導体装置に構成する場合を示し、(3) は回路基
板に実装した場合を示している。図の(1) で半導体チッ
プ搭載基板（以下搭載基板とする）21は、図１で説明し
た搭載基板11の配線パターン11b 形成領域のインナリー
ド部 11b-1とアウタリード部 11b-2を除く全面と裏面の
金属層11d 形成領域の全面に、例えばソルダレジストか
らなる絶縁皮膜22,23 を被着形成して構成したものであ
る。
同様に半導体装置に構成する場合を示し、(3) は回路基
板に実装した場合を示している。図の(1) で半導体チッ
プ搭載基板（以下搭載基板とする）21は、図１で説明し
た搭載基板11の配線パターン11b 形成領域のインナリー
ド部 11b-1とアウタリード部 11b-2を除く全面と裏面の
金属層11d 形成領域の全面に、例えばソルダレジストか
らなる絶縁皮膜22,23 を被着形成して構成したものであ
る。
【００３１】そこで図３の場合と同様に所要のチップ３
をその接続電極3aが露出するように位置決めして搭載固
定した後、各接続電極3aと該電極3aに対応する配線パタ
ーン11b のインナリード部 11b-1との間をボンディング
ワイヤ４でボンディング接続し、更に該ボンディングワ
イヤ４とインナリード部 11b-1を含めた該チップ３の全
周囲を封止樹脂５で封入することで(2) に示すように周
囲に各配線パターン11b に繋がるノッチ 11c′のみが露
出したアウタリード部 11b-2として形成されている所要
の半導体装置24を得ることができる。
をその接続電極3aが露出するように位置決めして搭載固
定した後、各接続電極3aと該電極3aに対応する配線パタ
ーン11b のインナリード部 11b-1との間をボンディング
ワイヤ４でボンディング接続し、更に該ボンディングワ
イヤ４とインナリード部 11b-1を含めた該チップ３の全
周囲を封止樹脂５で封入することで(2) に示すように周
囲に各配線パターン11b に繋がるノッチ 11c′のみが露
出したアウタリード部 11b-2として形成されている所要
の半導体装置24を得ることができる。
【００３２】特にかかる半導体装置24では、配線パター
ン11b 形成領域における隣接パターン間の隔たりが小さ
い領域が絶縁皮膜22で被覆されているため各隣接パター
ン間の短絡障害が防止できると共に、長期使用時におけ
る腐食にも耐えさせることができるメリットがある。
ン11b 形成領域における隣接パターン間の隔たりが小さ
い領域が絶縁皮膜22で被覆されているため各隣接パター
ン間の短絡障害が防止できると共に、長期使用時におけ
る腐食にも耐えさせることができるメリットがある。
【００３３】従って、図８の場合と同様に各ノッチ 11
c′すなわちアウタリード部 11b-2と対応する位置に配
線パターン7aが半田層を具えてパターニング形成されて
いる回路基板７に、位置決めされた上記半導体装置24を
上下反転させた状態で位置決めして搭載したまま通常の
リフロー技術で両者を接続することで、(3) に示すよう
に該半導体装置24を回路基板７に実装することができ
る。
c′すなわちアウタリード部 11b-2と対応する位置に配
線パターン7aが半田層を具えてパターニング形成されて
いる回路基板７に、位置決めされた上記半導体装置24を
上下反転させた状態で位置決めして搭載したまま通常の
リフロー技術で両者を接続することで、(3) に示すよう
に該半導体装置24を回路基板７に実装することができ
る。
【００３４】そして特にこの場合には、実装時に発生す
るフラックスが該半導体装置24と回路基板７の間に入り
込んでも爾後の洗浄工程における洗浄液がインナリード
部 11b-1近傍の配線パターン11b に触れることがないた
め図４の場合よりも長期の使用に耐えさせることができ
て更なる生産性の向上を期待することができる。
るフラックスが該半導体装置24と回路基板７の間に入り
込んでも爾後の洗浄工程における洗浄液がインナリード
部 11b-1近傍の配線パターン11b に触れることがないた
め図４の場合よりも長期の使用に耐えさせることができ
て更なる生産性の向上を期待することができる。
【００３５】なお裏面の金属層11d 形成領域の全面に形
成する絶縁皮膜23は、特に放熱効果を高めたい場合には
その被着を削除することで実現することができる。
成する絶縁皮膜23は、特に放熱効果を高めたい場合には
その被着を削除することで実現することができる。
【００３６】
【発明の効果】上述の如く本発明により、回路基板実装
時の半田フラックスによる半導体装置としての信頼性の
低下を抑制すると共に稼働時における放熱効果を高めて
生産性の向上を図った半導体装置を提供することができ
る。
時の半田フラックスによる半導体装置としての信頼性の
低下を抑制すると共に稼働時における放熱効果を高めて
生産性の向上を図った半導体装置を提供することができ
る。
【００３７】なお本発明の説明では半導体装置が四方に
接続部を持つＱＦＰ(Quad Flat Package) タイプの場合
を例としているが、相対する二方向に接続部を持つ例え
ばＳＯＰ(Small OutlinePackage) タイプの場合には搭
載基板の彎曲部を相対する二方向に形成することで同等
の効果を得ることができる。
接続部を持つＱＦＰ(Quad Flat Package) タイプの場合
を例としているが、相対する二方向に接続部を持つ例え
ばＳＯＰ(Small OutlinePackage) タイプの場合には搭
載基板の彎曲部を相対する二方向に形成することで同等
の効果を得ることができる。
【図１】 本発明になる半導体装置を実現する半導体チ
ップ搭載基板を説明する図。
ップ搭載基板を説明する図。
【図２】 図１の搭載基板の形成方法を示す図。
【図３】 半導体装置に構成した場合を示す図。
【図４】 回路基板に実装した状態を示す図。
【図５】 他の構成例を示す図
【図６】 従来の半導体装置を構成する半導体チップ搭
載基板を示す図。
載基板を示す図。
【図７】 半導体装置に構成する工程をを示す図。
【図８】 問題点を説明する図。
３ 半導体チップ 3a 接続端子 ４ ボンディングワイヤ ５ 封止樹脂 ７ 回路基板 7a 配線パター
ン 11,21 半導体チップ搭載基板 11′ ブランク 11a ステージ 11b 配線パター
ン 11b-1 インナリード部 11b-2 アウタリ
ード部 11c スルーホール 11c′ ノッチ 11d 金属層 11e 線状溝 12 基板 12a 角孔 12b 溝 13a,13b カッタ 15,24 半導体装置 22,23 絶縁皮膜
ン 11,21 半導体チップ搭載基板 11′ ブランク 11a ステージ 11b 配線パター
ン 11b-1 インナリード部 11b-2 アウタリ
ード部 11c スルーホール 11c′ ノッチ 11d 金属層 11e 線状溝 12 基板 12a 角孔 12b 溝 13a,13b カッタ 15,24 半導体装置 22,23 絶縁皮膜
Claims (3)
- 【請求項１】 半導体チップ搭載基板のステージに搭載
されている半導体チップ上の複数の接続電極と、該各接
続電極に対応する半導体チップ搭載基板上の配線パター
ンのインナリード部とをボンディングワイヤ接続した
後、該ワイヤとインナリード部を含む領域で該半導体チ
ップの全周囲を樹脂封止してなる半導体装置であって、 半導体チップ搭載基板(11)が、片面には少なくともステ
ージ(11a) と，一端が該ステージ(11a) の周囲に位置す
る被搭載チップの接続電極と対応する数のインナリード
部(11b-1) に繋がり該半導体チップ搭載基板(11)周辺に
位置する他端にノッチ(11c′) からなるアウタリード部
(11b-2) を具えた複数の配線パターン(11b) とがパター
ン形成され、裏面の該ノッチ形成領域を除く全面には金
属層(11d) が被着形成されていると共に、アウタリード
部(11b-2) がその端辺が同一面上に位置するように配線
パターン形成領域で配線パターン形成面側に曲げられて
形成されていることを特徴とした半導体装置。 - 【請求項２】 請求項１記載の金属層(11d) のノッチ形
成領域を除く手段が、基板(12)の裏面全面に被着形成さ
れた金属層(11d) のノッチ形成領域に少なくとも該金属
層(11d) の厚さを越える深さの溝(12b) を形成すること
で構成されていることを特徴とした半導体装置。 - 【請求項３】 請求項１記載の半導体チップ搭載基板(1
1)が、その配線パターン(11b) 形成領域のインナリード
部(11b-1) とアウタリード部(11b-2) を除く全面もしく
は該全面と裏面の金属層(11d) 形成領域の全面との双方
に絶縁皮膜層が形成されて構成されていることを特徴と
した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3198169A JPH0547957A (ja) | 1991-08-08 | 1991-08-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3198169A JPH0547957A (ja) | 1991-08-08 | 1991-08-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547957A true JPH0547957A (ja) | 1993-02-26 |
Family
ID=16386619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3198169A Withdrawn JPH0547957A (ja) | 1991-08-08 | 1991-08-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547957A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8185021B2 (en) | 2006-05-25 | 2012-05-22 | Ricoh Company, Limited | Developing device and image forming apparatus |
| CN103787436A (zh) * | 2014-02-18 | 2014-05-14 | 中化节能环保控股（北京）有限公司 | 一种2-萘酚生产废水处理方法 |
| CN113921503A (zh) * | 2021-09-30 | 2022-01-11 | 上海航天电子通讯设备研究所 | 一种芯片屏蔽互连转接板及其制备方法 |
-
1991
- 1991-08-08 JP JP3198169A patent/JPH0547957A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8185021B2 (en) | 2006-05-25 | 2012-05-22 | Ricoh Company, Limited | Developing device and image forming apparatus |
| CN103787436A (zh) * | 2014-02-18 | 2014-05-14 | 中化节能环保控股（北京）有限公司 | 一种2-萘酚生产废水处理方法 |
| CN113921503A (zh) * | 2021-09-30 | 2022-01-11 | 上海航天电子通讯设备研究所 | 一种芯片屏蔽互连转接板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6049125A (en) | Semiconductor package with heat sink and method of fabrication | |
| US5554886A (en) | Lead frame and semiconductor package with such lead frame | |
| US6911353B2 (en) | Semiconductor device and method of manufacturing same | |
| JP3311914B2 (ja) | チップ型発光ダイオード | |
| US8524531B2 (en) | System and method for improving solder joint reliability in an integrated circuit package | |
| US5299091A (en) | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same | |
| JPH05304247A (ja) | 樹脂封止型半導体装置 | |
| JP6636846B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| US5844779A (en) | Semiconductor package, and semiconductor device using the same | |
| JP3356068B2 (ja) | 光電変換素子の製造方法 | |
| US6414246B1 (en) | Printed circuit board (PCB) | |
| JP2001196641A (ja) | 表面実装型の半導体装置 | |
| JP7232123B2 (ja) | 配線基板、電子装置、及び配線基板の製造方法 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JP2001168139A (ja) | 半導体装置およびそれを用いた接合構造 | |
| JPH11163197A (ja) | 半導体実装用基板 | |
| TWI874015B (zh) | 封裝結構及其製備方法 | |
| JP3510743B2 (ja) | 配線接続構造及びそれを用いた電子部品 | |
| JPH0341475Y2 (ja) | ||
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| CN121666102A (zh) | 具有可润湿侧翼的半导体封装件和相关方法 | |
| JP2663731B2 (ja) | 半導体装置 | |
| JP2861984B2 (ja) | 半導体装置、および該半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |