JPH0548432B2

JPH0548432B2 -

Info

Publication number: JPH0548432B2
Application number: JP59109005A
Authority: JP
Inventors: Takao Watanabe
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1984-05-29
Filing date: 1984-05-29
Publication date: 1993-07-21
Also published as: JPS60252275A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、アナログLSI試験装置に関し、詳し
くは複数組のLSI計測モジユール群を計算機で制
御する装置において、LSI計測モジユールのコン
トローラを操作する権利すなわち操作権を計算機
側とするか計測モジユール側とするかの操作権切
換え方式の改良に関するものである。

（従来の技術）第２図は従来のアナログLSI試験装置の一例を
示す構成図である。図において、計算機２にはタ
ーミナルおよび外部メモリ３が接続されると共
に、バス４を介して複数組のLSI計測モジユール
１０₁，１０₂が接続され、計算機２の管理下で各
部が作動する。

LSI計測モジユール１０₁は、コントローラ１
１₁、操作パネル１２₁、測定器１３₁，１４₁より
構成され、他方のLSI計測モジユール１０₂もこ
れと同一の構成となつている。

コントローラ１１₁は、計算機２より指令され
る試験条件に基づき作動し、操作パネル１２₁か
らの情報をも参照して測定器１３₁，１４₁を付勢
する。測定器１３₁，１４₂は被試験LSI（図示せ
ず）と接続され、LSIの付勢ないしLSIからのデ
ータ測定を適宜に行うことができるようになつて
いる。コントローラ１１₁はこの測定器を介して
得た測定データをバス４上に出力することができ
る。計算機２はバス４に出力されたデータを取り
込み、取り込んだデータをもとに被試験LSIの良
否判定を行うことができる。

しかしながら、このような従来の装置におい
て、階層構成を採らない計算機制御による場合に
は操作権（又は制御権とも言われる）はターミナ
ル又は操作パネルからの操作開始要求によつて容
易に決定することが可能であるが、階層構成を採
り物理距離が大の場合にはターミナルと操作パネ
ルとの操作開始要求は先着要求優先の方式となつ
ている。

従つて、階層構成を採る従来装置では、操作の
途中で操作権を切換えようとした場合、操作権を
強制的に切換えることが不可能であるため一度操
作権を解放した後で新たな操作権を確立するとい
つた煩しい手順を必要とし、スループツトの低下
やスループツト低下に関連するデータ解析能力の
低下といつた問題があつた。

（発明の目的）本発明の目的は、このような点に鑑み、階層構
成が採用された装置であつて操作の途中において
も操作権を強制的に切換えることができ、これに
よりデータ解析及びスループツトの能力の向上を
図り得るアナログLSI試験装置を提供することに
ある。

（発明の概要）このような目的を達成するための本発明は、計
算機の下位階層として接続され、計算機により管
理し制御される複数個の計測モジユールを備え、
各計測モジユールを被試験LSIに接続し被試験
LSIの各種動作試験を行うアナログLSI試験装置
において、前記各計測モジユールは、コントローラと、こ
のコントローラに与える情報を入力するための操
作パネルと、コントローラにより制御され被試験
LSIに対し必要な信号を供給すると共に被試験
LSIより測定信号を得てコントローラに与える測
定器より構成され、前記コントローラは操作パネルからの入力情報
を受付け保持する入力割込回路を備え、この入力
割込回路からの情報あるいは計算機からの情報に
基づいて測定器を制御する機能を有し、前記計算機は、ホストプロセツサ部分と、前記
コントローラを操作する権利に係わるメツセージ
を記憶する共有メモリより構成され、前記各計測
モジユールのコントローラに対して情報の授受を
行なうと共に、得られた情報をもとに適宜の解析
を行なう機能を備え、前記ホストプロセツサ部分に対して情報を入力
するターミナルを具備し、通常はコントローラを操作する権利が
放棄されるまでは先に確立した操作する権利が保
持され、特に操作の途中で前記操作する権利を強
制的に計算機側へ切換える場合は、 (1) 前記共有メモリ経由でターミナルからの強制
終了要求メツセージを受けると前記コントロー
ラは操作パネルからの情報入力をロツクして入
力割込回路に保持するようにし、共有メモリ経
由で割込入力ロツク完了メツセージを前記ホス
トプロセツサ部分へ送り、 (2) 前記入力割込回路ロツク完了メツセージによ
りコントローラを操作する権利が計算機側に移
り、前記ターミナルからの情報に基づきホスト
プロセツサ部分がコントローラを制御し、 (3) 前記ターミナルの入力によりコントローラを
操作する権利が放棄されると、コントローラは
共有メモリ経由でその権利放棄を知り入力割込
回路のロツク状態を解除し保持されていた入力
情報の吐き出しと操作パネルからの新たな入力
情報を受付けるようにして行われる構成としたことを特徴とす
る。

（実施例）以下図面を用いて本発明を詳しく説明する。第
１図は本発明の一実施例図である。同図は階層構
成を採用した計算機制御によるLSI試験装置であ
り、２０はホストプロセツサとしての機能を有す
る計算機、１１０₁，１１０₂はコントローラ部分
である。他の部分については第２図の従来装置に
おけるものと同一であり同一符号を付してその説
明を省略する。

また、第３図は操作権切換えの際の信号の流れ
を詳述するために第１図装置の一部をより詳細に
示した構成図である。第３図において、計算機２
０はホストプロセツサ部分２１と共有メモリ２２
より構成され、共有メモリ２２は操作権に係わる
メツセージを記憶するために設けられている。コ
ントローラ部分１１０₁は、第２図のコントロー
ラ１１₁と同様の機能を持つコントローラ１１１
と、操作パネル１２₁からの割込み入力を保持し
たその信号がコントローラ１１１に読み取られる
ように構成された入力割込回路１１２より構成さ
れる。

このような構成における動作を次に説明する。
以下には本発明の特徴とする操作権に係わる動作
について述べる。

ホストプロセツサ２１に接続されたターミナル
１は下位階層のコントローラ１１０₁，１１０₂を
制御すべくホストプロセツサ２１に対して操作権
を要求する。

ホストプロセツサ２１は、コントローラについ
て現状の操作権の所在を確認し、先の要求により
確立された操作権（ターミナル又は操作パネルに
与えられた操作権）をデータ形式で共有メモリ２
２に保存する。一方、コントローラ１１１はホス
トプロセツタ側へメツセージとして操作権の有無
を返す。

ホストプロセツサ２は、このメツセージを受け
てコントローラ１１１の動作を確認し、当該コン
トローラが操作権を放棄するまでは原則として先
に確立した操作権を保持する（メツセージ及び制
御信号は第３図の、、、の順序で伝わ
る）。

途中で操作権を強制的に切換える場合の動作は
次のとおりである。

ホストプロセツサ２１経由でターミナル１から
強制終了要求メツセージを共有メモリ２２に書き
込む（第３図の手順番号、）。コントローラ
１１１は、メモリ２２からバス４上に送出された
強制終了要求メツセージを受け取り、操作パネル
１２₁からの割込入力をロツクすることにより入
力割込回路１１２に保持させる（第３図の手順
、）。この状態の後操作権をターミナル１へ
移すためにコントローラ１１１は割込入力ロツク
完了メツセージを共有メモリ２２経由でホストプ
ロセツサ２１へ送る（第３図の手順、）。

これによりターミナル１は操作権を得てコント
ローラ１１１と測定器１３₁の操作を行うことが
できる。

なお、操作中に操作パネル１２₁からの入力が
あつたときにはその情報が入力割込回路１１２で
ロツクされ、操作権が復帰したときに自動的に操
作パネル１２₁からの入力がアクテイブとなりロ
ツクされていた入力情報が吐き出されコントロー
ラ１１１に入力され適宜実行される。すなわち操
作権が復帰したときにはそこでの未処理の仕事が
遂行される。これにより、操作権が復帰したとき
情報入力が未処理のままで残り、不合理状態で動
作を終了し、次の操作開始時等で操作ミスを誘発
するという如き危険性を防止することができる。

なお、ターミナルの数、共有メモリの数は実施
例での個数に限定されることなく、ターミナルの
場合はデバイスアドレスを、共有メモリの場合は
共有メモリアドレスを変更することにより増加す
ることができる。また、コントローラとその操作
パネルも同様にその個数を増加することができ
る。

（発明の効果）以上説明したように本発明によれば、操作権を
任意の時点で切換えることができ、更にこのよう
な切換が可能となつたことから、操作パネルより
操作した経過をそのまま引継いで更に詳細なレベ
ルの操作を可能とし、高度な現象解析及びエラー
からの回復が可能となる。即ち異常動作になつた
場合、操作権をより高度な解析能力を持つターミ
ナルへ移し、引続いて行われるターミナルの操作
によつて操作パネルでは不可能であつたメモリア
クセス等を可能とし、詳細なハードレジスタアク
セス等を行うことによつて異常原因の解析を容易
にする。

また、上述のようにメモリアクセス等が可能と
なることからプログラムの部分ロード（Load）
等の制御も可能となり、異常動作からの回復手段
も豊富になるという利点がある。

【図面の簡単な説明】

第１図は本発明のアナログLSI試験装置の一実
施例を示す要部構成図、第２図は従来のアナログ
LSI試験装置の一例を示す図、第３図は第１図に
おける動作説明のための構成図である。１……ターミナル、２０……計算機、２１……
ホストマイクロプロセツサ、２２……共有メモ
リ、１０₁，１０₂……計測モジユール、１１１…
…コントローラ、１１２……入力割込回路、１２
_１，１２₂……操作パネル、１３₁，１３₂，１４₁，
１４₂……測定器。

Claims

【特許請求の範囲】１計算機の下位階層として接続され、計算機に
より管理し制御される複数個の計測モジユールを
備え、各計測モジユールを被試験LSIに接続し被
試験LSIの各種動作試験を行うアナログLSI試験
装置において、前記各計測モジユールは、コントローラと、こ
のコントローラに与える情報を入力するための操
作パネルと、コントローラにより制御され被試験
LSIに対し必要な信号を供給すると共に被試験
LSIより測定信号を得てコントローラに与える測
定器より構成され、前記コントローラは操作パネルからの入力情報
を受付け保持する入力割込回路を備え、この入力
割込回路からの情報あるいは計算機からの情報に
基づいて測定器を制御する機能を有し、前記計算機は、ホストプロセツサ部分と、前記
コントローラを操作する権利に係わるメツセージ
を記憶する共有メモリより構成され、前記各計測
モジユールのコントローラに対して情報の授受を
行なうと共に、得られた情報をもとに適宜の解析
を行なう機能を備え、前記ホストプロセツサ部分に対して情報を入力
するターミナルを具備し、通常はコントローラを操作する権利が
放棄されるまでは先に確立した操作する権利が保
持され、特に操作の途中で前記操作する権利を強
制的に計算機側へ切換える場合は、 (1) 前記共有メモリ経由でターミナルからの強制
終了要求メツセージを受けると前記コントロー
ラは操作パネルからの情報入力をロツクして入
力割込回路に保持するようにし、共有メモリ経
由で割込入力ロツク完了メツセージを前記ホス
トプロセツサ部分へ送り、 (2) 前記入力割込回路ロツク完了メツセージによ
りコントローラを操作する権利が計算機側に移
り、前記ターミナルからの情報に基づきホスト
プロセツサ部分がコントローラを制御し、 (3) 前記ターミナルの入力によりコントローラを
操作する権利が放棄されると、コントローラは
共有メモリ経由でその権利放棄を知り入力割込
回路のロツク状態を解除し保持されていた入力
情報の吐き出しと操作パネルからの新たな入力
情報を受付けるようにして行われる構成としたことを特徴とする
アナログLSI試験装置。