JPH0548981A - デジタルテレビジヨン信号処理回路 - Google Patents

Abstract

(57)【要約】 【目的】メモリの増大やコストの増大が無く、処理可能
な入力信号の上限周波数を高くできる回路を得る。 【構成】ＬＰＦ６、ＢＰＦ２１は入力信号の全帯域をカ
バーしＡ／Ｄ変換器８に供給する。入力信号の色信号帯
域はＢＰＦ１０で取り込まれ入力信号の高域の成分が加
算器２３で加算されＡ／Ｄ変換器１２に供給される。Ａ
／Ｄ変換器８、１２は互いに異なる位相のサンプリング
クロックでその入力をデジタル化し、互いの出力の折り
返し成分を逆極性で出力する。Ａ／Ｄ変換器８の出力は
Ｙ／Ｃ分離回路９でＹ信号を抽出される。一方、Ａ／Ｄ
変換器１２の出力は、ＢＰＦに供給され色信号帯域を除
くＹ信号成分を抽出され、選択回路２６に供給される。
選択回路ではＹ／Ｃ分離回路９とＢＰＦ２４の出力を交
互に選択して内挿し、折り返し成分をキャンセルし、広
帯域の信号成分を抽出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はデジタルテレビジョン
信号処理回路に関する。

【０００２】

【従来の技術】近年、特にＮＴＳＣ対応の映像メディア
では、ＳＶＨＳビデオテープレコーダ（以下ＳＶＨＳ−
ＶＴＲと記す）に対応した機種が増加している。この普
及とともにテレビジョンシステムにおいてもＳＶＨＳ対
応の機種が開発されている。このことはデジタルテレビ
ジョン受像機においても同様である。

【０００３】図１３にはＳＶＨＳに対応したデジタルテ
レビジョン受像機の構成を示している。なお、これ以降
説明するデジタル方式のテレビジョンではシステムクロ
ックを全て色副搬送波周波数Ｆscの４倍、即ち４Ｆscと
して説明し周波数特性は全てゲインをＧ、水平周波数を
μとして示している。

【０００４】図１３の端子１には、４Ｆscまでの信号帯
域（図３（Ｃ））を持ったＮＴＳＣ信号（通常のビデオ
信号）若しくはＳＶＨＳ−Ｙ信号が供給される。端子１
に導入された信号は、低域通過フィルタ６に入力され
る。この低域通過フィルタ６は、図１３（Ｄ）に示すよ
うな周波数特性を有する。つまり２Ｆscを堺とした低域
通過特性を持ち、４Ｆscでサンプルするときの折り返し
周波数以上の周波数成分を除去している。低域通過フィ
ルタ６の出力信号は、クランプ回路７に供給される。ク
ランプ回路７は、次のＡ／Ｄ変換器８の入力レベルに合
わせて入力端子１５から与えられるリファレンス電圧を
目標に入力信号の直流レベル（ＤＣレベル）を一定化さ
せている。クランプ回路７の出力信号は、Ａ／Ｄ変換器
８でデジタル信号に変換された後、Ｙ／Ｃ分離回路９に
送られる。この時、Ａ／Ｄ変換器８の出力信号は、折り
返し成分をもっている。Ｙ／Ｃ分離回路９ではＮＴＳＣ
信号入力時において、周波数多重されているＹ信号とＣ
信号とを分離し、ＳＶＨＳ−Ｙ信号入力時は、特に信号
処理は行わず入力信号をそのまま出力することで入力信
号に含まれるＹ信号を抽出している。抽出されたＹ信号
は、Ｄ／Ａ変換器１７でアナログ信号に変換され低域通
過フィルタ１８で再び帯域制限を受ける。この低域通過
フィルタ１８は、低域通過フィルタ６の周波数特性と同
じような周波数特性を持っている。従って、出力端子３
には図１４（Ｆ）に示すような２Ｆscまでの周波数成分
をもったＹ信号が得られる。

【０００５】一方、入力端子２には、ＳＶＨＳ−Ｃ信号
が供給される。この信号は選択回路５に供給される。選
択回路５には、入力端子１も接続されている。選択回路
５は、ＮＴＳＣ信号処理時には端子１の信号を選択し、
ＳＶＨＳ信号処理時には端子２の信号を選択する。選択
回路５で選択された信号は、帯域通過フィルタ１０に供
給される。図１４（Ｂ）には、帯域通過フィルタ１０の
周波数特性を示している。このフィルタは、Ｆscを中心
としたＣ信号帯域（Ｆsc−ａ〜Ｆsc＋ｂ）を通過帯域に
持っている。帯域通過フィルタ１０の出力信号は、クラ
ンプ回路１１に供給される。クランプ回路１１は、クラ
ンプ回路７と同様に入力端子１６から与えられるリファ
レンス電圧を目標に入力信号の直流レベル（ＤＣレベ
ル）を一定化させている。クランプ回路１１の出力信号
は、Ａ／Ｄ変換器１２でデジタル信号に変換された後、
Ｙ／Ｃ分離回路１４に送られるとともに４Ｆscクロック
発生回路１３にも送られる。このときＡ／Ｄ変換器１２
の出力信号は、Ａ／Ｄ変換器８と同様に本来のＣ信号の
他に２Ｆscを堺にして図１４（Ｅ）に斜線で示されるよ
うな折り返し成分を含んでいる。クロック発生回路１３
では、Ａ／Ｄ変換器１２から与えられるデジタル信号の
うち色搬送波の基準となるバースト信号に位相が同期
し、しかも周波数が４倍となるように制御されたクロッ
クを発生する。なお、発生したクロック信号は、Ａ／Ｄ
変換器８、１２以外に図１３には図示していないが、デ
ジタルシステムのあらゆる回路に送られている。そして
Ｙ／Ｃ分離回路１４は、Ｙ／Ｃ分離回路１９とは逆にＣ
信号を抽出するような特性となっており、抽出されたＣ
信号はＤ／Ａ変換器１９でアナログ信号に変換される。
Ｄ／Ａ変換器１９の出力信号は、低域通過フィルタ２０
に与えられるが、この低域通過フィルタ２０は低域通過
フィルタ１８と同様に２Ｆscを堺とした低域通過特性を
持っている。従って、出力端子４には図１４（Ｇ）に示
すような折り返し成分の全く無いＣ信号が得られること
になる。

【０００６】

【発明が解決しようとする課題】上記したデジタル信号
処理方式のテレビジョンシステムでは、処理可能な入力
信号の上限周波数はデジタル信号に性質上折り返し周波
数である２Ｆscまでに限られてしまう。本来ＮＴＳＣオ
ンエアー信号の周波数帯域は約４ＭＨｚに制限されてい
るので、処理可能の入力信号の上限周波数を４Ｆscに設
定しても問題はないが、近年の映像メディア、例えばＳ
ＶＨＳ対応のＶＴＲやレーザーディスク、コンピュータ
グラフィックスなど高精細な映像を映出する機器が普及
している。このために高い周波数帯域の信号を処理する
ためにデジタルテレビジョンシステムにも入力信号の広
帯域化が求められている。しかしながら、上記したよう
なデジタルテレビジョンシステムでは、デジタル信号の
性質上クロック周波数の１／２以上の周波数で折り返し
成分を発生してしまう。従ってクロック周波数の１／２
である２Ｆscが処理可能な上限周波数となってしまう。

【０００７】そこで処理可能な周波数を高くするために
クロックの周波数を上げていくと当然１クロックに与え
られる時間が短くなり、このため各種のデジタル処理回
路において高速化が要求されてくる。さらに最近のテレ
ビジョンシステムでは、数ライン若しくは数フィールド
の遅延回路を用いたシステムが多く、デジタルテレビジ
ョンシステムではこの遅延回路にメモリが通常は使用さ
れている。従ってクロックの周波数を上げた場合、当然
単位時間におけるデ−タの数が増え同じ遅延時間を得る
ために、メモリの容量を増大する必要が出てくる。この
結果、メモリ容量増大のためシステムのハードウエアが
増大し、さらにＬＳＩの高速化のためにＬＳＩの消費電
流や放熱に対する対策が必要となりコストの増大を招い
てしまう。また、この高域成分をアナログ的に補償しよ
うとすると、デジタル回路におけるシステム遅延量を補
償するために高帯域で遅延量の多いアナログ遅延回路が
必要になっている。

【０００８】そこでこの発明、メモリの増大やコストの
増大が無く、処理可能な入力信号の上限周波数を高くす
ることができるデジタルビデオ信号処理回路を提供する
ことを目的とする。

【０００９】

【課題を解決するための手段】この発明は、入力信号が
供給され総合的には全帯域をカバーするように設定され
た第１の帯域制限手段と、前記入力信号が供給され所定
の帯域の成分を取り出す第２の帯域制限手段と、前記第
１、第２の帯域制限手段の出力が供給され、互いに異な
るサンプリング位相でデジタル化する第１、第２のアナ
ログデジタル変換手段と、前記第１のアナログデジタル
変換手段の出力に所定の処理を施し、必要な信号成分を
得る信号処理手段と、前記第２のアナログデジタル変換
手段の出力から前記必要成分と同じ帯域の成分を抽出す
る第３の帯域制限手段と、前記信号処理手段と前記第３
の帯域制限手段からの出力を交互に内挿し、折り返し成
分をキャンセルするとともに、システムクロックで規定
される折り返し周波数以上の周波数成分を含む信号を再
生する折り返し成分除去手段とを備えるものである。

【００１０】

【作用】上記の手段により、デジタルシステムのクロッ
ク周波数を高くしたりあるいは高帯域のアナログ遅延回
路を必要とすることなく処理可能な入力信号の上限周波
数を高くすることが可能となり、より高精細な画像を再
現できるデジタルテレビジョンシステムを得ることがで
きる。

【００１１】

【実施例】以下、この発明の実施例を図面を参照して説
明する。

【００１２】図１はこの発明の一実施例である。入力端
子１にはＮＴＳＣ信号（通常のビデオ信号）若しくはＳ
ＶＨＳ−Ｙ信号が供給される。入力端子１の信号は、低
域通過フィルタ（ＬＰＦ）６、帯域通過フィルタ（ＢＰ
Ｆ）２１、選択回路５に導かれる。図２（Ａ）は、低域
通過フィルタ６の周波数特性であり、このフィルタはＦ
sc＋ｂを堺とした低域通過特性を持つ。また図２（Ｂ）
は帯域通過フィルタ２１の周波数特性であり、このフィ
ルタはＦsc＋ｂ〜３Ｆsc−ａの信号を通過させるような
帯域通過特性を持ち、しかもゲインは１／２である。低
域通過フィルタ６と帯域通過フィルタ２１の出力信号
は、加算器２２で加算される。そして加算器２２の出力
（直流（ＤＣ）成分から３Ｆsc−ａの成分）は、クラン
プ回路７に入力される。従ってクランプ回路７の出力信
号の周波数特性は、図３（Ａ）に示すような特性とな
る。

【００１３】一方、入力端子２にはＳＶＨＳ−Ｃ信号が
供給される。選択回路５は、ＮＴＳＣ信号処理時には、
端子１からのＮＴＳＣ信号を選択し、ＳＶＨＳ信号処理
時は、端子２からのＳＶＨＳ−Ｃ信号を選択する。選択
回路５の出力信号は、帯域通過フィルタ（ＢＰＦ）１０
に供給される。この帯域通過フィルタ１０は図２（Ｂ）
に一点鎖線で示す周波数特性を持つ。つまりＦscを中心
としたＣ信号帯域（Ｆsc−ａ〜Ｆsc＋ｂ）の信号成分を
取り出す。帯域通過フィルタ１０、２１の出力信号は、
加算器２３で加算され、次のクランプ回路１１に供給さ
れる。従って、クランプ回路１１の出力信号の周波数特
性は、図３（Ｃ）に示すようにＦsc近傍（Ｆsc−ａ〜Ｆ
sc＋ｂ）に存在するＣ信号成分と、Ｆsc＋ｂから３Ｆsc
−ｂの周波数帯域を持った輝度（Ｙ）信号となる。

【００１４】クランプ回路７、１１は、それぞれ入力端
子１５、１６から与えられるリファレンス電圧を目標に
次のＡ／Ｄ変換器８、１２の各入力信号のＤＣレベルを
一定化させる。

【００１５】Ａ／Ｄ変換器１２の出力信号は、まずクロ
ック発生回路１３に与えられる。クロック発生回路１３
では、Ａ／Ｄ変換器１２から与えられるデジタル信号の
うち色搬送波の基準となるバースト信号に位相が一致
し、しかも周波数が４倍となるように制御されたクロッ
クを発生する。尚、発生したクロック信号は、Ａ／Ｄ変
換器８、１２以外に図示していないがデジタルシステム
のあらゆる回路に送られている。

【００１６】Ａ／Ｄ変換器８、１２では、クロック発生
回路１３から送られてくる４Ｆscサイクルのクロック信
号をもとに信号をデジタル化するが、この実施例におい
ては１８０°移相器２５によって２つのＡ／Ｄ変換器
８、１２がお互いに逆位相でサンプリングされる構成と
なっている。

【００１７】Ａ／Ｄ変換器８、１２から出力されるデジ
タル信号の周波数特性は、図３（Ｂ）、図３（Ｄ）に示
すようになる。図示するようにともに本来の信号に加え
て折り返し周波数の２Ｆscを境に斜線で示す折り返し成
分が発生している。ここで注目すべき点は、折り返し成
分の符号がお互いに逆符号になっていることである。

【００１８】これ以降はまずＹ信号の抽出について説明
する。Ａ／Ｄ変換器８の出力信号は、Ｙ／Ｃ分離回路９
に供給され、ここではＹ信号のみが抽出される。従って
Ｙ／Ｃ分離回路９の出力Ｙ信号の周波数特性は、Ａ／Ｄ
変換器８と同じく図３（Ｂ）に示されるようにＦsc＋ｂ
より上の高域部分に斜線で示される折り返し成分を持っ
たものとなる。一方、Ａ／Ｄ変換器１２の出力信号は、
帯域通過フィルタ２４と減算器２７に供給される。帯域
通過フィルタ２４は、図２（Ｅ）に示すようにＦsc＋ｂ
を境とし、かつ２Ｆscを折り返し周波数とする帯域通過
型のデジタルフィルタになっており、Ａ／Ｄ変換器１２
の出力信号に含まれるＦsc＋ｂよりも高域のＹ信号を取
り出している。図３（Ｅ）にこの帯域通過フィルタ２４
の実際の出力信号の周波数特性を示している。ここでも
依然として斜線で示される折り返し成分が残留している
が、図３（Ｂ）に示されるＹ／Ｃ分離回路９の出力信号
と比較するとＦsc＋ｂから３Ｆsc−ｂの周波数帯域に関
して本来の信号成分は同符号であるが、折り返し成分に
関しては符号が全く逆になっている。この帯域通過フィ
ルタ２４の出力Ｙ信号と、Ｙ／Ｃ分離回路９から出力さ
れる出力Ｙ信号とは選択回路２６に入力される。選択回
路２６は交互に入力信号を内挿するものでサンプルレー
トを２倍の８Ｆscに上げている。選択回路２６の出力信
号は、図３（Ｆ）に示されるようにＦsc＋ｂから３Ｆsc
−ｂに周波数帯域においては、帯域通過フィルタ２４と
Ｙ／Ｃ分離回路９の出力信号のうち本来の信号は同符号
であるが、折り返し成分は全く逆符号である。このため
Ｆsc＋ｂから３Ｆsc−ｂに周波数帯域に存在した折り返
し成分は相殺され、本来の信号のみが取り出されてい
る。しかもここではもともと選択回路２６に入力される
信号のうち、Ｆsc＋ｂ〜Ｆsc−ｂの帯域の本来の成分は
１／２ゲインであるから双方を加え合わせると元のゲイ
ン１の信号となり、低域側の成分のゲインと合わせるこ
とにもなる。

【００１９】選択回路２６の出力信号は、その後Ｄ／Ａ
変換器１７に入力され、アナログ信号に変換される。Ｄ
／Ａ変換器１７の出力信号は、図２（Ｃ）に示されるよ
うな３Ｆsc−ｂを境とした低域通過型特性をもつ低域通
過フィルタ１８に供給される。Ｄ／Ａ変換器１７の出力
信号には、図３（Ｆ）の斜線に示されるように３Ｆsc以
上の高域成分に折り返し成分が残留しており、低域通過
フィルタ１８ではこの折り返し成分を除去している。従
って、出力端子３には、図３（Ａ）に示すようにＤＣか
ら３Ｆsc−ｂまでの周波数成分を有するＹ信号を得るこ
とができる。次にＣ信号の抽出について説明する。

【００２０】まず減算器２７ではＡ／Ｄ変換器１２の出
力信号に含まれているＹ信号の高域成分が除去される。
減算器２７からは、図３（Ｇ）に示すようにＣ信号の存
在するＦsc近傍の信号成分が取り出される。減算器２７
の出力信号は、図３（Ｇ）に示すような周波数特性であ
り、２Ｆsc以下の周波数成分については、図１３のＡ／
Ｄ変換器１２の出力信号と全く同じ信号成分をもってお
り、これ以降は同一の信号処理を行うことによりＣ信号
を抽出できる。即ち、次にのＹ／Ｃ分離回路１４でＣ信
号のみが取り出され、Ｄ／Ａ変換器１９に供給されアナ
ログ信号に変換される。Ｄ／Ａ変換器１９の出力信号に
は、図２（Ｇ）に斜線で示すような折り返し成分が依然
として含まれているので、図２（Ｄ）に示す２Ｆscを境
とした低域通過特性を持つ低域通過フィルタ２０に供給
され帯域制限され、折り返し成分が除去される。この結
果、図３（Ｈ）に示すような折り返し成分の存在しない
Ｃ信号が出力端子４に得られる。

【００２１】上記の実施例による基本的な要件を述べる
と以下のようになる。即ち、入力信号が供給され総合的
には全帯域をカバーするように設定された第１の帯域制
限手段（６、２１）を有する。また入力信号が供給され
所定の帯域の成分を取り出す第２の帯域制限手段（１
０）を有する。さらに１、第２の帯域制限手段の出力が
供給され、互いに異なるサンプリング位相でデジタル化
する第１、第２のアナログデジタル変換手段（８、１
２）を備える。次に第１のアナログデジタル変換手段の
出力に所定の処理を施し、必要な信号成分を得る信号処
理手段（９）と、、第２のアナログデジタル変換手段の
出力から前記必要成分と同じ帯域の成分を抽出する第３
の帯域制限手段（２４）を備える。そして信号処理手段
と前記第３の帯域制限手段からの出力を交互に内挿し、
折り返し成分をキャンセルするとともに、システムクロ
ックで規定される折り返し周波数以上の周波数成分を含
む信号を再生する折り返し成分除去手段（２６）を備る
ものである。図４はこの発明の他の実施例である。

【００２２】図１の実施例と同じような構成部分には同
一符号を付している。但し、低域通過フィルタ６の周波
数特性は、図５（Ａ）、帯域通過フィルタ１７の周波数
特性は図５（Ｃ）、帯域通過フィルタ１０の周波数特性
は図５（Ｂ）に示すような特性である。低域通過フィル
タ６、帯域通過フィルタ１７の出力は加算器２２で加算
されるからＤＣから４Ｆscの周波数の信号成分となり、
次のクランプ回路７に供給される。

【００２３】一方、Ｃ信号の系統は、選択回路５により
選択された信号が帯域通過フィルタ１０に供給される。
帯域通過フィルタ１０は、Ｆscを中心としてＦsc−ａ〜
Ｆsc＋ｂの成分を抽出するもので、その出力信号は加算
器２３に入力され、帯域通過フィルタ２１の出力と加算
され、その加算出力がクランプ回路１１に供給される。
クランプ回路７、１１は、それぞれ入力端子１５、１６
から与えられるリファレンス電圧を目標に次のＤ／Ａ変
換器８、１２の入力信号ＤＣレベルを一定化させてい
る。

【００２４】Ａ／Ｄ変換器１２の出力信号は、まずクロ
ック発生回路１３に供給される。クロック発生回路１３
は、Ａ／Ｄ変換器１２から与えられるデジタル信号のう
ち色搬送波の基準となるバースト信号にサンプル位相が
一致し、しかも周波数が４倍のクロックを発生する。発
生したクロック信号は、Ａ／Ｄ変換器８、１２以外に図
示していないがデジタルシステムのあらゆる回路に送ら
れてくる。

【００２５】Ａ／Ｄ変換器８、１２ではクロック発生回
路１３から送られてくる４Ｆscサイクルのクロック信号
をもとに信号をデジタル化するが、この実施例において
は１８０°移相器２５によって２つのＡ／Ｄ変換器８、
１２がお互いに逆位相でサンプリングする構成となって
いる。このＡ／Ｄ変換器８、１２から出力されるデジタ
ル信号の周波数特性は、図６（Ａ）、（Ｂ）に示すよう
に、折り返し周波数２Ｆscを境にして斜線で示す折り返
し成分が発生している。これ以降はまずＮＴＳＣ−Ｙ信
号の抽出について説明する。

【００２６】Ａ／Ｄ変換器８の出力信号は、まずＹ／Ｃ
分離回路９に供給され、Ｙ信号のみが抽出される。Ｙ／
Ｃ分離回路９の出力信号は、帯域通過フィルタ３７と減
算器３８に供給される。帯域通過フィルタ３７の出力
は、選択回路４５を介して減算器３８に供給される。

【００２７】帯域通過フィルタ３７は、図５（Ｅ）に示
されるように、帯域通過フィルタ１０と同様にＦsc−ａ
〜Ｆsc＋ｂの通過帯域を持つサンプル周波数４Ｆscのデ
ジタルフィルタになっており、減算器３８と組み合わせ
られて、上記周波数成分とそれ以外の成分の分離を行
う。帯域通過フィルタ３７の出力信号の周波数特性は、
図６（Ｃ）に示すようになる。ここでも斜線で示す折り
返し成分が残留している。減算器３８から得られる上記
Ｆsc−ａ〜Ｆsc＋ｂ以外の周波数成分は、選択回路３９
で０と４Ｆscの制御信号で８Ｆscサイクル毎に交互に切
り換えていわゆるゼロ内挿されサンプルレートを８Ｆsc
に上げられて次の補間回路（ＩＰＦ）４２に供給され
る。この補間回路４２の周波数特性は低域通過フィルタ
６と同じく図５（Ａ）に示されるように２Ｆscを境とし
た低域通過特性を持っている。図６（Ｄ）には補間回路
４２の出力信号の周波数特性を示している。ここでは図
６（Ａ）に示されるＹ信号の特性に対して帯域通過フィ
ルタ３７と減算器３８でＦsc−ａ〜Ｆsc＋ｂの周波数成
分が除去され、さらに補間回路４２で上限周波数を２Ｆ
scに制限しているが、斜線で示される折り返し成分は依
然として残っている。この実施例では、この折り返し成
分を除去するためにＣ信号用のＡ／Ｄ変換器１２をの出
力を利用している。

【００２８】まずＡ／Ｄ変換器１２の出力信号は、減算
器３２とＹ／Ｃ分離回路１４に供給されている。Ｙ／Ｃ
分離回路１４は、Ｆsc−ａ〜Ｆsc＋ｂの周波数帯内に存
在するＣ信号成分を分離し、分離したＣ信号成分を減算
器３２に供給している。従って減算器３２では、Ａ／Ｄ
変換器１２の出力に含まれるＹ信号成分を抽出すること
になる。図６（Ｂ）には、減算器３２から得られるＹ信
号成分の周波数特性を示している。ここでも折り返し周
波数の２Ｆscを境に斜線で示す折り返し成分が発生して
くる。しかしながら、Ａ／Ｄ変換器８に対してクロック
の位相が１８０°ずれているために本来の信号の符号は
同一であるが、折り返し成分の符号は図６（Ａ）とは逆
になっている。

【００２９】減算器３２の出力信号は、帯域通過フィル
タ３５と減算器３６に供給される。帯域通過フィルタ３
５の出力は、選択回路４６を介して減算器３６に供給さ
れるとともに選択回路４０に供給される。帯域通過フィ
ルタ３５は、図５（Ｅ）に示すように帯域通過フィルタ
３７と同様にＦsc−ａ〜Ｆsc＋ｂの通過帯域を持つサン
プル周波数４Ｆscのデジタルフィルタになっており、帯
域通過フィルタ３７、減算器３８と同じく減算器３６と
組み合わせられて上記周波数成分とそれ以外の信号成分
とを分離する。帯域通過フィルタ３５の出力信号の周波
数特性は図６（Ｅ）に示している。ここでも斜線で示す
折り返し成分が残留しているが、図６（Ｃ）に示す帯域
通過フィルタ３７の出力信号とは折り返し成分のみが逆
符号となっている。このうち帯域通過フィルタ３５の出
力信号は、選択回路４０で帯域通過フィルタ３７の出力
信号と４Ｆscの制御信号で８Ｆscサイクル毎に交互に切
り換え内挿されサンプルレートが８Ｆscに上げられる。

【００３０】このとき前述したように帯域通過フィルタ
３５と帯域通過フィルタ３７の出力信号の周波数成分は
本来の信号が同じ符号であるのに対して、折り返し成分
は逆符号になっているため、内挿補間することで折り返
し成分は相殺され完全に除去され図６（Ｇ）に示すよう
なＦsc、３Ｆsc近傍に折り返しの無い信号が得られる。

【００３１】一方、減算器３６の出力信号はまず選択回
路３９と同様に選択回路４１でゼロと４Ｆscの制御信号
で８Ｆscサイクル毎に交互に切換えられいわゆるゼロ内
挿されサンプルレートを８Ｆscに上げられる。図６
（Ｆ）には選択回路４１の出力特性図を示している。減
算器３６についても図６（Ｄ）に示す補間回路４２の出
力特性に対して折り返し成分の符号が全く逆になってい
るが、本来の信号はＦsc、３Ｆsc近傍を除いて２Ｆscを
境に低域成分と高域成分が連続するような特性になって
いる。次に、加算器４３でこの選択回路４１の出力信号
は、補間回路４２の出力信号と加え合わせられる。この
とき、前述したように選択回路４０での内挿補間と同様
に選択回路３９と補間回路４２の出力信号の折り返し成
分の符号が全く逆になっているため折り返し成分は相殺
され完全に除去され、さらに、２Ｆscを境に低域成分と
高域成分とに分離されていた信号が連続化され、図６
（Ａ）に示されるような折り返しの無い信号が得られ
る。そして加算器４４で、図６（Ｇ）、図７（Ａ）に示
される選択回路４０と加算器４３の出力信号が加え合わ
せられ、図７（Ｂ）に示すような４Ｆscまでの折り返し
の存在しないＹ信号を得ることができる。

【００３２】他方、Ｃ信号の抽出については図６（Ｇ）
の信号を得るのと類似したステップを踏むことになる。
まず、Ｙ／Ｃ分離回路９から得られたＹ信号は、減算器
３１に供給され、Ａ／Ｄ変換器８の出力信号から減算さ
れる。これにより減算器３１からはＡ／Ｄ変換器８の出
力信号に含まれていたＣ信号が抽出される。このＣ信号
成分の周波数特性はＣ信号がＦsc付近に存在するために
図６（Ｃ）に示されるような斜線部に示す折り返し成分
を含んだ特性となる。またＹ／Ｃ分離回路１４から得ら
れるＣ信号は、前述したようにＡ／Ｄ変換器８と１２の
クロック位相が１８０°ずれているために図６（Ｅ）に
示すように図６（Ｃ）と比較すると本来の信号が同符号
であり、折り返し成分は逆符号の特性となっている。

【００３３】減算器３１とＹ／Ｃ分離回路１４の出力信
号は、選択回路３３で４Ｆscの制御信号で８Ｆscサイク
ル毎に交互に切換え内挿補間されサンプルレートを８Ｆ
scに上げられる。この内挿補間によってもともと異符号
であった折り返し成分は除去され図６（Ｇ）に示される
ような折り返し成分のないＣ信号を得ることができる。
選択回路３３の出力信号は、次に補間回路３４に入力さ
れる。補間回路３４は、補間回路４２と同様に図５
（Ａ）に示されるように２Ｆscを境にした低域通過特性
を持つ。この補間回路３４に選択回路３３の出力信号を
通過させることにより図６（Ｇ）に示される３Ｆsc近傍
の信号を除去し、図７（Ｃ）に示すようなＣ信号成分を
得ることができる。

【００３４】またＳＶＨＳ信号入力時においては、減算
器３２の出力信号には、図６（Ｂ）のＢの部分に示され
るようなＮＴＳＣ信号においてＣ信号帯域に存在したＹ
信号は含まれない。そこでこの場合は、帯域通過フィル
タ３７、３５の出力が選択回路４５、４６で停止される
ようになっている。この結果補間回路４２には、図７
（Ｄ）に示されるような２Ｆscまで連続した信号が得ら
れる。また選択回路４１には、減算器３２から得られる
図７（Ｅ）に示されるＹ信号の高域成分が得られること
になる。この後、双方が加算器４３で加え合わせられる
が、このとき図７（Ｄ）、（Ｅ）に示すように折り返し
成分の符号が逆符号になっているために、折り返し成分
は相殺されてしまう。そして選択回路４０には選択回路
４５、４６で入力信号が強制的にゼロにされているため
何も信号は出力されず、加算器４３の出力信号がそのま
ま出力端子３に導かれ図７（Ｂ）に示されるように折り
返し成分の存在しないＹ信号を得ることができる。、

【００３５】なおＣ信号の周波数帯域は、図６（Ｇ）に
示すようにＦsc近傍にのみ存在しているので出力デ−タ
を４Ｆscサンプルにサブサンプルるすることも可能であ
る。またこの実施例において、帯域通過フィルタ２１、
低域通過フィルタ６、補間回路３４はいずれも図５
（Ａ）、（Ｃ）の周波数特性略図において２Ｆscを境に
完全に周波数特性を切り分ける特性で示したが、必ずし
もこのような急俊な特性である必要はなく、例えば各々
が２Ｆscで−３dBとなるような逆特性を持つものでもよ
い。

【００３６】図１と図４に示した実施例において、使用
部品のばらつきや使用条件によっては、例えば低域通過
フィルタ６と帯域通過フィルタ２１においてゲインや遅
延量にアンバランスを生じると最終的に得られた信号に
歪みを生じさせてしまう。これを回避するためにはこの
アンバランス状態が発生しないように常に全体のゲイン
や遅延量に対して制御を加えなければならない。

【００３７】図８にはこの制御機能を備えたさらに他の
実施例を示している。この実施例では、制御機能と関係
の無い部分は省略し、図４と同一部には同一符号を付し
ている。

【００３８】上記アンバランス状態を検出するために、
テスト信号発生回路５０が用意される。テスト信号発生
回路５０について、図９を参照して説明する。入力端子
５１からタイミング発生回路５２にリセット信号が与え
られ、テスト信号発生期間中を示すタイミング信号ＴＳ
が出力端子５３に出力される。タイミング信号ＴＳは計
数回路５４のクリア端子にも供給される。計数回路５４
は、タイミング信号に従って計数を開始し、その計数値
をメモリ回路５５に与える。メモリ回路５５には予め同
図（Ｂ）に示すような波形を得るテスト用のデジタルが
記憶されており、計数値に従って読み出される。このデ
ータはＤ／Ａ変換器５６にてアナログ信号に変換されて
出力される。このテスト信号ＶＴは、直流レベルの期間
Ｔ１と三角波のような期間Ｔ２を有する。そして、この
期間を示すタイミング信号が、タイミング発生回路５２
から出力端子５８、５９にＳ１、Ｓ２として出力されて
いる。入力端子５１に与えられるリセット信号は、テレ
ビジョン画面に映出されていない期間例えば垂直帰線期
間やあるいは本来上記したアンバランス状態は、一度調
整してしまえば短期間で変化する性質のものではないた
めにテレビジョン装置の電源投入時やチャンネル切り換
え時に与えることも可能である。

【００３９】テスト信号発生回路５０から出力されたテ
スト信号は、図８の選択回路６０に与えられるとともに
タイミング信号ＴＳは、選択回路６０、６５、帯域通過
フィルタ２１の制御信号としても用いられる。

【００４０】図９（Ａ）には帯域通過フィルタ２１の構
成を示している。帯域通過フィルタ２１は、遅延器２１
ａ、２１ｂ、２１ｃ、係数器２１ｄ、２１ｅ、２１ｆ、
選択回路２１ｇ、２１ｈ、２１ｉ、加算器２１ｊにより
構成されている。この帯域通過フィルタ２１において
は、入力端子２１１からテスト信号が与えられた時に
は、選択回路２１ｇ、２１ｉからの出力信号を０に固定
し、このフィルタの帯域制限効果を失わせるとともに、
遅延器２１ｂからの出力信号をそのまま導き出すことに
より入力されたテスト信号に従来と同じ遅延のみを与え
て出力する。帯域通過フィルタ２１の出力信号は、図８
の可変遅延回路６１、ゲイン調整回路６２で位相ゲイン
制御回路６３からの制御信号に従ってゲインを制御され
る。選択回路６５は、テスト信号入力時にはタイミング
信号ＴＳによって−１を選択するように構成されてお
り、従って、次の加算器２２ではテスト時に限って低域
通過フィルタ６の出力信号を減算することになる。

【００４１】加算器２２の出力信号は、クランプ回路
７、Ａ／Ｄ変換器８を通してデジタル化され、端子３の
Ｙ／Ｃ分離用として出力される。また端子３の信号は位
相ゲイン制御回路６３にも与えられる。

【００４２】図１０（Ａ）には、位相ゲイン制御回路６
３の構成例を示している。Ａ／Ｄ変換器８の出力信号
は、端子６３１を介して先ず端子６３２から与えられる
クランプレベルを示す値を減算器６３４で差し引かれ、
この分のＤＣオフセットが除去される。減算機６３４の
出力信号は、積分回路６３５、６３６に入力される。ま
た積分回路６３５、６３６には、端子６３７から与えら
れるクロックと、端子６３８、６３９から与えられるテ
スト信号発生回路からのタイミングパルスＳ１、Ｓ２と
の論理積がアンド回路６４１、６４２て演算されて与え
られる。積分回路６３５、６３６は、図１０（Ｂ）に示
すような構成であり、加算器６５２、ラッチ回路６５
３、リミッタ６５４により構成れる。端子６５５には、
アンド回路からのクロックが供給され、累積積分を行
う。積分回路６３５、６３６の出力信号は、それぞれＤ
／Ａ変換器６４３、６４４でアナログ信号に変換され、
可変遅延回路６１、ゲイン調整回路６２に制御信号とし
て与えられる。

【００４３】即ち、テスト信号ＶＴ期間においては、低
域通過フィルタ６と、帯域通過フィルタ２１の出力の差
分を加算器２２で演算しこのテスト期間のうちＴ１期間
のレベル差で双方のゲイン誤差を検出している（テスト
信号はフラット）。そしてこの誤差分を積分回路６３
５、Ｄ／Ａ変換器６４３を介してゲイン調整回路６２に
フィードバックし、双方のゲインを一致させている。同
様にしてＴ２期間の差分値から双方の位相誤差を検出し
（テスト信号は傾斜）、この誤差分を可変遅延回路の制
御信号としてフィードバックし位相誤差を吸収してい
る。これにより各経路にフィルタが存在しても経路間で
アンバランスが生じることはない。

【００４４】図１１（Ａ）は、アンバランス状態が発生
しないように全体のゲインや遅延量を制御する他の実施
例である。この実施例では、上記のアンバランスを検出
するためにバースト信号を含む同期信号成分を利用して
いる。入力端子１から入力されたＮＴＳＣ若しくはＳＶ
ＨＳ−Ｙ信号は、低域通過フィルタ６で同図（Ｂ）に示
すように４Ｆscを境界とする低域信号成分に帯域制限さ
れる。低域通過フィルタ６からの出力信号は、帯域通過
フィルタ７１とクランプ回路７に供給される。帯域通過
フィルタ７１は、同図（Ｃ）に示すように４Ｆscでサン
プリングした時の折り返し周波数である２Ｆscを境界と
した帯域通過特性を有しており、Ｙ信号の高域成分を抽
出する。この時帯域通過フィルタ７１は、タイミング発
生回路５０から与えられるタイミング信号ＴＳ１により
後で説明する誤差検出期間においては帯域制限を行わ
ず、単なる遅延回路として動作する。抽出されたＹ信号
の高域成分はゲイン調整回路７２でその振幅の制御を受
け加算器２３に供給される。

【００４５】一方、Ｃ信号側は、選択回路５で入力信号
モードに応じて入力の選択が行われ、次の選択回路７３
に出力信号を与える。選択回路７３では、タイミング発
生回路５０からのタイミング信号ＴＳ１により後で説明
する位相ゲイン誤差検出期間のみ０を選択し、通常は選
択回路５からの信号を選択して帯域通過フィルタ１０に
与えている。帯域通過フィルタ１０ではＣ信号の存在す
るＦsc近傍のみの周波数成分に制限している。帯域通過
フィルタ１０からの出力信号は、加算器２３に入力さ
れ、ゲイン調整回路７２から与えられるＹ信号の高域成
分を加えられてクランプ回路１１に与えられる。

【００４６】クランプ回路７、１１では通常は各入力端
子１５、１６じゃら与えられる基準信号にしたＤＣ値の
一定化が行われるのであるが、この実施例では基準信号
は選択回路７４を介して与えられるようになっている。
そしてクランプ回路１１については前述の誤差抽出期間
のみ入力端子１６からあたえられているクランプ回路１
１と同一の基準信号に従って動作する。クランプ回路
７、１１からの出力信号は、Ａ／Ｄ変換器８、１２にそ
れぞれ与えられデジタル化される。このときＡ／Ｄ変換
器１２はクロック発生回路１４で発生された４Ｆscのク
ロックで動作するが、Ａ／Ｄ変換器８のクロック信号
は、可変遅延回路７５で位相ゲイン制御回路７６からの
制御信号によってその位相を制御されている。

【００４７】上記の実施例においては、低域通過フィル
タ６の通過帯域を４Ｆscとし、２Ｆsc以上の高域成分を
低域通過フィルタ６から抽出しこれをＣ信号側に加えて
いるが、本質的には図４に示した２つのＡ／Ｄ変換器
８、１０とこの実施例のＡ／Ｄ変換器８、１０に入力さ
れる信号の周波数帯域は全く同じである。

【００４８】Ａ／Ｄ変換器８の出力信号は、サンプル位
相変換回路７７に入力され、そのデジタルデータ位相を
Ａ／Ｄ変換器１２と同位相のデータサンプルに変換され
る。この後Ａ／Ｄ変換器１２とサンプル位相変換回路７
７の出力信号は、出力端子３、４を通じて図１のＡ／Ｄ
変換器８以降の各種信号処理に与えられるとともにタイ
ミング発生回路５０及び位相ゲイン制御回路７６に入力
されてＡ／Ｄ変換器８、１０から出力される信号のサン
プル位相とゲインのアンバランス状態を検出されること
になる。

【００４９】アンバランス状態を検出するためにこの実
施例では、まずタイミング発生回路５０から誤差検出期
間を示す信号ＴＳ１が入力信号の垂直ブランキング期間
のある特定の数ラインに応じて出力される。このタイミ
ング信号は前述したようにアンバランスは一度調整して
しまえば短期間で変化する性質のものではないため毎垂
直期間で出力する必要はなく、間欠的な信号でもさしつ
かえない。タイミング発生回路５０は、図１２（Ｃ）に
示すようにこの誤差検出期間において入力信号のうち同
期期間とバースト信号期間を示す信号Ｓ３、Ｓ４も同時
に出力する。選択回路７４は、このタイミング信号ＴＳ
１に従ってクランプ回路１１に与える基準レベルをクラ
ンプ回路７と同じ値としＡ／Ｄ変換器１２、８のＤＣレ
ベルを同じ値とする。同時に帯域通過フィルタ７１の帯
域制限を停止して単なる遅延回路として機能させ、さら
に選択回路７３から零を出力することで加算器２３から
はゲイン調整回路７２からの出力信号のみを出力され
る。即ち、タイミング発生回路５０から与えられる信号
ＴＳ１によってＡ／Ｄ変換器１２の入力信号をＡ／Ｄ変
換器８と同一の信号に切り換えている。そして位相ゲイ
ン制御回路７６ではこの２つのＡ／Ｄ変換器から得られ
る同一信号の情報から双方の誤差を検出しこれを可変遅
延回路７５、ゲイン制御回路７２へフィードバックす
る。、

【００５０】図１２（Ａ）は位相ゲイン制御回路７６の
構成例である。入力端子７６２、７６１にはそれぞれサ
ンプル位相変換回路７７、Ａ／Ｄ変換器１２からの信号
が入力される。入力された信号は、まず減算器７６３に
おいてその誤差が検出され、積分回路７６４に入力され
る。また入力端子７６５、７６６には、タイミング発生
回路５０からのタイミング信号Ｓ３とＳ４が与えられ
る。タイミング信号Ｓ３はアンド回路７６８において入
力端子７６７から供給されるクロックとの論理積がとら
れる。またタイミング信号Ｓ４はアンド回路７６９にお
いて入力端子７６７からのクロックとの論理積がとられ
る。アンド回路７６８の出力は積分回路７６３のクロッ
クとして用いられ、アンド回路７６９の出力は、積分回
路７７７のいクロックとして用いられる。積分回路７６
４では、２つのＡ／Ｄ変換器８、１２で変換されたデジ
タル信号のうちＤＣ成分しか存在しない水平同期期間の
レベル差を双方の経路のゲインの誤差として検出するこ
とになる。

【００５１】一方、入力端子７６１、７６２から入力さ
れた信号は、帯域通過フィルタ７７１、７７２で図１１
（Ｂ）に示すようなバースト信号の周波数成分であるＦ
sc近傍の信号成分に帯域制限される。この後、帯域通過
フィルタ７７１の出力信号は、Ｄタイプフリップフロッ
プ回路７７３と加算器７７４で１クロック前のデータと
の平均値が算出され、係数器７７５に入力され、ゲイン
が１／２倍に制限される。このあと減算器７７６で帯域
通過フィルタ７７２の出力信号とこの平均値との誤差が
検出される。そして次の積分回路７７７に入力される。
この積分回路７７７のクロックとしてはアンド回路７６
９からの出力が用いられている。この積分は、図１１
（Ｃ）に示すバースト信号期間ののみ減算器７７６から
の出力累積積分する動作となる。バースト信号のＲ−
Ｙ、Ｂ−Ｙ軸に位相ロックしたクロックによるサンプル
デタ（丸記し）に対して１８０度ずれたクロックでサン
プルされたデータ（×記し）は必ずその中間値を持って
いる。そこで入力端子７６２から入力されるサンプル位
相変換回路７７からの入力信号を、フリップフロップ回
路７７３と加算器７７４で、入力端子７６１から入力さ
れるＡ／Ｄ変換器１２のサンプルデータと同位相のデー
タに変換し減算器７７６で双方の差分値を抽出すること
で位相誤差信号を検出している。

【００５２】以上のように抽出されたゲイン及び位相誤
差信号は、それぞれ積分回路７６４、７７７で任意の時
定数が与えられた後、Ｄ／Ａ変換器７７８、７７９でア
ナログ信号に変換され、ゲイン調整回路７２、可変遅延
回路７５にフィードバックされ、双方の経路の誤差が零
になるように作用する。つまり２つのＡ／Ｄ変換器８、
１２から出力されるデジタルデータのゲインが一致し、
位相が１８０度ずれたサンプルになるような制御が得ら
れる。

【００５３】なお、この実施例においてはＹ信号の高域
成分を保証するためにＳＶＨＳ−Ｃ信号用のＡ／Ｄ変換
器を用いた例を示したが、必ずしもＡ／Ｄ変換器を用い
る必要はなく、例えばピクチャー・イン・ピクチャー
（ＰＩＰ）やあるいは専用のＡ／Ｄ変換器を用いてもよ
い。

【００５４】上記したようにこの発明では、Ｙ信号の折
り返し周波数以上の高域成分を補償するためにＳＶＨＳ
−Ｃ、あるいはＰＩＰなどで用いられる複数のＡ／Ｄ変
換器を利用して折り返し成分を除去している。したシス
テムクロックの周波数を高くしたりあるいは遅延量の多
いしかも高帯域なアナログ遅延回路を必要とせずに処理
可能な入力信号の上限周波数を従来のシステムに加えて
高くすることが可能となる。

【００５５】

【発明の効果】以上説明したようにこの発明によれば、
メモリの増大やコストの増大が無く、処理可能な入力信
号の上限周波数を高くすることができる。

【図面の簡単な説明】

【図１】 この発明の一実施例を示す構成説明図。

【図２】 図１の回路の動作を説明するために示した各
部の特性図。

【図３】 同じく図１の回路の動作を説明するために示
した各部の特性図。

【図４】 この発明の他の実施例を示す構成説明図。

【図５】 図４の回路の動作を説明するために示した各
部の特性図。

【図６】 同じく図４の回路の動作を説明するために示
した各部の特性図。

【図７】 同じく図４の回路の動作を説明するために示
した各部の特性図。

【図８】 この発明のさらに他の実施例を示す構成説明
図。

【図９】 図８の一部の回路構成、信号タイミングを示
す図。

【図１０】 図８の一部の回路構成を示す図。

【図１１】 この発明のさらにまた他の実施例と回路の
特性を示す図。

【図１２】 図１１の一部回路とその動作を説明するた
めの特性及び信号タイミング及び波形を示す説明図。

【図１３】従来のデジタルビデオ信号処理回路を示す
図。

【図１４】図１３の回路の動作を説明するために示した
特性図。

【符号の説明】

５、２６、３３、３９、４０、４１、４５、６０、６５
…選択回路、６、１８、２０…低域通過フィルタ、７、
１１…クランプ回路、８、１２…Ａ／Ｄ変換器、９、１
４…Ｙ／Ｃ分離回路、１０、２４、３５、３７…帯域通
過フィルタ、１３…クロック発生回路、１７、１９…Ｄ
／Ａ変換器、２２、２３、４３、４４…加算器、２５…
１８０度移相器、２７、３２、３２、３６…減算器、３
４、４２…補間フィルタ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入力信号が供給され総合的には全帯域を
   カバーするように設定された第１の帯域制限手段と、 前記入力信号が供給され所定の帯域の成分を取り出す第
   ２の帯域制限手段と、 前記第１、第２の帯域制限手段の出力が供給され、互い
   に異なるサンプリング位相でデジタル化する第１、第２
   のアナログデジタル変換手段と、 前記第１のアナログデジタル変換手段の出力に所定の処
   理を施し、必要な信号成分を得る信号処理手段と、 前記第２のアナログデジタル変換手段の出力から前記必
   要成分と同じ帯域の成分を抽出する第３の帯域制限手段
   と、 前記信号処理手段と前記第３の帯域制限手段からの出力
   を交互に内挿し、折り返し成分をキャンセルするととも
   に、システムクロックで規定される折り返し周波数以上
   の周波数成分を含む信号を再生する折り返し成分除去手
   段とを具備したとを特徴とするデジタルテレビジョン信
   号処理回路。
2. 【請求項２】 前記第１と第２のアナログデジタル変換
   手段におけるサンプリング位相は１８０度異なることを
   特徴とする請求項１記載のデジタルテレビジョン信号処
   理回路。
3. 【請求項３】 ＮＴＳＣ信号処理モードでは、前記第
   １、第２の帯域制限手段にはＮＴＳＣ信号が供給され、
   ＳＶＨＳ信号処理モードでは、前記第１の帯域制限手段
   にＳＶＨＳ−Ｙ信号が供給され、前記第２の帯域制限手
   段にＳＶＨＳ−Ｃ信号が供給されるように構成されたこ
   とを特徴とする請求項１記載のデジタルテレビジョン信
   号処理回路。
4. 【請求項４】前記第１の帯域制限フィルタの出力部に位
   相及びゲイン設定手段を有するとともに、所定期間にお
   けるテスト信号入力時に前記第１と第２のアナログデジ
   タル変換手段の出力の位相誤差及びゲイン誤差を検出
   し、前記位相及びゲイン設定手段の遅延量及びゲインを
   制御して前記誤差を無くす手段を有することを特徴とす
   る請求項１記載のデジタルテレビジョン信号処理回路。
5. 【請求項５】 前記第１のアナログデジタル変換手段の
   クロック入力経路には可変遅延手段を有し、所定期間に
   おけるテスト信号入力時に前記第１と第２のアナログデ
   ジタル変換手段の出力の位相誤差を検出し、前記可変遅
   延手段の遅延量を制御して前記誤差を無くす手段を有す
   ることを特徴とする請求項１記載のデジタルテレビジョ
   ン信号処理回路。