JPH05501041A - 高速パケットスイッチング装置および方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 バケツ　スイッチング　およ　゛ ［産業上の利用分野］ 本発明は、パケット切換通信網のための装置に関するものであり、詳述すると、 高速マルチプロセッサパケットスイッチング構成を使用する装置および方法に関 するものである。

データ取扱装置またはデータ通信装置間の通信を提供するのに、広範なレンジの 遠距離通信網の構成がここ数年提案されるかまたは実施されている。詳述すると 、パケットスイッチング装置が開発され、ホストコンピュータへのアクセスを提 供するネットワークでの低コストのデータ通信に対する需要を満足させている。

従来のパケット切換装置では、ディジタルデータセルまたはパケットが、端末、 コンビエータ、応用プログラムまたはそのほかのデータ取扱装置によって選択さ れた宛先へ送信される。宛先は別のデータ取扱またはデータ通信装置または系と することができる。多くのパケットスイッチ装置では、特別目的のコンピュータ がパケットスイッチングプロセッサ、すなわちパケットをネットワークを通じて 導（のに適当なようになされた通信プロセッサ、として使用されている。

パケットスイッチング装置のうちの一つの種別がネットワークを通ずる所定のバ スを利用し、複数のユーザにより発生せられたパケットは、パケットがネットワ ークを移動する際に、リンク設備およびスイッチ設備を共有する。これらの装置 においては、パケットが適当な宛先リンク設備を通じて先送りできるまで、パケ ットは、送信リンク間のノードに格納されねばならない。この種別のデータ伝送 装置は、バーチセル（仮想）回路または接続指向形伝送と呼ばれる。

別の種別のパケットスイッチング装置は無接続伝送を使用するもので、ネットワ ークを通ずるデータバスに関して何らの初期接続も要求しない、これらの装置で は、宛先のアドレスを含む個別のデータセルまたはパケットが、ソース（ｉｌ） から中間ノードを経て宛先へとネットワークを通じてルート指定される。

バーチセル回路装置は、Ｔｅ１ｅｎｅｔ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ社によ り設置された公衆網で使用されている。この装置は２レベル階眉を使用しデータ パケットをルート指定する。

一方の階層レベルは、それぞれがクラスター状のスイッチを使用する複数のハブ およびノードを使用するネットワークである。別のレベルは、それぞれのハブに 接続されたクラスター状の低レベルスイッチ、アクセス線およびトランクを有す るネットワークであるｍ　Ｔｅ１ｅｎｅｔ装置は、コンビ二一夕をパケット切換 ネットワークへ接続するためのインターフェースとして、Ｉｎｔｅｒｎａｔｉｏ ｎａｌ　Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ　ＵｎｉｏｎのＩｎｔｅｒｎａ ｔｉｏｎａｌ　Ｔｅｌｅｇｒａｐｈ　ａｎｄＴｅｌｅｐｈｏｎｅ　Ｃｏｎ５ｕｌ ｔａｔｉｖｅ　Ｃｏｍｍ１ｔｔｅｅ（ＣＣＩＴＴ）により公表されたｘ、７５プ ロトコルを使用する。プロトコルは３階層構造にて組織化されており、階層は物 理レベル、フレームレベルおよびパケットレベルと呼ばれる。Ｔｅ１ｅｎｅｔ装 置でバスをルート指定することは、各ハブから利用可能なリンクを指示するルー ト指定テーブルを使用するパケットスイッチングプロセッサによって決定される 。

Ｔｅ１ｅｎｅｔ装置で使用される従来のパケットスイッチングプロセッサは主メ モリユニットと、ユーザ線へのアクセスを制御するラインプロセッサと、パケッ トレベルでのルート指定を制御する中央処理装置（ＣＰＵ）とを備えている。中 央処理装置は、トランクトランクアクティブバーチセル回路のテーブルを使用し 、アクセスを要求しているユーザを接続するのに適当なハブおよびバーチセル回 路を識別する＊　Ｔｅ１ｅｎｅｔ装置では、ネットワークにデータを伝送するそ れぞれのユーザはまずバスを通じてそのデータパケットを主メモリに書き込まな ければならない。それぞれのユーザに関連付けられたラインプロセッサは、調停 ユニットの制御下で従来のトークン通過の構成に従ってバスへのアクセスを競う 。

従来のバーチセル回路パケットスイッチング装置の別の形式が、異なる所定の優 先度を有する複数のバスリクエストチェインを使用するものである。装置の各チ ェインは上述と類似の調停方式を使用する。

従来のパケットスイッチングネットワークのさらに別の例において、バスへのア クセスをめるユーザはまず選択される信号パターンを調停バスへ伝送しなければ ならない。この構成では、数個のラインユニットが同時にバスをドライブできる 。ドライブを行なうラインユニットは周期的にこれら信号パターンを読み取り、 そして他のリクエストの優先度に基づいて、それらの個々のリクエストを維持す るかまたは見捨てるかを決定する。このプロセスは、調停ユニットがウィナ−（ 勝者）を宣言するまで継続する。

ところが、従来のパケットスイッチング装置は、それらのバス調停方式からそし て帯域幅が制限されたバスを通じての主メモリへのパケットの書込み要求による 通信帯域幅および速度における重大な制限を受ける。

たとえば、トークン通過調停を使用する装置では、リクエストを発しているユニ ットは、そのユニットがバスへのアクセスを要求している唯一のプロセッサであ っても、トークンがチェインに沿ってそのユニットへ通過せられるまで、そのリ クエストを維持し且つアイドル状態に滞留しなければならない。トークンがユー ザからユーザへ通過せられる間、時間および通信チャンネル容量が浪費される。

そのため、この種別の一定の従来装置は、約１６４メガビツト／秒よりも大きく ないあるデータ伝送速度に制限されてしまう。

それゆえ、本発明の目的は、高められたパケット伝送速度を可能にする改善され たパケットスイッチング装置および方法を提供することである。

本発明の他の目的は、高帯域幅パケット転送を可能にするパケットスイッチング 装置および方法を提供することである。

本発明のさらに他の目的は、複数の要求プロセッサが、パケット切換ネットワー クへの実質的に瞬時のアクセスを受け取るのを可能にするパケットスイッチング 装置および方法を提供することである。

本発明のさらに他の目的は、広範なレンジの既存のまたは提案されているパケッ トプロトコルを取り扱うことのできる装置および方法を提供することである。

本発明のさらに別の目的は、パケットスイッチング動作およびアプリケーション プログラムプロセスの実質的に同時の取扱を可能にするパケットスイッチング装 置および方法を提供することである。

本発明の他の包括的な目的および特定の目的が部分的に明瞭となろうそして部分 的に以下で叙述されよう。

［発明の概要］ 上述の目的は、−組のノード間でディジタル信号パケットを選択的にスイッチン グするディジタルパケットスイッチング装！および方法を提供する本発明により 実現される。本発明は、それぞれが関連の内容参照可能メモリないし連想記憶要 素に結合されたプロセッサな宵する複数のプロセッシングセルを備える。メモリ 要素に電気的に結合されたパケットプロセッサが選択的にノードからパケットを 受信しそしてパケットを複数のメモリ要素のうちの少なくとも一つに送信するか 、メモリ要素からパケットを受信しそしてパケットを複数のノードのうちのすく なくとも一つへ送信する。

本発明の一様相は、複数のメモリ要素に記憶された情報を表示する信号のうちの 一つまたはそれ以上にアクセスするためにメモリ要素に結合されたメモリ管理要 素を備える。セル中プロセッサは、情報表示信号へのアクセスを要求するために アクセス要求要素を含む。アクセス要求要素は、所有権要求信号をも発生でき情 報表示信号への優先アクセスを要求する。

本発明の別の様相において、要求プロセッサに関連付けられたメモリ要素は、ア クセス要求信号をメモリ管理要素へ選択的に送信するための制御要素を含む、メ モリ管理要素はメモリ同一化（コヒーレンジ）要素をも含むことができる。これ ら同一化要素は、要求プロセッサに関連づけられたメモリ要素に物理記憶空間を 排他的に割り当てそして要求される情報表示信号をその中に記憶させることによ り、所有権要求信号に応答する。

本発明の別の様相は、複数のドメイン（０）のセグメントを有する第１のドメイ ンを含む複数の情報転送ドメインを含む、それぞれのドメイン（０）セグメント は、情報表示信号を転送するために、関連のバス要素と、このバス要素に接続さ れた第１の複数のプロセッシングセルを含む。それぞれのセルは、情報表示信号 を記憶するために中央プロセッサと関連の内容参照可能メモリ要素とを有する。

メモリ要素は、情報表示信号を転送するために、引き続き、関連の中央プロセッ サとバス要素とに接続されたインターフェース要素を含む。セルは、関連の中央 プロセッサ間の情報表示信号の転送が、それぞれのメモリ要素を通じてのみ起こ るように構成されている。

本発明のこの様相は、関連のバス要素と複数のルート指定要素とを有するドメイ ン（１）のセグメントを含む。

各ルート指定要素は、ドメイン（１）セグメントと関連のドメイン（０）セグメ ントとの間で情報表示信号を転送するために、ドメイン（１）セグメントに関連 付けられたバス要素およびドメイン（０）セグメントのうちの一つに関連付けら れたバス要素へ接続される。各ドメイン（０）セグメントに関連付けられたプロ セッシングセルは、ドメイン（１）セグメントを通じてのみドメイン（０）セグ メントの残余に関連づけられたプロセッシングセルと信号を転送できる。

本発明の別の様相において、上述の相互接続されたプロセッサは、第１の命令源 からの命令を含む命令のストリームを通常に処理するために、少な（とも一つの 内容参照可能なメモリ要素へ結合された第１のプロセッサを含み、他のプロセッ サのうちの少な（とも一つは、ノードとメモリ要素との間の双方向性のパケット 転送を行なうためのパケットプロセッサを含む。パケットプロセッサは、第１の 命令源からの命令と同様の方法でそしてこの命令のプロセッシングの順序（シー ケンス）に影響を与えることなく、第１のプロセッサにより処理されるべき一つ またはそれ以上の被挿入命令を挿入するための挿入要素を含む。

本発明の別の様相において、メモリ要素のうちの少な（とも一つは、一つまたは それ以上の情報表示信号を包含しそしてデータページの少なくとも一部分を形成 するデータサブページを含む。中央プロセッサのうちの少なくとも一つはアクセ ス要求信号を発生し、メモリ要素に記憶されたデータサブページへのアクセスを 要求するアクセス要求要素を含む。本発明のこの様相によれば、メモリ管理要素 は、要求する中央プロセッサに関連付けられたメモリ要素内に、要求されるデー タサブページに関連付けられるデータページについて物理記憶空間を割り当てそ して要求されるデータサブページをこの中に記憶させることにより、一定のアク セス要求信号に応答する。メモリ管理要素は、メモリ要素にて選択されたデータ ページに割り当てられた物理記憶空間の割当解除を行なうための割当て解除要素 を含む。この割当て解除は、要求されるデータサブページに関連付けられるデー タページについての物理記憶空間の割当てに先立ってまたはこれと実質的に同時 に行われる。

本発明の別の様相は、上述の多重ドメイン構成ならびに第１の命令源からの命令 を包含する命令ストリームを通常に処理するために選択される第１のプロセッサ とを含む６本発明のこの様相によれば、他の相互接続されるプロセッサのうちの 少なくとも一つは、ノードとメモリ要素との間の双方向性のパケット転送を行な うためのパケットプロセッサを含む、パケットプロセッサは、第１の命令源から の命令源からの命令と同様の方法でそしてこの命令のプロセッシング順序に影響 を与えることなく、第１のプロセッサにより処理されるべき一つまたはそれ以上 の被挿入命令を挿入するための挿入要素を含む。

本発明のさらに別の様相は、少な（とも一つの遠方のプロセッシングセルを含み 、それぞれの遠方のプロセッシングセルは、情報転送のために関連のメモリ要素 と結合された中央プロセッサを含む、遠方のセルへ結合されたリモートインター フェースモジニールが、遠方のプロセッシングセルに関連付けられたメモリ要素 と他のプロセッシングセルに関連付けられたメモリ要素との間で情報表示信号を 転送する。遠方のセルは他のセルから物理的に遠方の点に存在できそれゆえイン ターフェースモジュールは物理的に遠方の点と他のセルとの間で情報表示信号を 送信するための要素を含むことができる。詳述すると、リモートインターフェー スモジュールは、遠方のセルと他のセルとの間で情報表示信号を搬送するために ファイバオブチック伝送媒体を包含できる。

本発明の一様相によれば、パケットプロセッサは、ノードからディジタル信号パ ケットを受信するために、これらノードのうちの少なくとも一つと電気的に連絡 状態のパケット受信要素と、ノードから受信された各ディジタル信号パケットを 、ヘッダ部分とデータ部分とに分割するために、受信要素と電気的に連絡状態の パケット分割要素とを含む。

パケットプロセッサはまたパケット分割要素によって分割されたディジタル信号 パケットを記憶するために、パケット分割要素と電気的に連絡状態のバッファ要 素を含むパケット受信用のバッファ要素を包含する。パケットプロセッサは、パ ケット受信用バッファ要素およびメモリ要素と電気的に連絡状態のフレームプロ セッシング要素を別途に含む。これらフレームプロセッサは、パケット受信用バ ッファ要素からディジタル信号パケットを回収し、ディジタル信号パケットに対 して選択された処理を実行し、そしてディジタル信号パケットを複数のメモリ要 素に送信する。パケットプロセッサは、受信されたディジタル信号パケットをエ ラーに関して検査しそして検査動作の結果を受信ディジタル信号パケットのヘッ ダ部分とともに記憶させるためのエラー検査要素を含む。

本発明の別の様相において、セルは少な（とも一つの受信キュー（待ち行列）を メモリ要素に記憶するために受信キュー要素を含む、受信キエーはパケットプロ セッサから受信されるディジタル信号パケットを包含したデータ構造体を含む。

いずれのプロセッシングセルも処理を行なうため、選択されるパケットを受信キ ューから回収できる。セルは少なくとも一つの送信キエーをメモリ要素に記憶す るための送信キュー要素をも含む、ノードのうちの少な（とも一つに対応する送 信キューは、ノードのうちの少な（とも選択された一つへ送信されるディジタル 信号パケットを包含するデータ構造体を含む。

セルは、複数のプロセッサにより発生される制御信号に応答して、選択されるデ ィジタル信号パケットを受信キューから少なくともある選択される送信キューへ 選択的に転送するために、受信キュー要素および送信キュー要素と連絡状態のキ エーパケット用の転送要素をも含む。

なお、本発明の様相によれば、フレームプロセッサは、ディジタル信号パケット のうち選択されたものを受信キューへロードするための要素を包含する。フレー ムプロセッサは、ディジタル信号パケットのヘッダ部分に応答して、選択される ディジタル信号パケットを、パケット受信用バッファ要素から送信キューへ転送 するために、パケット受信用バッファ要素と電気的に連絡状態の直接パケット転 送要素をも包含できる。フレームプロセッサはディジタル信号パケットのヘッダ 部分に応答して、パケットを送信キューから回収するために、送信キニー要素へ 結合されたユニットをも含む。これらのパケットはパケット転送バッファ要素に 記憶されており、引き続き、パケット転送要素により選択されるノードへ伝送さ れる。

本発明の別の様相は、アプリケーションサービスキューを記憶させるために、少 なくとも一つのプロセッシングセルにアプリケーションサービスキュー要素を提 供する。このキューは、少なくとも一つのアプリケーションプログラムにしたが ってプロセッシングセルによるサービスを受けるパケットを包含したデータ構造 体を含む。パケットは、アプリケーションプログラムにしたがってプロセッサに より発生される制御信号に応答して、受信キューから応用サービスキューヘロー ドできる。

アプリケージ３ン完了キユー要素がアプリケーション完了キューを記憶させるた めに提供される。このキューは、アプリケーションプログラムにしたがってプロ セッシングセルにより発生されるパケットを包含したデータ構造体を含む。転送 要素が、選択されるパケットを、アプリケーション完了キューから送信キューへ ロードするために提供される。

以下、本発明を一定の図示の実施例の関係で叙述するけれども、当業者であれば 、本発明の精神または技術思想から逸脱することなく、種々の修正、追加および 削除が可能であることは明らかであろう。

［図面の簡単な説明］ 第１図は、本発明に従って構成されたパケットスイッチングネットワークの構成 を図示する模式図である。

第２図は従来の階層化された開放型システム相互接続（Ｏ３Ｉ）通信アーキテク チャを図示する模式図である。

第３図は、第２図のパケットスイッチング装置で使用される多重プロセッサ構造 を図示する模式図である。

第４図は、第３図の多重プロセッサ構造のプロセッシングセルの例を図示する。

第５Ａ図〜第５Ｃ図は、本発明により構成されたプロセッシングセルの実施例を 図示する。

第５Ｄ図および第５Ｅ図は、本発明による、パケットプロセッシングユニット（ ＰＳＵ）を包含したプロセッシングセルの詳細を図示する。

第６図は、第２図の装置でのパケットの流れを図示する。

第７図は、第５Ｄ図および第５Ｅ図の詳細を与える。

第８図は、第７図のパケットプロセッシングユニットでの受信キューへのパケッ ト転送を図示する。

第９図は、送信キューへのパケット転送を図示する。

第１０図は、送信キューから送信用ＦＩＦＯバッファへのパケットの転送を図示 する。

［実施例］ 第１図は本発明よるパケットスイッチングシステム１００を図示する。システム １００は、ローカルエリアネットワーク（ＬＡＮ）によりリンクされたデータ取 扱装置１１０と遠距離通信装置１１２と１０１．１．１０１．２、・・・、１０ １．Ｎで動作するアプリケーションプログラムとを含む複数のユーザを選択的に 相互接続する。システムユーザは、他の情報提供主体および相互交換キャリア１ １５をも含むことができる。システムは、後述する仕方でパケットスイッチング システム１００の動作を制御するために複数のプロセッシングセル１８を有する 多重プロセッサパケットスイッチング装置ｉｏを含む。

第１図に図示のユーザは、スイッチング網すなわちネットワーク１１６を通じて 多重プロセッサパケットスイッチング装！１０と通信を行なう。このスイッチン グ網は従来の設計とすることができ、たとえば、従来のＴｅ１ｅｎｅｔスイツチ ングネツトワークのハブおよびリンクを含むことができる。ユーザがデータを送 信すると、スイッチング網１１６は知られる態様でデータを処理し、従来のプロ トコルにしたがって構成されるディジタル信号パケットを発生する。パケットは 線１１８に沿って物理インターフェースモジエール１２０ヘルート指定できる。

また、パケットは、物理インターフェースモジュール１２０による受信の前に回 路スイッチ１１９ヘルート指定することも可能である。物理インターフェースモ ジュール１２０は、第６図との関係で後述するように、受信されたパケットを処 理し、そしてパケットをパケットスイッチング装置１０のプロセッシングセル１ ８へ送信する。図示の実施例は、後述する態様で、信号パケットの別途の処理動 作を実行するだめに、物理インターフェースモジュール１２０とプロセッシング セル１８との間に挿入されたフレーム用マルチプレクサ（多重化装置）／デマル チプレクサ（多重化解除装置）１２２を含む。

パケットスイッチング装置１０が、図面との関係で後述するように、アプリケー ションプログラム１０１を含むユーザにより発生された信号をパケットを受信し そしてそれぞれのパケットを選択されるエンドユーザに送信する。パケットスイ ッチング装置１０からユーザへ向かうパケットの伝送がパケット受信のそれと類 似の態様で達成される。

本発明の重大な特徴は、第１図に図示のパケットスイッチング装置ｌＯが開放型 システム相互接続（Ｏ３Ｉ）についての既存のＩＳＯ（国際標準化機構）基準モ デルと協働して動作できることである。第２図に図示のＩＳＯ基準モデルは階層 化された通信アーキテクチャについての標準となっている。

ＩＳＯ基準モデルおよび基本プロトコルの詳細な説明が参考のためここに合体せ られる、ＳｃｈｗａｒｔｚによるＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｎｅｔ ｗｏｒｋｓ：　Ｐｒｏｔｏｃｏｌｓ　Ｍｏｄｅｌｉｎａｎｄ　Ａｎａｌ　ｓｉｓ 、　Ａｄｄｉｓｏｎ−＋１ｅｓｌｅｙ、　１９８７において見出すことができる 。

本発明の別の重大な特徴は、提案される広帯域統合ディジタルネットワーク（Ｂ ｒｏａｄｂａｎｄ　ＩｎｔｅｇｒａｔｅｄＤｉｇｉｔａｌＮｅｔｗｏｒｋｓ　（ Ｂ−ＩＳＤＮ）　）および同期オブティカルネットワーク（５ｙｎｃｈｒｏｎｏ ｕｓ　０ｐｔｉｃａｌ　Ｎｅｔｗｏｒｋ（ＳＯＮＥＴ＋　）の標準と協働して動 作するパケットスイッチング装置の能力である。　Ｂ−ＩＳＤＮは高速ディジタ ル通信について出現した標準である。

Ｂ−ＩＳＤＮについての多重化およびスイッチングに関して公表された２大方法 が、同期式転送モード（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｔｒａｎｓｆｅｒ　Ｍｏｄｅ （ＳＴＭ））および非同期式転送モード（Ａｓｙｎｃｈｒｏｕｎｏｕｓ　Ｔｒａ ｎｓｆｅｒ　Ｍｏｄｅ　（ＡＴＭ）　）である。同期式時分割多重化技術および 回路スイッチング技術が同期式転送モードの原理に基づく。非同期式時分割多重 化および高速パケットスイッチングが非同期式転送モードの原理に基づ（。

最近の進歩にも拘らず、回路スイッチング技術は、爆発的に増大するトラフィッ クを効率よく担うことができない。転送する何らの情報もないとき、スイッチン グ網資源が浪費される。高速パケットスイッチングまたはＡＭ技術は、帯域幅が 複数のユーザ要求に基づいて動的に割り当てられるのでこれらの制限を除去する ６本発明の別の重大な特徴は、それゆえ、高速非同期式転送モード技術を支援す る能力である。

ＩＳＯモデルおよび類似のアーキテクチャに含意されるものが、ネットワーク通 信の問題は２つの構成要素に分解できるという認識である。第１のものは通信ネ ットワークそれ自身を含む。エンドユーザによりネットワークへ与久られるデー タは正しくそして時宜にかなった仕方で宛先に到着しなければならない０通信問 題の第２の構成要素は、エンドユーザへ最終的に与えられるデータは認識可能で あることそしてその正しい使用のために適宜の形式にあることを保証することの 必要性である。

Ｏ３Ｉ　（開放型システム相互接続）基準モデルは第２図に図示の７つの階層を 備える。下位の３階層２０１〜２０３は、通信問題の第１の部分を取り扱うネッ トワーク構造およびサービスを構成する。上位の４階層２０４〜２０７はエンド ユーザにサービスを提供する構成要素および動作を構成する。これらの階層はこ うしてネットワークにではなくエンドユーザに関連付けられる。

データリンク層２０２および物理層２０１は、理想的には、ネットワークの２つ のノード間の誤りなし通信リンクを提供する。物理層２０１の機能は、リンクの 一方の端部にて物理媒体に入力するビットが宛先端部に到着するのを保証するこ とである。この基本的なビット移送サービスを使用すると、データリンクプロト コル、これはまたフレームレベルプロトコルとも呼ばれる、の目的は、データの ブロックがリンクを誤りな（転送されるのを保証することである。

ネットワーク層２０３、これはパケットレベルとしてもまた知られる、の目的は 、ネットワークまたは複数のネットワークを通じて、ソースから宛先のノードの 方へ必要に応じてデータをルート指定することである。この層はフロー制御また はふくそう制御をも提供し、デッドロック状態を導く可能性がある、ノードのバ ッファや伝送リンクなどのネットワーク資源が満杯になることを防止する。これ らの機能を実行する際に、ネットワーク層は、下位のデータリンク層のサービス を使用し、ネットワークをあるルートに沿ってリンクの一方の端部に送偏された データのブロック、すなわちパケット、が誤すな（宛先に到着することを保証す る。

これらネットワークの目的およびパケットスイッチングの機能は、第１図に図示 のパケットスイッチング装置１０の複数セル構成を利用することにより有利に与 えられる。詳述すると、第１図に図示の多重プロセッサ構造体１０が、プロセッ シングセルから成るただ一つのリングまたはドメインを包含するけれども、構造 体は第３図に図示されるように複数のドメインを有するよう拡張可能である。

第３図は、本発明のパケットスイッチングの実施と関連して使用できる多重プロ セッサ構造体ｌＯを図示する。

この種別の構造体が、多重プロセッサディジタルデータプロセッシングシステム について１９８７年１２月２２日出願の本出願人による米国特許出願第１３６． ９３０号に開示されているので参考にされたい。

図示の多重プロセッサ構造体ｌＯは、ドメイン（０）、ドメイン（１）およびド メイン（２）の３つの情報転送ドメインを包含する。各情報転送ドメインは、バ ス要素および複数のセルインターフェース要素によって特徴付けられる一つまた はそれ以上のドメインセグメントを包含する。詳述すると、図示のシステム１０ のドメイン（０）は、それぞれ１２Ａ、１２Ｂ、１２Ｇ、１２０．１２Ｅおよび １２Ｆと指定された６つのセグメントを包含する。同様に、ドメイン（１）はセ グメント１４Ａおよび１４Ｂを包含しそしてドメイン（２）はセグメント１６を 包含する。

ドメイン（０）の各セグメント、すなわちセグメント１２Ａ、１２Ｂ、・・・１ ２Ｆは複数のプロセッシングセルを包含する。たとえば、図示されるように、セ グメント１２Ａがセル１８Ａ、　１８Ｂおよび１８Ｇを包含し、セグメント１２ Ｂが、セル１８Ｄ、１８Ｅおよび１８Ｆを包含する（以下同様）、これらのセル はそれぞれ、セル内プロセッサバス（図示せず）で相互接続される中央プロセッ シングユニットおよびメモリ要素を包含する０本発明の好ましい実施によれば、 各セルに包摂されるメモリ要素はその関連の中央プロセッシングユニットにより 使用される全ての制御信号およびデータ信号を格納する。

図示の通り、各ドメイン（０）セグメントは、情報表示信号をセグメントのセル 間で転送するための通信路を提供するバス要素を有するものとして特徴付けるこ とができる。こうして図示のセグメント１２Ａがバス２０Ａによって、セグメン ト１２Ｂが２０Ｂによって、セグメント１２Ｇが２００（以下同様）によって特 徴付けられる。　１９８７年１２月２２日出願の本出願人による米国特許出願第 １３６，９３０号に詳細に述べられているように、情報表示信号が、例示のセグ メント１２Ａのセル１８Ａ、１８Ｂおよび１８Ｇ間を、これらセルのそれぞれに 関連付けられるメモリ要素を介して転送される。これらメモリ要素およびパス２ ０Ａ間の特定のインターフェースが、図示のように、セルインターフェースユニ ット２２Ａ、２２Ｂおよび２２Ｇにより提供される。同様の直接通信路が、図示 のように、セルインターフェースユニット２２Ｄ、２２Ｅ、・・・２２Ｒによっ て、それぞれのセル１８Ｄ、　１８Ｅ、・・・１８Ｂ間でセグメント１２Ｂ、１ ２Ｇおよび１２Ｄ内に確立される。

図面で図示されるようにそして上に述べたように、残余の情報転送ドメイン、す なわちドメイン（１）およびドメイン（２）、はそれぞれ一つまたはそれ以上の 対応するドメインセグメントを包摂する。それぞれの連続するドメインにおける セグメントの数は、先行するもののセグメント数よりも少ない。こうして、ドメ イン（１）の２つのセグメント１４Ａおよび１４Ｂはドメイン（０）の６つのセ グメント１２Ａ、　１２Ｂ・・・１２Ｆよりも数が少な（、セグメント１６のみ を有するドメイン（２）が全ての中で最小数を包摂する。「高位の」ドメインで あるドメイン（１）およびドメイン（２）の各セグメントはそれぞれのセグメン ト内で情報表示信号を転送するためのバス要素を包摂する。図面において、ドメ イン（１）セグメント１４Ａおよび１４Ｂはバス要素２４Ａおよび２４Ｂをそれ ぞれ包摂し、ドメイン（２）セグメント１６はバス要素２６を包摂する。

セグメントのバスは各セグメントの構成要素間、すなわちセグメントの複数のド メインルート指定要素間、で情報を転送するのに供される。ルート指定要素それ 自身は、連続するドメインの関連のセグメント間で情報を転送するための機構を 提供する。たとえば、ルート指定要素２８Ａ、２８Ｂおよび２８Ｇが、ドメイン （１）セグメント１４Ａおよび各ドメイン（０）セグメント１２Ａ、１２Ｂおよ び１２Ｇからまたはそれらへ情報を転送する手段を提供する。同様に、ルート指 定要素２８Ｄ、２８Ｅおよび２８Ｆが、ドメイン（１）セグメント１４Ｂおよび 各ドメイン（０）セグメント１２Ｄ、１２Ｅおよび１２Ｆからまたはそれらへ情 報を転送する手段を提供する。なお、ドメインルート指定要素３ＯＡおよび３０ Ｂが図示のようにドメイン（２）セグメント１６およびドメイン（１）セグメン ト１４Ａおよび１４Ｂ間の情報転送路を与える。

ドメインルート指定要素は、バス要素での相互接続部を介してそれらの各セグメ ントを接続する。こうして、ドメインルート指定要素２８Ａが、セルインターフ ェースユニット３２Ａおよび３４Ａでバス要素２０Ａおよび２４Ａを接続し、要 素２８Ｂが、セルインターフェースユニット３２Ｂおよび３４Ｂでバス要素２０ Ｂおよび２４Ｂを接続する（以下同様）、同様に、図示のように、ルート指定要 素３０Ａが、セルインターフェースユニット３６Ａ、３６Ｂ、３８Ａおよび３８ Ｂでそれらのバス、すなわち２４Ａ、２４Ｂおよび２６を接続する。

第３図は、本発明にしたがって構成されたディジタルデータプロセッシングシス テムにおける遠方のドメインおよびセルを相互接続する好ましい機構を図示する 。バスセグメント２０Ｆから物理的に遠方の点に存在するセル１８Ｒが、破線に より示されるようにファイバオブチック伝送線を介してそのバスおよびその関連 のセル（１８Ｐおよび１８０）と結合できる。リモートインターフェースユニッ ト１９がセルインターフェース２２Ｒおよびリモートセル１８Ｒとの間の物理的 なインターフェースを提供する。リモートセル１８Ｒは、他の図示のセルと同様 に構成され且つ動作せられ、そして遠方の端部にてファイバオブチックリンク部 を結合するリモートインターフェースユニットを包摂する。

同様の態様で、ドメインセグメント１２Ｆおよび１４Ｂが、それらの親セグメン トからのファイバオブチックリンクを介して相互接続できる０図示のように、そ れぞれのドメインルート指定ユニット２１１Ｆおよび３０Ｂは２つのリモート結 合された部分を備える。たとえば、ドメインルート指定ユニット２８Ｆについて 、第１の部分が、標準的なバス相互接続を介してセグメント１４Ｂのセルインタ ーフェース３４Ｆと直接的に接続されており、そして、第２の部分がセグメント １２Ｆのセルインターフェースユニット３２Ｆと直接的に接続されている。同様 に構成されたこれら２つの部分は、破線によって示されるように、ファイバオプ チックリンクを介して結合される。上と同様に、ドメインルート指定ユニット部 分とファイバオブチック媒体との間の物理インターフェースがリモートインター フェースユニット（図示せず）により与えられる。

第４図が第３図のプロセッシングセル１８Ａ、１８Ｂ、・・・１８Ｈの実施例を 図示する。図示のプロセッシングセル１８Ａは、それぞれプロセッサバス６６と 命令バス６８を通じて外部装置インターフェース６０、データサブキャッシュ６ ２および命令サブキャッシュ６４と結合される中央プロセッシングユニット５８ を含む。たとえばディスクドライブ装置などの外部装置と外部装置バスを通じて の通信を与えるインターフェース６０がこの分野の従来の方法で構成される。

プロセッサ５８が、この分野で従来の方法で、データおよびアドレス制御線６９ Ａ、６９Ｂを介して作動するサブキャッシュ共同実行ユニット（ｓｕｂｃｈａｃ ｈｅ　ｃｏ−ｅｘｅｃｕｔｉｏｎｕｎｉｔ）の制御下で、サブキャッシュ６２お よび６４を接続するのに適当なようになされ且つ、後述するようにメモリ命令を 実行するのに適当なようになされた、たとえばモトローラ６８０００ＣＰＵなと の商業的に入手可能なプロセッサのうちのいずれによっても構成可能である。プ ロセッシングセルは、多重プロセッサディジタルデータプロセッシングシステム について１９８７年１２月２２日出願の本出願人による米国特許出願筒１３６， ９３０号に開示されているので参考にされたい。

プロセッシングセル１８Ａは別途にキャッシュ制御ユニット７４Ａ、７４Ｂを通 じてキャッジエバスフ６へ結合されたデ−タメモリユニット７２Ａ、７２Ｂを包 摂する。キャッシュ制御ユニット７４Ｃおよび７４Ｄが引き続きキャッシュバス ７６とプロセッシングバス６６およびデータバス６８との結合を提供する。第４ 図で示されるように、バス７８が、図示のセルに関連付けられたドメイン（０） バスセグメント２０Ａとキャッジエバスフ６との間の相互接続を提供する。キャ ッシュ制御ユニット７４Ａ、７４Ｂ、７４Ｃ，７４Ｄの好ましい設計が、多重プ ロセッサディジタルデータプロセッシングシステムについて１９８７年１２月２ ２日出願の米国特許出願筒１３６．９３０号および改善された多重プロセッサシ ステムについて１９８９年６月２２日出願の米国特許出願筒３７０．２８７号に 開示されているので参考にされたい。

好ましい実施例において、データキャッシュ７２Ａおよび７２Ｂは、それぞれが １６メガバイトのデータを格納できるダイナミックランダムアクセスメモリＣＤ ＲＡＭ）素子を含む。サブキャッシュ６２および６４はスタティックランダムア クセスメモリ（ＳＲＡＭ）素子であり、前者は２５６キロバイトのデータを格納 でき、後者は２５６キロバイトの命令情報を格納できる。図示のように、キャッ シュおよびプロセッサバス７６．６４が６４ビツトの伝送路を提供し、命令バス ６８が６４ビツトの伝送路を提供する。キャッシュバス７６の好ましい構成が、 多重プロセッサディジタルデータプロセッシングシステムについて１９８７年１ ２月２２日出願の米国特許出願筒１３６．９３０号に開示されているので参考に されたい。

当業者は、図示のＣＰＵ　５８が、従来の中央処理装置をそしてより一般的には 、たとえばＩ１０コントローラまたはそのほかの特別目的のプロセッシング要素 などのメモリリクエストを発行できるいずれの装置をも代表できることを理解す るであろう。

ここに開示のプロセッシングセルの命令の実行は、従来のディジタルプロセッシ ングシステムとはいくつかの意味のある仕方で異なる。プロセッシングセル、た とえば１８Ａ、は命令を並列に実行できる複数のプロセッシングセルまたは機能 ユニット、たとえば５８と６０、を有する。

さらに、機能ユニットはバイブライン化されており、複数の命令が、それらの実 行を一部重複させることにより、同時に進行中であることを可能にする。このバ イブライン処理は、多重プロセッサディジタルデータプロセッシングシステムに ついて１９８７年１２月２２日出願の米国特許出願筒１３６．９３０号に開示さ れているので参考にされたい。なお、ＬＯＡＤ、　５ＴＯＲＥＳ、　ＭＯＶＯＵ Ｔ、ＭＯＶＢ、　ＦＤＩｖナトｔ−含むここに論述される命令の説明が１９８９ 年６月２２日出願の米国特許出願筒３７０．３４１号で見出すことができるので 参考にされたい。

本発明にしたがって構成されたプロセッシングセルがメモリから取り出された（ フェッチされた）一連の命令を実行する。実行のコンテキスト（文脈）は一部分 アーキテクチャによりそして一部分ソフトウエアにより画定できる。実行コンテ キストのうちアーキテクチャ部分はコンテキストアドレス空間、特権レベル、汎 用レジスタ、および−組のプログラムカウンタから構成できる。

コンテキストアドレス空間および特権レベルは、メモリ装置のどのデータを命令 ストリームが参照しつるかを決定する。知られる工学的な実施にしたがって構成 される汎用レジスタが計算に使用される。これらの特徴は、上記米国特許出願筒 １３６．９３０号に開示されているので参考にされたい。プログラムカウンタは 、後述するように、命令ストリームのうちのどの部分がすでに実行されていたか をそして次に実行されるのは何かを画定する。

２つの時間ユニットが、命令のタイミングを特定するのに使用できる。これらの ユニットはここでは、それぞれ「クロック」および「サイクル」と呼ばれる。ク ロックとは、システムのハードウェアにより画定される持続時間を有する実時間 の単位である。プロセッサは、サイクルごとに命令の取出しを遂行する。サイク ルは、もし「機能停止（ＳＴＡＬＬＩＪ　（この場合は、サイクルはある大きな 整数のクロックを取る）が生じなければ−クロツクを取る。命令の実行はサイク ルについて記述せられそしてデータに依存しない。

バイブラインの機能停止（ＳＴＡＬＬ）が、サブキャッシュおよびキャッシュ管 理のオーバーヘッドから生ずる。たいていのＬＯＡＤおよび５ＴＯＰＥ動作が１ 能停止なしに完了するが、システムがデータをローカルキャッシュからまたはリ モートセルから回収するのを許容するために、ＬＯＡＤ、　５ＴＯＰＥまたはメ モリ制（財）命令のいずれもが機能停止を生じ得る。これらの遅れをここでは機 能停止と呼ぶ。機能停止中、他の命令の実行は進行せずそして何らの新規な命令 も取り出されない、機能停止は命令自身に関係付けられないが、関係データの付 近に関係付けられる。機能停止はクロックで測定されそれゆえ各機能停止は整数 のクロックである。ローカルキャッシュからデータを獲得している間に、かりに ＣＥＵが機能停止したとしても、（サイクルで表現される）プログラミングモデ ルは一定にとどまる。

第５Ａ図〜第５Ｃ図の実施例と関係して図示されているように、本発明によるプ ロセッシングセルｉ８．　ｉは、ここでは「機能ユニット」とも呼ばれる４つの プロセッシング要素、すなわちＣＥＵ５ｇ、ＩＰＵ８４、ＦＰＵ８２およびＸＩ Ｕ６０、を備えることができる。第５Ａ図〜第５Ｃ図は４つのプロセッシング要 素を有するプロセッシングセルを図示シているけれども、本発明はより多いかま たはより少ないプロセッシング要素を有するプロセッシングセルと関連して実施 できることを当業者は理解するであろう。

詳述すると、ＣＥＵ（中央実行ユニット、ＣｅｎｔｒａｌＥｘｅｃｕｔｉｏｎ　 Ｕｎｉｔ）はすべての命令を取出し、データ取出しおよび格納（ここではＬＯＡ Ｄおよび５ＴＯＲＥＳと呼ばれる）を制御し、命令の流れ（分岐）を制御し且つ アドレス計算に必要とされる算術を行なう。ＩＰＵ（整数プロセッシングユニッ ト、Ｉｎｔｅｇｅｒ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）は、整数演算命令およ び論理命令を実行する。　ＦＰＵ（浮動小数点プロセッシングユニット、Ｆｌｏ ａｔｉｎｇ　ｐｏｉｎｔ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）番よ浮動小数点命 令を実行する。　ＸＩＵ（外部入出カニニット、ｅＸｔｅｒｎａｌ　Ｉｌｏ　Ｕ ｎｉｔ）は、外部装置への接続を与える共同実行（ｃｏ−ｅｘｅｃｕｔｉｏｎ） ユニットである。Ｘ１ｔｌはＤＭＡ　Ｉ直接メモリアクセス動作）およびプログ ラムによる入出力を遂行し、そしてタイマーレジスタを備える。それはい（つか の命令を実行し、プログラム入出力を制御する。

第５Ａ図を再び参照すると、プロセッシングセル１８．１は、命令キャッジ：Ｌ ６４からの命令を含む命令ストリームを通常に処理するためのＣＥＵ５ｇを含む 一組の相互接続されたプロセッサ５８．６０．８２．８４を備える。命令キャッ シュ６４からの命令の流れは第５Ａ図で破線８６により示される。

第５Ａ図に図示されるように、プロセッサのうちの少な（とも一つ、図示の実施 例ではＦＰＵ８２およびＸＩＵ６０、は、（：ＥＨ１１により実行されることの できる命令（ここでは「被挿入命令」と呼ばれる）を主張できる。ＦＰＵ８２か らＣＥｔ１５８に向かう被挿入命令の流れは第５Ａ図でＦｆ１線により示される 。同様に、ＸＩＵ６０からＣＥＵ５８へ向かう被挿入命令の移動が破線９０によ り示される。

さらに、これらの被挿入命令は、命令キャッシュ６４からの命令と同様の態様で 且つこの命令の実行順序に影響を与えることなく　ＣＥｔ１５＋１により実行さ れることができる。さらに、後述するように、被挿入命令は、選択されるアドレ ス信号を特定する第１の組のディジタル命令ビットと選択されるコマンド信号を 特定する第２の組のディジタル命令ビットを含む、第１の命令源からの命令と同 様のフォーマットを有することができる。このフォーマットを有する被挿入命令 は、第４図に図示される命令キャッシュ６４またはキャッシュ制御ユニット７４ Ｄにより挿入されるキャッシュ管理命令を包摂できる。

第５Ａ図は命令キャッシュ６４を命令源として図示するが、代替え的に、命令源 は、命令キャッシュ要素へ合図を主張し命令が命令キャッシュ要素からＣＥＬＩ ５．！ｌへ送信されるようにするのに適当なようになされる、一定の状況下では ＣＥＵ　５８を含むプロセッサまたは実行ユニットとすることができる。

上述したように、プロセッシングセル１８．１は、プロセッサを相互に接続し且 つ命令を搬送する命令バス６８を備λた命令パイプラインを包摂できる。プロセ ッサは、順次、被挿入命令を命令バイブラインに挿入するハードウェア要素およ びソフトウェア要素を合体できる。

第５Ａ図に図示のＸＩＵ　６０は、ここでは外部装置とも呼ばれる周辺装置から 受信されるそして周辺装置へ送信される信号７０を取り扱うための入出力（Ｉｌ ｏ）モジュールを合体できる。これら入出カモジュールは、周辺装置からの選択 される信号に応答して、第１命令源からの命令と同様の態様で且つこの命令の処 理順序に影響を与えることなしにＣＥＵ　５ｇにより処理されることのできる直 接メモリアクセス命令を挿入する直接メモリアクセス（ＤＭＡ）要素を包含でき る。これらの処理順序は以下で詳細４こ論述される。ＸＩＵ６０はディスプレイ 装置へ送信される信号を制（卸するために知られる工学的な実施にしたがって構 成されるグラフィックス制御回路、または、テキストを表示するデータ構造体を 探索するための従来のテキスト探索要素をも包含できる。

代替え的に、第５Ｄ図に図示されるようＩこ、第５Ａ図〜第５Ｃ図のＸＩＵは、 以下で詳細に論述されるように、特別目的のパケット用共同ブロセ・ソサ８５ｉ こより置換できる。さらに、第５Ｅ図が示すように、第５Ａ図〜第５Ｃ図の４つ のプロセッサは、フレームレベルの手続および選択される性能限界パケットレベ ル手続を実施する単一のパケットプロセッサで置き換えることができる。

第５Ａ図および第５Ｂ図に図示の各プロセッサ５８．６０．８２．８４は、以下 で詳細に論述される態様で、データ状態およびプロセッサ状態を表すディジタル 値を格納するレジスタを包含できる。これらのレジスタは、計算ユニットおよび 本発明の一実施例で使用されるそのは力）の論理要素とともに、第５Ｃ図に図示 されている。上述の被挿入命令はこれらのレジスタへのまたはレジスタ力）らの データの移動を制御し、レジスタに格納される値で選択される論理動作の実行を 生ずる。

被挿入命令処理の追加説明が、１９８９年６月２２日出願の米国特許出願第３７ ０．３２５号に与えられてｌ／）るので参考にされたい。

パケット用共同プロセッサ８５の動作も士第６図瘉こ図示されるようにパケット の流れとの関係で以下で説明される。

ニ’ｙｖ１１０【ム 本発明によれば、受信キュー６０１、送信キュー６０２、アプリケーション応答 キュー６１０およびアプリケーションサービスキュー６１２を含むパケットスイ ッチング制御に必要とされるすべてのデータ構造体が、セル内プロセッシングユ ニットに関連付けられたキャッシュメモリユニット７２に存在する。この特徴は 、一つまたはそれ以上の物理的な大リンクおよび物理的な出リンクが各パケット スイッチング共同実行ユニット（ＰＳＵ）８５に関連付けられることをも図示す る第６図に示されている。一つまたはそれ以上の受信キュー６０１が各人リンク に関連付けられておりそして一つまたはそれ以上の送信キュ−６０２が各出リン クに関連付けられている。メモリアドレスが、セグメントベースでそれぞれのキ ューに割り当てられる。

インターフェースか　の９ パケットスイッチング共同実行ユニット８５．１に関連付けられた受信側物理イ ンターフェース１２０．１は、第２区に図示の物理層の残余およびデータリンク またはフレーム署の部分を構成する従来の動作を実行する。各フレームまたはセ ルは物理インターフェース１２０．１から受信されそしてパケットスイッチング 共同実行ユニット８５．１により記述される。パケットまたはセルは順次ヘッダ 部分とデータ部分とに分割され、パケットスイッチング共同実行ユニットの受信 側ＦＩＦＯバッファ６０２に格納される。

受信されたパケットまたはセルは誤りが検査され、そして結果はヘッダとともに 格納される。

瓜　フレームレベルのプロセッシング 第６図を再び参照すると、物理リンクに関連付けられるパケットスイッチング共 同実行ユニット８５．１はフレームレベルのプロセッシングを完了し且つ受信さ れたフレームまたはセルを受信キｘ　６０１へ格納する。上述したように、キャ ッシュメモリに存在する少なくとも一つの受信キューは各物理受信リンクに対応 する。第５Ａ図との関連で上述したように、パケットスイッチング共同実行ユニ ット８５．１は被挿入命令シーケンスを使用し、受信キュー６０１を直接操作し た。

パケットレベルのプロセッシング 受信キュー６０１および送信キュー６０２のデータ構造体はキャッシュメモリ７ ２に完全に存在するので、多重プロセッサ構造体１０内のいずれのプロセッサも パケット（ネットワーク）層プロトコルを実行できる。パケットは、メモリに存 在するパケットルート指定および流れ制御テーブルに基づいて、受信キュー６０ １から適当な送信キュー６０２へ移される。これらの表は、「多重プロセッサデ ィジタルデータプロセッシングシステム」についての１９８７年１２月２２日出 願の同時継続出願米国特許出願筒０７／１３６．９３０号で説明されているので 参考にされたい。

さらに、たいていのパケットは通常の場合何らの計算資源も必要としないので、 物理受信リンクに関連付けられたパケットスイッチング共同実行ユニットはパケ ットレベルのプロトコルを直接実行でき、パケットをパケットスイッチング共同 実行ユニットから適当な送信キューへ直接転送し、そして受信キューを迂回する 。これは、第６図のブロック６１４で指示される。もしより複雑な取扱いが必要 とされるならば、パケットは、ブロック６１４により示されるように、いずれの プロセッサによってもパケットプロセッシングを行なうために、パケットは受信 キューに残されている。

パケットは、より高レベルのプロセッシングを行なうために、リンク受信キュー ６０１からアプリケーションサービスキュー６１２の方へルート指定されること もできる。高レベルのプロセッシングの例が、多重プロセッサ構造体ｌＯ上でラ ンするアプリケーションプログラムに応じてトランザクション、データベースキ 二一または計算である。高レベルプロセッシングは、パケットスイッチング動作 がそうであるのと同様にプロセッサプールおよびキャッシュメモリを使用する。

図示の実施例において、高レベルプロセッシングにより発生されるパケットはア プリケーション完了キュー６１２に配置される。パケットレベルのプロセッシン グが、リンク受信キューからのパケットに適用されるのと類似した態様でアプリ ケーションによって発生されるパケットに対して遂行される。

′　フレームレベルのプロセッシング 物理送信リンクに関連付けられたパケットプロセッシング共同実行ユニット８５ ．２はフレームレベルのプロセッシングを遂行し且つフレームまたはセルをＦＩ ＦＯバッファ６１ｇを含むパケットプロセッシング共同実行ユニットに存在する 送信インターフェースに移し、物理インターフェース１２０．２へ伝送する。一 つまたはそれ以上のキャッシュメモリに存在する送信キューが各物理送信リンク に対応している。受信されるパケットのプロセッシングとの関連で上述したのと 類似した態様で、送信するパケットプロセッシング共同実行ユニット８５．２は 被挿入命令シーケンスを使用して送信キューを直接操作する。

インターフェースへの　′ パケットプロセッシング共同実行ユニットの物理送信インターフェース１２０． ２は、従来のＩＳＯ基準モデルの実施にしたがって、物理リンク層を構成する動 作の一部およびフレームレベルのプロトコルの残余を実行する。各フレームまた はセルは、パケットプロセッシング共同実行ユニットの送信ＦＩＦＯバッファ６ １ｇに格納されるヘッダおよびデータから構成されており、適当なエラー検査コ ードが知られる態様で発生される。

パケットプロセッシング　δ　′−ユニットの　゛告ｌ−玉 第７図に図示するように、パケットプロセッシング共同実行ユニットは、送信用 バッファ７０１、受信側バッファ７０２、コマンドバッファレジスタファイル７ ０３、被挿入命令機能状態マシーン（ＦＳＭ）　７０４および命令デコードユニ ット７０５という５つの主要ブロックからなる。この−組のユニットは、物理イ ンターフェースに関連付けられたブロックと、上述のプロセッサバスまたはプロ セッシング共同実行ユニットインターフェースに関連付けられたブロックという ２つのグループに分けられる。詳述すると、送信バッファ７０１および受信バッ ファ７０２は物理インターフェースと相互に接続しており、それゆえパケットを 物理インターフェースへおよびこれから転送する。コマンドバッファレジスタフ ァイル７０３、被挿入命令状態マシーン７０４および命令デコード７０５は共同 実行ユニットインターフェースと関連付けられる。

１匹ユ１１ 送信バッファは、送信用データＦＩＦＯ７１０、送信用ヘッドＦＩＦＯ７１１， ヘッダフォーマツタ７１２およびパケット機能状態マシーン７１３を備える。パ ケット機能状態マシーンは、ヘッダ用ＦＩＦＯバッファおよびデータ用ＦＩＦＯ バッファの内容からフレーム内の物理パケットフレームおよびセルの構成を調整 する。ヘッダおよびデータ用ＦＩＦＯ部は、被挿入命令状態マシーンによりＳＶ Ａキャッシュから前もってロードされている。なお、これらの要素の説明は、同 時継続米国特許出願筒０７／１３６．９３０号および３７０．３２５号で説明さ れているので参考にされたい。

ヘッダフォーマツタ７１２は、キャッシュから取り出されるデータ構造体に基づ いて、そしてコマンドバッファ７０３からの送信コマンドに応答して、従来の方 法を使用して物理ヘッダを構成する。パケット機能状態マシーン７１３は、ヘッ ダ内容に基づいてそしてコマンドバッファ７０３からの送信コマンドに応答して ディジタルプロセッシングの分野で知られる操作を使用することにより、出フレ ームまたはセルを構成する。図示の実施例は、送信コマンドを適用してヘッダフ ォーマツタ部およびパケット機能状態マシーンの動作を決定することにより、パ ケットフォーマットおよびフレームレベルプロトコルのプロセッシングにおける 高い融通性を与える。送信バッファは適当な直列化および制御信号をも提供し、 知られる工学的な実施にしたがって物理インターフェースへ接続受信用バッファ ７０２は、受信データ用ＦＩＦＯ部７１４、受信ヘッダ用ＦＩＦＯ７１５、ヘッ ダ分割部７１６およびパケット機能状態マシーン７１７とを備える。パケット機 能状態マシーン７１７は知られるディジタル信号プロセッシングの原理にしたが って動作し、パケットフレームまたはフレーム内の合図セルの受信と、それぞれ 、ヘッダＦＩＦＯ部７１５およびデータＦＩＦＯ部７１４への配置を目的とした ヘッダ部分およびデータ部分への分割を調整する。コマンドバッファ７０３から の受信コマンドは、フレームまたはセルのヘッダ部分およびデータ部分を適宜に 分割するために、パケット機能状態マシーン７１７により使用される。

ヘッダ分割部７１６は、コマンドバッファからの受信コマンドに基づいて、ヘッ ダをＳＶＡキャッシェに格納されるデータ構造体へ再度フォーマット化する。送 信バッファの場合と同様に、パケットフォーマットおよびフレームレベルのプロ トコルにおける融通性が、受信コマンドにより制御される、ヘッダ分割部および パケット機能状態マシーン動作を有することにより実現される。受信バッファ７ ０２は、物理インターフェースへの接続のためにパケットおよび制御信号の適宜 の並列化をも提供する。

コマンドバッファ コマンドバッファ７０３は、受信コマンドおよび送信コマンドを保持し且つキャ ッシュメモリに存在するデータ構造体の部分に関して一時的なオンチップ記憶を 提供するパケットスイッチング共同実行ユニット所在の多重ボートメモリ素子で ある。キャッシュメモリ所在のキューのアクティブなエントリに対するポインタ が、受信バッファおよび送信バッファについて個別に維持される。

図示の実施例において、コマンドバッファは、３つの読込みボートと２つの書込 みボートを有する。２つの読込みボートが、現在の送信コマンドについて送信用 バッファ７０１にそして現在の受信コマンドについて受信用バッファ７０２に割 り当てられる。第１の書込みボートは、送信パケット機能状態マシーン７１３ま たは受信パケット機能状態マシーン７１７がコマンドバッファステータスを更新 するのを許容する。第３の読込みボートは、コマンドバッファの内容を直接キャ ッシュメモリに格納するためにデータバスに結合される。第２の書込みボートは 、キャッシュメモリのアクセスされた内容を受信しそしてデータをコマンドバッ ファに格納するようデータバスに接続する。

命４′態マシーン 被挿入命令状態マシーン（ＩＩＳＭ）　７０４は、受信バッファ７０２からのフ レームまたはセルをキャッシュメモリをベースにしたキ二−に格納するのに必要 とされる命令を発生する。被挿入命令状態マシーン７０４は、キャッシュメモリ をベースにしたキューからのフレームまたはセルを送信バッファにロードするの に必要とされる命令をも発生する。

さらに、被挿入命令状態マシーン７０４は、キャッシュメモリをベースにしたキ ュー構造体を操作するのに必要とされる命令を発生する。これらの動作は、キュ ーエントリ内でポインタを更新し、ＧＥＴ　、　ＧＥＴＩ！およびＲＥＬＥＡＳ Ｅコマンドを含むキューデータ構造体のアトミックな更新のために命令を発生し 、近い将来に必要とされるであろうキューエントリをブリフェッチする命令およ びそれについて近い将来にコピーが他のセルにより必要とされるであろうところ のキューエントリをポストストアする（事後記憶させる）命令を発生することを 含む。プリフェッチ命令ならびに一定のＬＯＡＤおよび５ＴＯＲＥ命令は、プロ グラムがそれらのローカルキャッシュがリードオンリー、非排他的または排他的 状態を獲得することを要求するようにする。たとえば、ブリフェッチサブページ コマンドは、サブページのコピーが特定の状態にあるローカルキャッシュ上で獲 得されることを要求する。ブリフェッチサブページは、サブページがプロセッサ の命令サブキャッシュまたはデータサブキャッシュへ予め取り入れられる（ブリ フェッチされる）べきが否かを指定する。サブページについての引き続（ロード がブリフェッチサブページコマンドが完了してしまうまで停止する。

ポストストアサブページまたはＰＳＴＳＰ命令は、もしサブページの状態が排他 的であれば、口〜カルキャッシュがリングを通じてサブページの読取り専用（リ ードオンリ）コピーを報知するようにさせる。それについてキャッシュがサブペ ージを包摂するページについての記述子を包含するところのセルはそれぞれサブ ページの読み取り専用コピーを獲得する。ＰＳＴＳＰは以下の段階にしたがって 動作する。

１、プロセッサはサブページアドレスおよびＰＳＴＳＰリクエストをローカルキ ャッシュへ送る。

２、ローカルキャッシュはＯＫ応答をプロセッサへ発行しそしてプロセッサの実 行が進行する。

３、もしサブページ状態が排他的であり且つＰＳＴＳＰにより指定されるサブベ ージアドレスが懸案の（ベンディング）のリングリクエストと整合しなければ、 順次、ａ、ローカルキャッシュは、もしサブページがサブキャッシュ化ないし副 記憶されなければ、ＸＣＡＣＩ（Ｅ、　ＲＯサブキャッシュ無効リクエストをプ ロセッサへ発行する。プロセッサは、もしサブブロックが修正されなければ、デ ータをローカルキャッシュへ送ることにより無効リクエストに応答する。

ｂ、ローカルキャッシュはサブページの読み取り専用コピーをリング上に報知す る。

４、そうでなければ、ＰＳＴＳＰは実行されない。

ＰＳＴＳＰ命令は重複パケットプロセスを開始する。重複データパケットがＤＵ ＰＬＩＭＩＴに基づいて発信ないし親リング：０から送られる。もし、ＤＵＰ　 ：　Ｃ０ＮＤＦＯＲＩＲＤが適用されれば、もしページがローカルリング：０に より排他的に所有されなければ、重複パケットがＲＲＣ二Ｏによってリング：ｌ へ条件付きで送られる。もし、ＤＩＰ　：　ＡＬＬＦＯＲＷＡＲＤが適用されれ ば、重複パケットがＲＲＣ：Ｏによってリング：ｌへ宮に送られる。リング：１ の重複データパケットは、ＲＲＣ：１がそのローカルリング：１内に対応するペ ージについて割り当てられた記述子を有し且つＥｘｔｒａｃｔ　Ｂｕｆｆｅｒ（ 抽出バッファ）がＥＸＴＢＵＦ：ＡＬＬ帯域にあるとき、遠方のＲＲ（：：１に よりコピーされる。

ブリフェッチおよびポストストアを含むこれらのコマンドが米国特許出願筒０７ ／１３６．９３０号、第３７０．２８７号で詳細に説明されているので参考にさ れたい。

１１立ヱユニ± 命令のデコードブロック７０５は、パケットスイッチング共同実行ユニットによ り実行される命令をデコードしそしてパケットスイッチング共同実行ユニット８ ５が命令バイブラインを追跡するのを可能にする。パケットスイッチング共同実 行ユニットにより実行される命令は、命令用サブキャッシュ（第５Ａ図）からフ ェッチされる命令またはパケットスイッチング共同実行ユニットまたはそのほか の共同実行ユニットにより挿入される被挿入命令とすることができる。

パケットスイッチングｆ石　′−ユニットのパケットスイッチング共同実行ユニ ットは３つの基本的なキャッシュメモリキュー操作を遂行する。第８図、第９図 および第１０図に図示の実施例は、基本的な単一リンクリストキュー構造を使用 するが、当業者は、種々の任意のキュー構造体が実施できることそしてこれらは 本発明の技術思想内に包含されることを理解するであろう。シーケンスにより修 正され且つ共有されるキューエントリは、ローカルキャッシュにより実行される 、挿入されるＧＥＴ、　ＧＥＴＷおよびＲＥＬＥＡＳＥ　（開放）命令を通じて パケットスイッチング共同実行ユニットにより直接ロック［ＬＯ（：ＫＥＤ］　 およびアンロック［ＵＮＬＯＣＫＥＤＩ　される。キューエントリがＧＥＴまた はＧＥＴＷ　を使用してロックされ、シーケンスの開始時にアトミック状態を設 定する。

キューエントリがＲＥＬＥＡＳＥ命令によりシーケンスの終わりでアンロックさ れる。これらの命令は米国特許出願筒０７／１３６．９３０号、第３７０．２８ ７号で詳細に説明されているので参考にされたい。

二雷キエーへのパケットの　゛ 第８図は、パケットスイッチング共同実行ユニットの内部の受信ＦＩＦＯ部から 受信されたパケットをキャッシュメモリをベースにした受信キューへ転送するパ ケットスイッチング共同実行ユニット８５により実行されるシーケンスを図示す る。空きキューからのオールドヘッダ（ＯＬＤｌ（ＥＡＤ）　ｉよ、リンク受信 キューのニューテール（ＮＥＷＴＡＩＬ）エントリとなるように移動され、受信 されるフレームまたはセルはエントリへ格納される。シーケンスは以下の４つの 段階を包含する。

１、パケットスイッチング共同実行ユニットは、オールドヘッダのアドレスから ニューヘツダのアドレスへと空きキューヘッドポインタを更新する。

２、パケットスイッチング共同実行ユニットは、挿入される格納命令（ＳＴＯＲ Ｅ　ｌＮ５ＥＲＴＥＤ　ｌＮ５ＴＲＵＣＴＩＯＮ）を使用してリンク受信キュー オールドテールエントリ正方向ポインタを、空きエントリキューから除去される まさにそのエントリのアドレスへと更新する。これがここにニューテールエント リとなる。

３、パケットスイッチング共同実行ユニットは、挿入されるブリフェッチ命令（ ＰＲＥＦＥＴＣＨＥ　ｌＮ５ＥＲＴＥＤ〜ｌＮ５ＴＲＵＣＴＩＯＮ）を使用して 、空きエントリキューのニューヘッダエントリをブリフェッチする。

４、パケットスイッチング共同実行ユニットは、挿入される格納命令（ＳＴＯＲ Ｅ　ｌＮ５ＥＲＴＥＤ−ＩＮＳＴＲＵＣＴＩＯＮ）フレームまたはセルデータお よびヘッダをリンク受信キュー二二一テールエントリへ格納する。

風雪キ二−か　゛　−キューへのパケットの　゛第９図に図示されるように、パ ケットレベルのプロセッシングに基づいて、エントリがリンク受信キューから除 去されそして適当なリンク送信キューへ移される。パケットプロセッシング共同 実行ユニットによりまたはいずれのプロセッサによっても遂行されることのでき るこのシーケンスは以下の５つの段階を包摂する。

１、プロセッサまたはパケットプロセッシング共同実行ユニットは受信キューヘ ッドポインタをニューヘッダのアドレスへ更新する（ＳＴＯＲＥ　ｌＮ５ＥＲＴ ＥＤ−ＩＮＳＴＲＵＣＴＩＯＮ）ことにより、オールドヘッダをリンク受信キュ ーから除去する。

２、プロセッサまたはパケットプロセッシング共同実行ユニットはリンク受信キ ューのニューヘッダをブリフェッチする。

３、プロセッサまたはパケットプロセッシング共同実行ユニットはフレームまた はセルに対してパケットレベルプロセッシングを遂行し、適当なリンク送信キュ ーを選択する。パケットプロセッシング共同実行ユニットは、エラーの存在につ いて検査する際にそしてキャッシュメモリベースのルート指定テーブルルックア ップを実行する際に簡単なパケットレベルプロセッシングを実施し、送信のルー ト指定を決定する。適当なヘッダおよびコマンドビットは修正される。

４、プロセッサまたはパケットプロセッシング共同実行ユニットはリンク送信キ ューオールドテールエントリポインタをリンク受信キューからのオールドヘッダ のアドレスへ更新する。

５、プロセッサまたはパケットプロセッシング共同実行ユニットは、オールドテ ールおよびニューテールをポストストア（事後格納）する。

゛　雪キューか　゛　ｔ　ＦＩＦＯｏへのパケットの　゛パケットプロセッシン グ共同実行ユニットは第１０図に示されるシーケンスを実行し、キャッシュメモ リベースのリンク送信キューからパケットプロセッシング共同実行ユニットの内 部送信ＦＩＦＯ部へ送信されるようにフレームまたはセルを転送する。リンク送 信キューからのオールドヘッダはパケットプロセッシング相互実行ユニットの送 信ＦＩＦＯ部ヘロ部上ロードして元の受信空きキューの二ニーテールエントリと なるように移される。

シーケンスは以下の４つの段階を包摂する。

１、パケットプロセッシング共同実行ユニットはリンク送信キューからのフレア 、ムまたはセルデータおよびヘッダをパケットプロセッシング共同実行ユニット の送信ＦＩＦＯ部ヘロ部上ロード（ＬＯＡＤ　ｌＮ５ＥＲＴＥＩＩ　ｌＮ５ＴＲ ＵＣＴＩＯＮＳ）。

２、パケットプロセッシング共同実行ユニットは、リンク送信キューニューヘッ ダエントリをブリフェッチする。

３、パケットプロセッシング共同実行ユニットはリンク送信キュヘッドポインタ をオールドヘッダのアドレスからニューヘッダのアドレスへ更新する。

４、パケットプロセッシング共同実行ユニットは、リンク送信キューからたった いま除去されそして現在は二ニーテールエントリとなっているエントリのアドレ スへとリンク送信キューオールドテールエントリ正方向ポインタを更新する。

当業者は、第１図〜第１０図との関係で上述した多重プロセッサパケットスイッ チング構造体および動作シーケンスは高いパケットスイッチング効率を提供する ことを理解するであろう。詳述すると、第３図に図示の階層的なリング構造体は 極めて迅速な相互接続構造体をを提供し、リング（０）について約０．８ギガバ イト／秒のデータ転送速度をそしてリング（１）について約３．２ギガバイト／ 秒のデータ転送速度をもたらす。さらに、例示のキャッシュメモリおよび相互接 続構造体はパケット向きであり、図示の実施例でのデータ転送の基本単位は１２ ８バイトサブページである。

さらに、図示のキャッシュメモリ構成は、すべてのデータ構造体が仮想および物 理メモリに存在するのを可能ならしめ、すべてのプロセッサにとって幅広くアク セス可能である。それゆえ、パケットスイッチング応用が容易にプログラムされ るとともに最適な性能を実現する。

図示の構造体の幅広い共用アドレス空間は、単一レベルの記憶装置がすべてのプ ロセッサおよびパケットスイッチング共同実行ユニットにより均等に共用される のを可能ならしめる。当業者は、図示のメモリ装置でのアトミック状態は効率が よく且つ都合のよいハードウェアロック要素を提供する。

本発明によれば、メモリアクセスは、プロセッサおよびパケットスイッチング共 同実行ユニット計算動作と有利に重複せられ、それによりメモリ待ち時間を除去 する。これは、上述のブリフェッチおよびポストストア命令を通じて実現される 。

なお、上述の共同実行ユニットのアーキテクチャは、キャッシュメモリ装置と専 用共同実行ユニットの亘接相互接続を可能にする。パケットプロセッシング共同 実行ユニットは専用共同実行ユニットの一例である。専用共同実行ユニットはす べてのメモリ装置命令ならびに専用共同実行ユニット命令を発行し且つ実行する 。システムは、すべてのプロセッサおよびパケットプロセッシング共同実行ユニ ットがキャッシュメモリへの均等なアクセスを有するので動的なロード平衡を実 現する。

かくして、本発明は、上述の説明から明らかにされた目的のなかでも特に前述の 目的を効率よ（実現するが理解されるであろう。

本発明の技術思想から逸脱することなく、上記構成および上記の動作シーケンス において変更が可能であることが理解されよう、したがって、上記説明に含まれ るまたは添付図面に図示されるすべての事項は、限定的な意味としてではな（例 示として解釈されるべきである。

以下の請求の範囲は、ここに開示の本発明の包括的特徴および特定の特徴の全て および言葉の問題として本発明の技術思想内に包含される発明の全てを包摂する よう企図されたものである。

浄書（内容に変更なし） ｒ　−−−−−−”１ 要　約　書 複数のユーザ（１１０）と通信製ｆｆｉ　（１１２）とをパケットスイッチング ネットワークを介してアプリケーションプログラム（ｌｏｔ）と選択的に相互接 続するパケットスイッチング装置（１００）。パケットスイッチングネットワー クは複数のプロセッシングセル（１８）を備える。スイッチング網（１１６）は ユーザ（１１５）および装置（１１２）からのデータを処理し、従来のプロトコ ルと適合するディジタル儒号パケットを発生する。

手続補正書（放） 平成４年１０月１５日

Claims (1)

1. 【特許請求の範囲】 １．選択されるプロトコルにしたがって構成されるディジタル信号パケットを一 組のノード間で選択的にスイッチングするためのディジタルパケットスイッチン グ装置において、 情報表示ディジタル信号を格納するためにそれぞれが関連の連想記憶要素に結合 されたプロセッシングユニットを包含する複数のプロセッシングセルと、前記複 数の記憶要素に格納される前記情報表示信号の内の一つまたはそれ以上にアクセ スするために前記複数の記憶要素に結合された記憶要素管理手段と、情報表示信 号へのアクセス要求を表示するアクセス要求信号を発生するアクセス要求手段を 含む前記プロセッシングユニットのうち少くとも要求するプロセッシングユニッ トとを備え、 前記アクセス要求手段は、情報表示信号への優先的なアクセス要求を表示する所 有権要求信号を発生する手段を備えており、 少くとも前記要求するプロセッシングユニットに関連付けられる前記記憶要素は 、前記アクセス要求信号を前記記憶要素管理手段へ選択的に送信させるための制 御手段を含み、前記記憶要素管理手段は、前記所有権要求信号のうちの選択され るものに応答して、要求される情報表示信号について物理記憶空間を前記要求プ ロセッシングユニットに関連付けられたメモリ要素内に排他的に割り当て且つこ の信号を物理記憶空間に格納するための記憶コヒーレンツ手段を備え、さらに 前記複数の記憶要素のうちの少くとも一つに電気的に結合されており、（ｉ）前 記ノードのうちの少なくとも一つから少くとも一つのディジタル信号パケットを 受信し且つ当該少くとも一つのディジタル信号パケットを前記複数の記憶要素の うちの少くとも一つに送信するかまたは（ｉｉ）前記複数の配置要素のうちの少 くとも一つから少くとも一つのディジタル信号パケットを受信し且つ当該少くと も一つのディジタル信号パケットを前記ノードのうちの少くとも一つに送信する かのいずれかを選択的に実行するためのパケットプロセッシング手段とを備えて 構成されるディジタルパケットスイッチング装置。 ２．選択されるプロトコルにしたがって構成されるディジタル信号パケットを一 組のノード間で選択的にスイッチングするためのディジタルバケットスイッチン グ装置において、 それぞれが一つまたはそれ以上のセグメントを備えている複数の情報転送ドメイ ンにおいて、当該複数の情報転送ドメインは、それぞれが関連のバス要素と当該 バス要素に接続され情報表示信号を転送するための第１の複数のプロセッシング セルとを包摂する複数のドメイン（０）セグメントを有する第１の情報転送ドメ インを包含する当該複数の情報転送ドメインとを備えて構成されており、 前記プロセッシングセルはそれぞれ情報表示信号を格納するために、中央処理装 置と関連の連想記憶要素とを包含し、前記記憶要素は、情報表示信号を転送する ために関連の中央処理装置と前記バス要素とに接続されたインターフェース手段 を包含し、前記セルは、関連の中央処理装置間の情報表示信号の転送がそれぞれ の記憶要素を通じてのみ起こるよう構成されており、さらに、関連のバス要素と 複数のルート指定要素とを備えたドメイン（１）セグメントにおいて、ドメイン （１）セグメントと関連のドメイン（０）セグメントとの間で情報表示信号を転 送するために、当該ルート指定要素はそれぞれドメイン（１）セグメントに関連 付けられたバス要素と前記ドメイン（０）セグメントのうちの一つに開運づけら れたバス要素とに接続されている当該ドメイン（１）セグメントとを備え、前記 ドメイン（０）セグメントの各々に関連付けられたプロセッシングセルは、前記 ドメイン（０）セグメントの残余に関連付けられたプロセッシングセルとドメイ ン（１）セグメントを通じてのみ情報表示信号の転送が可能であり、（ｉ）前記 ノードのうちの少なくとも一つから少くとも一つのディジタル信号パケットを受 信し且つ当該少くとも一つのディジタル信号パケットを前記複数の記憶要素のう ちの少くとも一つに送信するかまたは（ｉｉ）前記複数の記憶要素のうちの少く とも一つから少くとも一つのディジタル信号パケットを受信し且つ当該少くとも 一つのディジタル信号パケットを前記ノードのうちの少くとも一つに送信するか のいずれかを選択的に実行するため、前記複数の記憶要素のうちの少くとも一つ に電気的に結合されたパケットプロセッシング手段とを備えて構成されたディジ タルパケットスイッチング装置。 ３．選択されるプロトコルにしたがって構成されるディジタル信号パケットを一 組のノード間で選択的にスイッチングするためのディジタルパケットスイッチン グ装置において、 一組のプロセッシングユニットを含む一組の相互接続されたプロセッシングセル において、当該一組のプロセッシングユニットは第１の命令源からの命令を含む 命令のストリームを通常に処理するために少くとも一つの記憶要素に結合された 第１のプロセッシングユニットを包含しており、前記プロセッシングユニットの うちの少くとも一つは、（ｉ）前記ノードのうちの少なくとも一つから少くとも 一つのディジタル信号パケットを受信し且つ当該少くとも一つのディジタル信号 パケットを前記複数の記憶要素のうちの少くとも一つに送信するかまたは（ｉｉ ）前記複数の記憶要素のうちの少くとも一つから少くとも一つのディジタル信号 パケットを受信し且つ当該少くとも一つのディジタル信号パケットを前記ノード のうちの少くとも一つに送信するかのいずれかを選択的に実行するためのパケッ トプロセッシング手段を包含しており、当該パケットプロセッシング手段は、前 記第１の命令源からの命令と同様の態様で且つこの命令のプロセッシングシーケ ンスに影響を与えることなく、第１のプロセッシングユニットにより処理される 一つまたはそれ以上の被挿入命令を挿入するための挿入手段を備えて構成される ディジタルパケットスイッチング装置。 ４．選択されるプロトコルにしたがって構成されるディジタル信号パケットを一 組のノード間で選択的にスイッチングするためのディジタルパケットスイッチン グ装置において、 それぞれが関連の記憶要素に結合された中央処理装置を含む複数のプロセッシン グセルにおいて、前記記憶要素のうちの少くとも一つは一つまたはそれ以上の情 報表示信号から構成され且つデータページの少くとも部分を形成するデータサブ ページを備え、前記中央処理装置のうちの少くとも一つは、前記記憶要素の一つ またはそれ以上に格納されたデータサブページヘのアクセス要求を表示するアク セス要求信号を発生するアクセス要求手段を含んで構成される前記複数のプロセ ッシングセルと、前記プロセッシングセルに結合されており、前記アクセス要求 信号のうちの少くとも選択されるものに応答して、要求している中央プロセッシ ングユニットに関連付けられた記憶要素内に、要求されるデータサブページに関 連付けられるデータページについて物理記憶空間を割り当て且つ要求されるデー タサブページを物理記憶空間に格納するための記憶要素管理手段において、当該 記憶要素管理手段は、前記記憶要素の一つまたはそれ以上における選択されるデ ータページに割り当てられる物理記憶空間を割当て解除するための割当て解除手 段を別途に備えており、当該割当て解除は、要求されるデータサブページに関連 付けられるデータページについての前記物理記憶空間の割当ての前にまたはこれ と実質的に同時に行われる前記記憶要素管理手段と、 前記複数の記憶要素のうちの少くとも一つに電気的に結合されており、（ｉ）前 記ノードのうちの少なくとも一つから少くとも一つのディジタル信号パケットを 受信し且つ当該少くとも一つのディジタル信号パケットを前記複数の記憶要素の うちの少くとも一つに送信するかまたは（ｉｉ）前記複数の記憶要素のうちの少 くとも一つから少くとも一つのディジタル信号パケットを受信し且つ当該少くと も一つのディジタル信号パケットを前記ノードのうちの少くとも一つに送信する かのいずれかを選択的に実行するためのパケットプロセッシング手段とを備えて 構成されるディジタルパケットスイッチング装置。 ５．選択されるプロトコルにしたがって構成されるディジタル信号パケットを一 祖のノード間で選択的にスイッチングするためのディジタルパケットスイッチン グ装置において、 それぞれが一つまたはそれ以上のセグメントを備えている複数の情報転送ドメイ ンにおいて、当該複数の情報転送ドメインは、それぞれが関連のバス要素と当該 バス要素に接続され情報表示信号を転送するための第１の複数のプロセッシング セルとを包摂する複数のドメイン（０）セグメントを有する第１の情報転送ドメ インを包含する当該複数の情報転送ドメインとを備えて構成されており、 前記プロセッシングセルはそれぞれ情報表示信号を格納するために、中央処理装 置と関連の連想記憶要素とを包含し、前記記憶要素は、情報表示信号を転送する ために関連の中央処理装置と前記バス要素とに接続されたインターフェース手段 を包含し、前記セルは、関連の複数の中央処理装置間の情報表示信号の転送がそ れぞれの記憶要素を通じてのみ起こるよう構成されており、前記複数の中央処理 装置は第１の命令源からの命令を含む命令のストリームを通常に処理するために 第１の中央処理装置を少くとも備えており、 前記プロセッシングセルのうちの少くとも一つは、（ｉ）前記ノードのうちの少 なくとも一つから少くとも一つのディジタル信号パケットを受信し且つ当該少く とも一つのディジタル信号パケットを前記複数の記憶要素のうちの少くとも一つ に送信するかまたは（ｉｉ）前記複数の記憶要素のうちの少くとも一つから少く とも一つのディジタル信号パケットを受信し且つ当該少くとも一つのディジタル 信号バケットを前記ノードのうちの少くとも一つに送信するかのいずれかを選択 的に実行するためのパケットプロセッシング手段とを備えており、当該パケット プロセッシング手段は、前記第１の命令源からの命令と同様の態様で且つこの命 令のプロセッシングシーケンスに影響を与えることなく、第１のプロセッシング ユニットにより処理される一つまたはそれ以上の被挿入命令を挿入するための挿 入手段を備えており、さらに、 関連のバス要素と複数のルート指定要素とを備えたドメイン（１）セグメントに おいて、ドメイン（１）セグメントと関連のドメイン（０）セグメントとの間で 情報表示信号を転送するために、当該ルート指定要素はそれぞれドメイン（１） セグメントに関連付けられたバス要素と前記ドメイン（０）セグメントのうちの 一つに関連づけられたバス要素とに接続されている当該ドメイン（１）セグメン トとを備えて構成されており、前記ドメイン（０）セグメントの各々に関連付け られたプロセッシングセルは、前記ドメイン（０）セグメントの残余に関連付け られたプロセッシングセルとドメイン（１）セグメントを通じてのみ情報表示信 号の転送が可能であるディジタルパケットスイッチング装置。 ６．前記複数のプロセッシングセルは少なくとも遠方のプロセッシングセルを備 えており、当該遠方のプロセッシングセルはそれぞれ関連の記憶要素と情報の転 送を行なうよう結合された中央処理装置を含み、当該遠方プロセッシングに関連 付けられた前記記憶要素と当該複数のプロセッシングセルの他のものに関連付け られた前記記憶要素との間で情報表示信号を転送するために当該遠方のプロセッ シングセルに結合された遠方のインターフェース手段とを備えた請求項１〜５の いずれかに記載のディジタルパケットスイッチング装置。 ７．前記遠方のセルは前記の複数のプロセッシングセルのうちの他のものから物 理的に遠方の点にあり、前記インターフェース手段は、当該物理的に遠方の点と 前記複数のプロセッシングセルのうちの他のものとの間で前記情報表示信号を送 信するための手段を備える請求項６のディジタルパケットスイッチング装置。 ８．前記遠方のインターフェース手段は、前記遠方のセルと前記複数のプロセッ シングセルのうちの他のものとの間で前記情報表示信号を搬送するためのファイ バオブチック伝送媒体を含む請求項７のディジタルパケットスイッチング装置。 ９．前記パケットプロセッシング手段は、前記ノードのうちの少なくとも一つか ら前記ディジタル信号パケットを受信するために、当該ノードのうちの少なくと も一つと電気的に連絡状態のパケット受信手段と、当該ノードのうちの少なくと も一つから受信された前記ディジタル信号パケットをそれぞれヘッダ部分とデー タ部分とに分割するために、前記受信手段と電気的に連絡状態のパケット分割手 段と、 当該パケット分割手段により分割された前記ディジタル信号パケットを格納する ために、前記パケット分割手段と電気的に連絡状態のバッファ要素を包含するパ ケット受信バッファ手段と、 前記パケット受信バッファ手段から前記ディジタル信号パケットを回収し、当該 ディジタル信号パケットに対して選択されるプロセッシングを実行しそして当該 ディジタル信号パケットを前記複数の記憶要素に送信するために、前記パケット 受信バッファ手段と前記複数の記憶要素と電気的に連絡状態のフレームプロセッ シング手段とを備える請求項１〜５のいずれかに記載のディジタルパケットスイ ッチング装置。 １０．前記パケットプロセッシング手段は、前記の受信されるディジタル信号パ ケットをエラーについて検査し、この検査の結果を、前記受信されるディジタル 信号パケットのヘッダ部分とともに格納するためのエラー検査手段とを備える請 求項９のディジタルパケットスイッチング装置。 １１．前記複数のプロセッシングセルは、前記パケットプロセッシング手段から 受信されるディジタル信号パケットを含むデータ構造体から構成される少なくと も一つの受信キューを前記複数の記憶要素に格納するための受信キュー手段と、 前記ノードのうちの少なくとも選択されるものへ送信されるディジタル信号バケ ットを含むデータ構造体から構成され、当該ノードのうちの少なくとも一つに対 応する少なくとも一つの送信キューを前記複数の記憶要素に格納するための送信 キュー手段と、 前記複数のプロセッシングユニットにより発生される制御信号に応答して、前記 少なくとも一つの受信キューから少なくとも選択された送信キューへ選択される ディジタル信号パケットを選択的に転送するために、当該受信キュー手段と当該 送信キュー手段と連絡状態の受信キューパケット転送手段とを備えており、前記 フレームプロセッシング手段は、前記ディジタル信号パケットのうちの選択され るものを前記少なくとも一つの受信キューへロードするための手段を備えている 請求項９のディジタルパケットスイッチング装置。 １２．前記複数のプロセッシングセルは、前記ノードのうちの少なくとも選択さ れるものへ送信されるディジタル信号パケットを含むデータ構造体から構成され 、当該ノードのうちの少なくとも一つに対応する少なくとも一つの送信キューを 前記複数の記憶要素に格納するための送信キュー手段を備えており、前記フレー ムプロセッシング手段は、前記パケット受信バッファ手段から選択されるディジ タル信号パケットを前記少なくとも一つの送信キューへ転送するために、前記パ ケット受信バッファ手段と電気的に連絡状態にあり且つ前記ディジタル信号パケ ットの前記ヘッダ部分に応答する直接パケット転送手段を備えている請求項９の ディジタルパケットスイッチング装置。 １３．前記複数のプロセッシングセルは、少なくとも一つのアプリケーションプ ログラムにしたがって前記複数のプロセッシングセルのうちのあるものによりサ ービスを受けるディジタル信号パケットを含むデータ構造体から構成されるアプ リケーションサービスキューを格納するためのアプリケーションサービスキュー 手段と、 前記少なくとも一つアプリケーションプログラムにしたがって前記複数のプロセ ッシングユニットのうちのあるものにより発生される制御信号に応答して、前記 少なくとも一つの受信キューから少なくとも一つのアプリケーションサービスキ ューへ前記ディジタル信号パケットのうちの選択されるものをロードするための 手段を備えている請求項１１のディジタルパケットスイッチング装置。 １４．前記複数のプロセッシングセルは、少なくとも一つのアプリケーションプ ログラムにしたがって前記複数のプロセッシングセルのうちのあるものにより発 生されるディジタル信号パケットを含むデータ構造体から構成されるアプリケー ション完了キューを格納するためのアプリケーション完了キュー手段と、前記ア プリケーション完了キューから前記少なくとも一つの送信キューへ前記ディジタ ル信号パケットのうちの選択されるものをロードするための手段を備えている請 求項１３のディジタルパケットスイッチング装置。 １５．前記複数のプロセッシングセルは前記複数のプロセッシングユニットのい ずれもが、プロセッシングのために、前記の少なくとも一つの受信キューから少 なくとも一つの選択されるディジタル信号パケットを回収するのを可能にする手 段を備える請求項１１のディジタルパケットスイッチング装置。 １６．前記フレームプロセッシング手段は、前記ディジタル信号パケットの前記 ヘッダ部分に応答して、前記少なくとも一つの送信キューから当該ディジタル信 号パケットを回収するために、前記送信キュー手段と電気的に連絡状態の手段を 備えており、前記パケットプロセッシング手段は、 前記フレームプロセッシング手段により回収される前記ディジタル信号パケット を格納するために、当該フレームプロセッシング手段と電気的に連絡状態のバッ ファ要素を含むパケット送信バッファ手段と、前記パケットバッファ手段に格納 される前記パケットを前記ノードのうちの少なくとも一つへ送信するために、前 記パケット送信バッファ手段と前記ノードのうちの少なくとも一つと電気的に連 絡状態のパケット送信手段とを備える請求項１１のディジタルパケットスイッチ ング装置。 １７．ブリフェッチまたはポストストア動作のいずれをも実行ずる手段を備えた 請求項１のディジタルパケットスイッチング装置。 １８．選択されるプロトコルにしたがって構成されるディジタル信号パケットを 一組のノード間で選択的にスイッチングするため、それぞれが関連の連想記憶要 素に結合された中央処理装置を包含する複数のプロセッシングセルを備えている ディジタルパケットスイッチング装置を作動する方法において、 Ａ．（ｉ）前記ノードのうちの少なくとも一つから少くとも一つのディジタル信 号パケットを受信し且つ当該少くとも一つのディジタル信号パケットを前記複数 の記憶要素のうちの少くとも一つに情報表示信号として送信するかまたは （ｉｉ）前記複数の記憶要素のうちの少くとも一つから少くとも一つのディジタ ル信号パケットを情報表示信号として受信し且つ当該少くとも一つのディジタル 信号パケットを前記ノードのうちの少くとも一つに送信するかのいずれかを選択 的に実行し、 Ｂ．前記中央処理装置のうちの要求しているものに情報表示信号への優先的なア クセス要求を表示する所有権要求信号を発生させ、 Ｃ．要求される情報表示信号が、要求する中央処理装置に関連付けられたもので はないある記憶要素に格納されているかどうかを決定し、 Ｄ．要求される情報表示信号が、要求する中央処理装置に関連付けられたもので はないある記憶要素に格納されているという決定に応答して、その要求される情 報表示信号の排他的な格納を、要求する中央処理装置に関連付けられた記憶要素 で実行する諸段階からなるディジタルパケットスイッチング装置を作動する方法 。