JPH05502146A - 入力減衰器ネットワークを使用し単極性電源で給電される差動増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 入力減袋器ネットワークを使用し単極性電源で給電される差動増幅器（技術分野 ） 本発明は、差動増幅器の分野に関する。特に、本発明は、単極性の電源により給 電される演算増幅器を使用する、差動増幅器の入力に加えられる共通モード信号 が差動増幅器の入力に加えられる差信号より遥かに大きくかつ増幅器に対する電 源電圧より遥かに大きい時でも、共通モード応答が少ない差動増幅装置に関する 。

（背景技術） 差動増幅器は、この差動増幅器の各入力に加えられる２つの電圧間の差を測定し て入力電圧間の差と比例する出力電圧を生じるように設計されている。差動増幅 器に対する各人力において加わる２つの電圧間の差を表わす入力信号は、差動モ ード信号と呼ばれる。この差動モード信号に応答するも、各入力端子における電 圧が同じである時、更にこの電圧が比較的大きい時でも、理想的な差動増幅器は 応答しない。即ち、差動増幅器は、入力電圧間に差がない時は応答しない筈であ る。差動増幅器に対する各入力における両方の電圧が同じである時差動増幅器は の入力に加えられる信号は、共通モード信号と呼ばれる。

差動増幅器の従来技術の構成は図１に示される。大半の実際の目的に対する無限 の開ループ利得を有するＯＰ増幅器１２が使用される。ＯＰ増幅器または演算増 幅器なる用語が本文で用いられる時は常に、増幅器は実質的に無限の開ループ利 得を有するこの形式のものを意味する。図１に示される回路に対する構成要素の 選択において最も重要な場合は、ＯＰ増幅器１２の非反転入力と接続された抵抗 ２８．３０の比率が反転入力と接続された抵抗２４．２６の比率と同じである場 合である。この場合、差動増幅器の出力における電圧は、抵抗２４の抵抗値に対 する抵抗２６の抵抗値の比率に、入力における電圧間の差を乗じたものである。

図１に示された如き差動増幅器の従来技術の構成における１つの問題は、入力端 子に対して加えられる大きな共通モード電圧が存在する時に生じる。ＯＰ増幅器 において使用される構成要素の性能限度により、増幅器の非反転入力は、その許 容共通モード動作範囲（特定の増幅器の設計に応じて正または負）を越える電圧 まで駆動されることがある。、増幅器の共通モード動作範囲より大きな電圧では 、差動増幅器は適正に機能することを止める。差動増幅器の反転入力と接続され たフィードバック抵抗を経て供給され差動増幅器の出力側に現れる「ブレークス ルー　（ｂｒｅａｋ−ｔｈｒｏｕｇｈ）Ｊ即ち［貫通（ｆｅｅｄ−ｔｈｒｏｕｇ ｈ）Ｊ電圧が生成されることがある。この貫通電圧は、入力端子間の差動モード 信号に応答して誤りを結果として生じると共に、差動増幅器の出力と接続される 他の回路に悪影響を及ぼす。

図１に示された差動増幅器における他の問題は、演算増幅器が単極性電源により 給電される時に生じる。この場合、差動増幅器の出力は反対の極性電圧に駆動す ることができず、また実際にはＯＰ増幅器内部の構成要素の制限により、実際の 慣例において増幅器の出力はグラウンド（またはゼロ）電圧に完全に駆動できな い。従って、差動増幅器は双極性入力電圧には応答し得ない。即ち、差動増幅器 の出力は、正の極性の電源が使用される時角に駆動することができないため、反 転入力に加えられた電圧が非反転入力に加えられた電圧より大きくなり更に負に なる時、差動増幅器は非反転および反転入力に加えられた電圧間の差の変化を反 映し得ない。

差動増幅器の従来技術の構成における第３の問題は、差動増幅器の両方の入力が ＤＣ電圧でないが著しい量の高周波エネルギを有する電圧である時に生じる。

高い周波数の共通モード電圧は、差動モード信号に対する差動増幅器の所定の応 答に干渉するおそれがある。

（発明の要約） 従って、本発明の目的は、問題となる差電圧より遥かに大きい共通モード信号に よる差動増幅器の出力に対する影響が少ない差動増幅装置を提供することにある 。

本発明の別の目的は、単極性電源から動作し、双極性入力電圧に応答し得る差動 増幅装置を提供することにある。

本発明の更に別の目的は、電源電圧より高い共通モード電圧を排除し得る差動増 幅装着を提供することにある。

本発明の更に他の目的は、正帰還および負帰還の組合わせを用いることにより異 なる利得を提供し得る差動増幅装置を提供することにある。

本発明の更に別の目的は、入力における高周波信号による誤りを最小限に抑える フィルタ装置を含むことにある。

本発明の更に別の目的は、モノリシック集積回路技術を用いて製造され、信頼性 が高く安価でかつ製造が容易である本発明を組込む差動増幅装置を提供すること にある。

本発明の上記および他の目的および利点は、調整可能な減食ネットワークを用い る差動増幅器において達成される。

本装置は、反転および非反転入力、およびこの反転および非反転入力における電 圧の関数である出力を有する演算増幅器を含む。減衰ネットワークは、演算増幅 器と接続されている。この減衰ネットワークは、減衰ネットワークの入力で加え られた第１の値の共通モード電圧を、減衰ネットワークの出力端子における第１ の値の一部である共通モード電圧に低減させる回路を含み、この電圧は次に演算 増幅器の入力に送られる。この減衰ネットワークは、減衰ネットワークの入力に おける第２の値の共通モードの貫通電圧を、この第２の値の一部である演算増幅 器の出力における共通モードミツ通電圧に低減させる別の回路を含む。

本発明の」−記および他の目的、特徴および利点については、添付図面に関して 読むべき本発明の以降の詳細な記述から、また頭書の特許請求の範囲から容易に 理解され明らかになるであろう。

（図面の簡単な説明） 図１は、差動増幅器の従来技術の構成の概略回路図、図２は、本発明の差動増幅 装置のブロック図、図３は、図２に示された減衰ネットワークの機能を実施する ため使用される回路側の概略図、 図４は、図２に示された前置増幅器の機能を実施するため使用される回路例の概 略図、および 図５は、図２に示された緩衝増幅器の機能を実施するため使用される回路例の概 略図である。

（実施例） 例示のみであって一般性を限定しない目的のため、本発明については次に特定の 差動増幅器集積回路における使用に関して説明する。当業者は、本発明の特徴お よび機能が他の形式の集積回路ならびに個別の構成要素を用いて構成された差動 増幅回路においても有効であることを認識されよう。

まず、従来技術の差動増幅器の典型的な実施例を示す図１を参照する。差動増幅 器１０は、反転入力１４、非反転入力１６および出力端子１８を有する非常に高 利得の演算増幅器１２を含む。増幅２３１２は、唯１つの極性で電圧を生じる電 源（図示せず）から動作する。単なる例示として、この極性は正に選択される。

従って、電源端子２０は電源の正の出力電圧と接続される。電源端子２２は、電 源のグラウンド端子と接続されている。

差動増幅器］０は更に、増幅器１２の反転入力１４と接続された人力抵抗２４を 含む。フィードバック抵抗２６が、出力端子１８から反転入力１４に対して接続 される。入力抵抗２８は、更に増幅器１２の非反転入力１６と接続される。抵抗 ３０は、増幅器１２の非反転入力１６から適当な回路グラウンドに対して接続さ れる。抵抗３０が接続されるこの回路のグラウンドは、絶縁されたアナログ信号 のグラウンド、電源グラウンド、または組合わせグラウンドでよい。

差動増幅器１０に対する入力信号は、入力端子４２．３２と接続される。例えば 、もし差動増幅器が図１に示される抵抗３４の如き抵抗の両端の電位差を測定す るため使用されるならば、更に正の抵抗の端子は、線４０により示される如く、 差動増幅器１０の非反転入力３２と接続され、端子３６は入力端子３２と接続さ れる。同じように、図１に示される事例では端子３８である抵抗３４の更に負の 側は、線４０に＞＋＜されるように入力端子４２で差動増幅器１０の反転入力と 接続される。その結果、図１に示される事例では、差動増幅器１０は端子３６． ３８間で電位差を検出して増幅することになる。

図１に示された差動増幅器が適正に動作して所定のゼロ共通モード応答（即ち、 無限共通モード排除比ＣＭＭＲ）を持つためには、抵抗２８に対する抵抗３０の 抵抗値の比率は、抵抗２４の抵抗値に対する抵抗２６の抵抗値の比率と同じでな ければならない。これらの抵抗値の比率が等しい時、（差動増幅器が単極性電源 により給電される場合に）入力端子３２における電圧が常に入力端子４２におけ る電圧より更に正となるものとすると、差動増幅器１０の出力端子１８における 電圧は、抵抗２４の抵抗値に対して抵抗２６の抵抗値の比率に、入力端子３２お よび入力端子４２に加えられる電圧間の差を乗じたものである。

先に述べたように、図１に示した回路では、入力端子３２．４２に加えられる共 通モード電圧が大きい時、また特に端子１６における電圧が増幅器の共通モード 電圧範囲を越える時に問題が生じる。この問題は、端子１６における共通モード 電圧が実際に電源電圧より高い時に確実に生じる。（増幅およびフィードバック の後に）差動モード電圧が増幅器１２に対する入力で正味の正電圧を結果として 生じるに充分な大きさでない場合は、大きな共通モード電圧が抵抗２４および抵 抗２６に流れる電流を結果として生じるという事実のため端子１８にはひどい共 通モード応答が生じることになり、このため共通モード電圧の少なくとも一部を 増幅器１２の出力側１８に生じさせる。この「貫通電圧」は、演算増幅器１２に 出力負荷がない時に最大となる。演算増幅器１２の端子１８に出力負荷が存在し ない場合は、差動増幅器１０の共通モード応答は実際に１００％となり、全共通 モード電圧が出力端子１８に存在することになる。

差動モード電圧に対する共通モード電圧の臨界比率が存在し、これを越えると差 動増幅８ｉｉ１０は共通モード電圧の排除ができず、このため適正に機能しなく なる。ＤＣ共通モード電圧範囲の上限である増幅器１２の非反転端子１６におけ る入力は、常に下式となる。即ち、 Ｖｌ・Ｇ／　（１＋Ｇ）　（１） 但し、■、は増幅器１０の端子３２における電圧、Ｇは増幅器１０の利得（抵抗 ２４の抵抗値に対する抵抗２６の抵抗値の比率）である。

増幅器１０の反転入力４２における電圧が式１に見出される値より徐々に小さく なる時、演算増幅器は抵抗２６を介して正しいフィードバック信号を確立するこ とにより適正に作動する。従って、演算増幅器が差動モード信号の増幅を停止し て共通モード信号を入力端子４２から抵抗２４、抵抗２６および出力端子１８を 経て送ることを許容する臨界点は、下式の時に生じる。即ち、Ｖ２＝Ｖｌ　・Ｇ ／　（１＋Ｇ）　（２）但し、ｖ２は増幅器１０の端子４２における電圧である 。

■、が共通モード電圧、プラス差動モード電圧を２で除しただものと等しいため 、即ち、 ｖ、＝ｖ、＋　（ｖ、、／２）　（３）但し、Ｖ３．は共通モード電圧、Ｖｄ、 は差動モード電圧であり、Ｖ２は共通モード電圧から差動モード電圧の半分を差 引いたものと等しい。

■２−Ｖｅ−（Ｖ、＋−／２）　（４）式３および４を式１および２に代入して これを解けば、差動モード電圧に対する共通モード電圧の比率は（Ｇプラス１／ ２）より小さくなければならない結果を得る。もし共通モード電圧が例えば２１ Ｖであり、回路が１０の利得を持っていたならば、約２Ｖより小さい差動モード 信号はこの回路により増幅されないことになる。本発明の一使用例として、この 比率は所定の感度の約２００倍である。

この共通モード貫通現象は、増幅器の共通モード排除比と混同してはならない。

増幅器の共通モード排除比は、ＯＰ増幅器が負荷に対して正しく動作する時、抵 抗２４．２８の値、および抵抗２６．３０の値がそれぞれどれだけ近付けられ精 度に対する制約係数となるかによって定まる。

ある用途においては、高い共通モード電圧は、例え共通モード電圧が回路の電源 電圧より遥かに高い時も、共通モード電圧が差動増幅器により排除されねばなら ないものである。例えば、本発明の特定の用途においては、共通モード電圧は２ １Ｖにもなり、また差動増幅器の電源電圧は５ｖもの低さとなる。例え最良の条 件下でも、このことは演算増幅器の入力１４．１６における電圧が５ｖを越え得 ないことを必要とする。６実際には、演算増幅器の入力段はまた、グラウンド電 位より僅かに徐々に高くなる信号に応答し得ねばばならない。設計上の選択は制 限され、その結果、依然として演算増幅器の端子における２０Ｖの共通モード電 圧を排除し得る最大ＯＰ増幅器入力電圧は、従来のＯＰ増幅器設計においては典 型的には僅かに３．５Ｖに過ぎない。従って、２０または２１Ｖもの高い共通モ ード電圧を排除できるためには、利得Ｇは、３．５／２０即ち１／６と等しいか あるいはこれより低くなければならない。しかし、図１０に示される差動増幅回 路の場合である１より小さな全利得を持ち、この回路が２１Ｖの共通モード電圧 を排除しなければならず５Ｖの電源電圧から給電されたならば、結果として利得 は１より小さくなる。■より小さな利得は、図１における回路の有効性を低下さ せる。

差動増幅器１０の別の問題は、単極性電源の使用により生じる。増幅器１２は正 の電源のみにより給電されるため、グラウンド電位より更に正であるその入力に おける差信号に応答し得るに過ぎない。その結果、差動増幅器１０ｉ、入力端子 ３２．４２における正の差動モード電圧に応答し得るに過ぎない。もし入力端子 ４２における電圧が大きさにおいて入力端子３２における正の電圧より大きいも のとすれば、差動増幅器１０はこの電圧と比例する出力を生じることができず、 これは電源端子２２のグラウンド電位より低い出力電圧を生じることができない ためである。

次に図１に示した差動増幅器の制約を克服する本発明による装置をブロック図で 示す図２を参照する。回路５０は、両省増幅器段５２と、第２の緩衝増幅段６３ と、バイアス調整器６０とを含む。両温増幅器段５２は、入力減衰ネットワーク ５４および前置増幅器５６を含む。減衰ネットワーク５４は、入力端子６２．６ ４で問題となる信号と接続される。減衰ネットワーク５４の出力は、前置増幅器 ５６の入力端子７０．７２と接続される。減衰ネットワーク５４は、更に結線７ １を介して前置増幅器５６の出力端子７４と接続される。減衰ネットワーク５４ の機能は、前置増幅器５６に対する入力における共通モード電圧を低減すること 、および所定の共通モード［貫通」排除比を提供するため前置増幅器５６に対す る入力電圧およびフィードバック回路を制御することである。減衰ネットワーク ５４は更に、差動増幅回路５０を双極性入力信号に応答させるように、前置増幅 器段５２および緩衝増幅器５８を制御するため使用されるオフセット端子６６を 含む。前置増幅器５６の出力端子７４は、ＩＩ！衝増幅器５８の入力と接続され る。

緩衝増幅器５８の機能は、回路の用途に従ってその時の利得ならびに種々の利得 選択を提供することである。差動増幅回路５０の出力は、他の回路と接続するた めの出力端子６８で得られる。バイアス調整器６０の機能は、前置増幅器５６お よび緩衝増幅器５８に対する動作点を制御するため、絶対温度に比例するバイア ス信号を提供することである。バイアス調整器６０は、端子７６における電源の 正電圧および端子６１におけるグラウンドと接続される。

前置増幅器５６および緩衝増幅器５８は、それぞれ端子５９．３１８において電 源端子７６と接続される（図示しないこの電源は、必ずしもそうでないが通常は 単極性の正の電圧電源である）。前置増幅器５６のグラウンド端子５７、緩衝増 幅器５８のグラウンド端子３２０、バイアス調整器６０のグラウンド端子６１お よび減衰ネットワーク５４のグラウンド端子５３は、例えば電源のグラウンド端 子１２６と接続された状態で示される。しかし、当業者は、信号のグラウンドお よび電源のグラウンドは回路の性能を強化するために分離できることが判るであ ろう。

図２に示した色々な機能のブロックの機能を実施するため使用される回路例の概 略図を示す図３の回路７５を参照する。

入力電圧は、入力端子６２．６４で加えられる。特殊なＰＮＰ　！−ランジスタ １０１．１０２は、ダイオード１０５．１０７と共に、回路に対する静電気放電 の保護を行う。入力抵抗１００．１０２は同じ抵抗値であり、それぞれ抵抗１０ ４．１０６の値の約５倍である。抵抗１３８．１４０は、それぞれ抵抗１０４． １０６の値を正確に調整するため、高解像度のトリム抵抗として使用される。入 力信号経路には、低い値の抵抗１０８．１１０が含まれる。典型的な用途におい ては、抵抗１００．１０２は２００にΩであり、抵抗１０４．１０６は４０にΩ であり、抵抗１０８．１１０は２５０Ωである。これらの値は、例示の目的とし てのみ示される。この回路は、特定の入力電圧、利得因数、および特定の回路用 途における共通モード電圧に従って、他の抵抗値で動作する。

演算増幅器５６の出カフ４からノード１１４における抵抗１１０に接続するフィ ードバック抵抗１１２が設けられている。このフィードバック抵抗の値は、所定 のフィードバック係数の値によって決定される。典型的な用途においては、全体 フィードバック係数が微分利得Ｇを１０にセットするため選定される。従って、 ！１１！型的な場合には、抵抗１１２の値はＩＯＫΩである。抵抗１１２と同じ 値を持つ第２の抵抗１１６は、ノード１１８からノード１し０に接続される。こ の抵抗の機能については後に述べる。

前置増幅器段５２の共通モード電圧応答を最小限に抑えるために、演算増幅器５ ６の非反転端子と接続された全ての受動構成要素は、演算増幅器５６の反転端子 と接続された全ての構成要素とそれぞれ整合されねばならない。

差動増幅器５２の出力端子７４における電圧は下式により与えられる。

即ち、 Ｖｏ＝ｑＲ’／ＡＲ・　（ＶＩＮＰ　Ｖｌ！ＩＮ）　（５）イ１し、ｑはフィー ドバック係数、Ａは１より大きい因数、Ｒは整合された抵抗１０４または１０６ のいずれか一方の抵抗値、Ｖ　Ｉ　ＩＩ　ｐは入力端子６２における電圧、■、 工は入力端子６４における電圧、Ｒ’−Ｒ＋ｒ　（ｑ−１）　／ｇである。但し 、「は整合抵抗１０８または１１０のいずれか一方の抵抗値である。

既に述べた構成要素の典型的な値を用いて、差動モード利得は約８である。演算 増幅器５６の出力から入力に対する差動フィードバック比を下げることにより利 得を１０まで増加するため、別の調整可能な抵抗１２２がノード１１４と１１８ 間に加えられる。抵抗１２２は、増幅器の非反転入力または反転入力のいずれか 一方と接続された整合構成要素のいずれも影響を及ぼさないため、回路の共通モ ート応答を乱すことなく利得を調整するため調整することができる。

減衰ネットワーク５４は、演算増幅器５６の入力端子７０．７２における共通モ ート電圧を共通モート電圧を乗じた係数１／（１＋Ａ）より高くならないように する。従って、図３に示された前置増幅器５２は、典型的な値を用いて回路が入 力端子における２１Ｖのピーク共通モード電圧に応答することを許容するが、こ の入力値が演算増幅器５６の入力端子を３．５Ｖより高い電圧に駆動することは 阻止する。

本発明の別の目的は、共通モード貫通電圧のため回路の共通モード応答を低減す る装置を提供することである。図３に示した回路においては、共通モードの貫通 経路は、入力端子６４で始まり、抵抗１０２、抵抗１０６、抵抗１４０および抵 抗１１２を含み、加えられた共通モード電圧が演算増幅器５６の共通モード範囲 より大きい場合に、共通モード電圧が貫通して演算増幅器５６の出力端子７４に 現れ得るようにする。前に示した回路の典型的な値では、出力に貫通し得る共通 モード電圧の一部は下式により与えられる。即ち、ｒ／　（１＋Ａ）Ｒ（６） 典型的な値がこの式に代入されると、この分数は約０．００１となる。従って、 フィードバック経路を経て演算増幅器５６の出力まで貫通じ得る加えられた印加 共通モード電圧の一部は、約０．００１を共通モード電圧で乗じたものである。

この状態を改善するため、抵抗１２４が加えられ、これは演算増幅器の出力端子 ７４からグラウンド端子１２６に接続する。抵抗１２４が約１０にΩの値を持つ ならば、演算増幅器５６の出力まで貫通し得る共通モード電圧の小数は０，００ ０５まで５０％減じられる。抵抗１２４に対して選定される値は、特定の用途に 対する臨界閾値に従って調整することができ、ここで共通モード貫通電圧は大き さが問題の差動モード電圧と比肩し得る。再び、共通モード貫通電圧が共通モー ド排除比（ＣＭＭＲ）と同じでないことに注意すべきである。ＣＭＭＲは、演算 増幅器５６の反転端子と非反転端子に接続される各受動要素の値の間の整合精度 により制御される。

先に述べたように、本発明の別の目的は、共通モード信号がＤＣ電圧でないが高 周波エネルギを有する成分を含む時は共通モード信号に対する応答が低下した装 置を提供することにある。共通モード電圧が高周波を含む時は、共通モード信号 に対する残留応答が差動モード信号に対する所定の応答と干渉することがあると いう危険が存在する。この問題を克服するため、コンデンサ１３４．１３６が演 算増幅器５６の入力端子からグラウンド端子１２６に接続される。これらコンデ ンサの各々は、それぞれ減衰ネットワーク５４の上下の脚部の抵抗と組合わせて 低域ネットワークを形成する。もしこれらの低域ネットワークが均衡せずその各 々の時定数が異なるならば、共通モード信号は差動モード信号に変換される。

従って、減衰ネットワークの各脚部の時定数を僅かに増すために、トリム抵抗１ ３０．１３２もまた付設され、高周波における共通モード応答を無効化するよう に選択的に調整される。コンデンサもまた、集積回路に対する無線周波干渉（Ｒ Ｆｌ）の保護を行う。

オフセット端子６６を用いて、演算増幅器５６の出力端子７４および演算増幅器 ５８の出力端子６８にオフセット電圧を生じる。回路の対称性のため、オフセッ ト端子６６から抵抗１１６を経て演算増幅器５６の出力端子７４に至る利得は１ である。オフセット端子６６は、演算増幅器５６および演算増幅器５８の出力を 正の電圧に維持しながら、図３に示した回路が双極性入力、即ちグラウンド端子 １２６における電圧の上下に振動する差動モード電圧を処理することを可能にす る。例えば、正の基準電圧が端子６６に加えられる時、演算増幅器５６および演 算増幅器５８の出力は、この基準電圧の上下の基準電圧のちょうど半分振動する ことになる。調整可能な抵抗１４２．１４４により生じる分圧器は、中程度のオ フセットの正確なセツティングを可能にする。

図３に示された回路７５もまた、端子７６における電源電圧と接続されたバイア ス調整器６０を含む。バイアス調整器６０はバイアス電圧およびバイアス電流を 供給し、この電圧および電流は、演算増幅器５６および演算増幅器５８に対する 作動点をセットするために、絶対温度と比例する。バイアス信号が、結線７７． ７８を経て演算増幅器５６へ供給される。バイアス信号ＨＡ、結線８０．８３を 経て演算増幅器５８へ供給される。

次に、図３に示される前置増幅器５６の機能を実施するため使用される回路例の 概略図を示す図４を参照する。演算増幅器５６は、非常に低いオフセット・ドリ フトおよび大きな正の共通モード電圧において高い閉ループ利得で動作するよう に最適化される。コレクタがグラウンド端子５７と接続された回路におけるトラ ンジスタはＰＮＰであるが、この回路はＮＰＮ　トランジスタを用いて具現し得 ることに注目すべきである。

減衰ネットワーク５４からの差動モード入力信号は、増幅器入力端子７０．７２ と接続されている。トランジスタ２００．２０２．２０４．２０６は、抵抗２０ ８．２１０と共に、第１の電圧増幅段を形成する。この電圧増幅段に対する電流 は、抵抗２１３およびトランジスタ２１２により供給され、これは更に抵抗２１ ５を介して端子７８におけるバイアス調整器６０により制御される１、電圧増幅 段に対するバイアス電流は、公称的に絶対温度に比例する。このバイアス電流の 選定は、演算増幅器５６の連続段における電流の不均衡により生じることがある ＤＣオフセット誤りを最小化する。コンデンサ２１７は、トランジスタ２００． ２０２．２０４．２０６のエミッタに存在する共通モード電圧のバイアス調整器 ６０との結合を最小限に抑えるため使用される。コンデンサ２１７がないと、高 周波共通モード電圧がバイアス調整２′Ａ６０を通り、緩衝増幅器５８の出力側 に現れることがある、。

第１の増幅段の電圧の電圧利得は小さく、負荷抵抗２０８．２１０の最大値によ り制限される。負荷抵抗２０８．２１０の値は、増幅器の全動作温度範囲にわっ てグラウンド電位に非常に近い増幅器入力における共通モード電圧を排除する能 力を維持するために選定される。典型的な用途において、抵抗２０８．２１０は ３０にΩである。トランジスタ２００．２０２．２０４．２０６のコレクタにお ける平均電圧は、抵抗２１６．２１８を介してトランジスタ２１４のベースに供 給される。抵抗２１６および２１８は、値が等しく、高いオーミック値を有する 、即ち第１の電圧増幅段の電圧利得の低下を避けるために抵抗２０８または２１ ０の値より遥かに大きい。例えば、抵抗２１６．２１８は、典型的な用途では３ ００にΩの値を持つピンチ抵抗でよい。

トランジスタ２１４は、低い電流で作動し、非常に低いベース電流を有し、従っ て抵抗２１６または抵抗２１８の両端における電圧降下は非常に小さい。その結 果、トランジスタ２２０．２２２．２２４のベースにおける電圧は、トランジス タ２１４のベース電圧より高いベース・エミッタ電圧（２Ｖｌ１ｗ）の約２倍で ある。

その結果、トランジスタ２２２．２２６およびトランジスタ２２４．２２８にお けるゼロ入力端子は、抵抗２３１により送られてトランジスタ２３０により制御 されるバイアス電流と比例する。トランジスタ２３０は、更にバイアス調整器６ ０により制御される。前記の比例関係の正確な値は、トランジスタ２１４．２２ ０．２２２．２２４．２２６．２２８に対して選定されたエミッタ領域比に依存 し、これらトランジスタは第２の増幅段を提供する。抵抗２３２が更に含まれて 、トランジスタ２２２．２２６および２２４．２２８におけるゼロ入力電流の比 例定数を史に修正する。

第２段の増幅器に流れるバイアス電流は、この増幅器の相互コンダクタンスを決 定する。この相互コンダクタンス値は、増幅Ｚ：の第１段の電圧利得が乗じられ る。抵抗２３４．２３６は、トランジスタ２３８．２４０．２４２と共に、第２ 段の増幅器に対する負荷として働く電流ミラーを形成する。トランジスタ２４０ のコレクタは、トランジスタ２４４．２４６を含む出力段を駆動する。トランジ スタ２４４．２４６は、ダーリントン接続対であり、演算増幅器５６における利 得の主要部分を提供する。演算増幅器５６のＤＣ均衡を更に改善し、入力オフセ ット電圧およびドリフトを最小値に保持するため、抵抗２４８はトランジスタ２ ２２．２２４のコレクタにおける電圧を等しくする。高周波補償は、コンデンサ ２５０によって行われる。スピルト・コレクタ・トランジスタ２５２は、トラン ジスタ２４４．２４６を含むダーリントン出力段およびトランジスタ２３４．２ ３６およびトランジスタ２３８．２４０．２４２を含む電流ミラーに対して、絶 対温度に比例するバイアス電流を供給する。

次に図３において、演算増幅器５６の出力は、演算増幅器５８の非反転入力端子 ３２１に対する抵抗３００を介してｎｉｉ算増算器幅器５８反転入力に接続され ている。演算増幅器５８の機能は、演算増幅器５６より低い閉ループ利得で動作 する緩衝増幅段を提供することである５、１１３型的には、演算増幅器５８の利 得は約２である。２の利得は、集積回路上に作られる抵抗３０２．３０４．３０ ８の使用により得られる。２の利得を取得するために、抵抗３０２．３０４．３ ０８は全て２０にΩの値を有する。

他の用途においては、演算増幅器５８の利得は、端子３１０．３１２に跨って接 続された外部抵抗３１４の使用により調整することができる。このような構成を 用いて、抵抗３１４の抵抗値が抵抗３００の抵抗値の２倍である時利得は倍増さ れる。このため、正帰還および負帰還の組合わせは、演算増幅器５８の利得の調 整のために使用することができる。フィルタ・コンデンサ３１６は、抵抗３００ と組合わせて低域フィルタを提供する。

次に、図３に示された演算増幅器５８の機能を実施するため使用される回路例の 概略図を示す図５を参照する。

演算増幅器５６の出力は、図５に示された増幅器５８の非反転端子３２１と接続 されている１、フィートバックイ１１吋およびオフセット電圧は、端−ｒ３２２ における演算増幅器５８の反転入力に接続されている。第１の電圧増幅段は、抵 抗３３２．３３４と共にトランジスタ３２４．３２６およびトランジスタ３２８ ．３３０により形成される。この電圧増幅段に対するバイアス電流は、抵抗３３ ５を介して供給され、トランジスタ３３６により制御され、このトランジスタは そのベースにおいて端子８０からのバイアス電力を受取り、このノくイアスミ力 は絶対温度と比例している。この第１の電圧増幅段は、演算増幅器５６と関連し て述べた第１の電圧増幅段と似た方法で動作する。この増幅段は、最悪の場合グ ラウンド電位から正の電源より約１．５Ｖ低い範囲の正の共通モード電圧で動作 し得る。

トランジスタ３２４．３２６および３２８．３３０のコレクタにおけるこの電圧 増幅段の出力は、トランジスタ３４２．３４４．３４６と共に、抵抗３３８．３ ４０により形成される電流ミラーを含む第２の増幅段によりロードされる。第２ 段の電流ミラーおよび第１段の電圧増幅器間には、折返しカスコード回路で接続 されたトランジスタ３４８．３５０がある。トランジスタ３５２は、抵抗３５１ からの電流を制御してカスコード回路に対して絶対温度に比例するＩくイアスミ 力を提供するように抵抗３５１からの電流を制御する。ダイオード接続トランジ スタ３５４および３５５は、抵抗３３２．３３４の両端の電圧の正確な制御を保 証しながら、トランジスタ３４８．３５０における適当なノくイアスミ流を確立 するため使用される。

カスコード接続トランジスタ３４８．３５０は、電圧あるいは電流利得は提供せ ず、増幅器入力において要求される共通モード範囲を提供するに過ぎない。第２ 増幅段の電流利得は実際には１以下であるが、これは第１段の増幅器により提供 される信号電流の一部がトランジスタ３４８．３５０のエミッタ・インピーダン スと第１段のプルダウン抵抗３３２．３３４間に消費される。その結果、増幅器 ５８における電流ミラーのＤＣ均衡は、増幅器５６におけるよりも更に重要であ る。

バイアス・トランジスタ３６４は、トランジスタ３４２．３４４．３４６と共に 抵抗３３８．３４０を含む電流ミラーに対してバイアス電流を提供する。トラン ジスタ３４４のコレクタにおける電流ミラーの出力は、トリプル−ダーリントン 形態でトランジスタ３５８．３５６と接続されたトランジスタ３６０のベースを 駆動するため使用される。

第２の増幅段の利得の喪失を補償するため、非常に高い電圧および電流利得を有 する上記のトリプル・ダーリントン出力段が使用される。トランジスタ３５６の ベースにおける電圧の変動は、抵抗３４０を介してトランジスタ３４８のコレク タ、およびトランジスタ３４４および３４６に、またトランジスタ３６０．３５ ８を介してトランジスタ３５０のコレクタに等しく送られる。その結果、トリプ ル・ダーリントン出力段の有効電圧利得は、その電流利得と同様に非常に高い。

出カドリプル３５８．３６０に対する等しいバイアス電流は、それぞれｌくイア ス・トランジスタ３６２および分割コレクタ・バイアス・トランジスタ３６４に より与えられ、これらトランジスタは更にバイアス調整器６０と接続されている 。

本発明の装償は、モノリシック集積回路形態において、単極性電源から動作する ことができ、更に双極性入力信号の処理ができると共に、電源電圧より大きい共 通モード電圧を排除できると同時に共通モード電圧の貫通電圧の影響を最小限に 抑える差動増幅器を提供する。

本発明の１つＮｏ実施例について記述したが、当業者には種々の変更、修正およ び改善が容易に着想されよう３、このような変更、修正および改善は、本文の開 示により明らかなように、明示せずとも本開示の一部であるものとし、本発明の 趣旨および範囲内にあるものとする。例えば、当業者は、本発明の回路を差動モ ード電圧に対する共通モード電圧の比率が例示された特定の実施態様とは異なる 用途に対して調整できることが判るであろう。更に、当業者は、本発明が集積回 路ならびに個別の構成要素を用いる回路においても具現できることが判るであろ う。従って、本文の記述は単なる例示であって限定を意図するものではない。本 発明は、請求の範囲およびこれに相等するものにおいて定義される如く限定され る。

ＦＩＧ、１　従来技術 ＦＩＧ、２ Ｒ 補正嘗の翻訳文提出書 （特許法第１８４条の８） 平成　４年　５月２０日Ｂ泣

Claims (15)

【特許請求の範囲】
1. １．反転入力端子と、非反転入力端子と、出力端子とを有する少なくとも１つの 演算増幅手段を設け、該出力端子における電圧は、前記反転入力端子における電 圧および非反転入力端子における電圧の関数であり、第１および第２の入力端子 と、第１および第２の出力端子とを有する減衰手段を設け、該第１および第２の 出力端子は、演算増幅手段の反転入力端子および非反転入力端子とそれそれ接続 され、前記減衰手段は、前記第１および第２の入力端子における第１の値の電圧 を該第１および第２の出力端子における第１の値の一部である電圧に低下する回 路手段を含み、前記減衰手段は前記第１および第２の入力端子における第２の値 の共通モード貫通電圧を前記演算増幅手段の出力端子における第２の値の一部で ある共通モード貫通電圧に低下する別の回路手段を含むことを特徴とする差動増 幅装置。
2. ２．第２の反転入力端子と、第２の非反転入力端子と、第２の出力端子とを有す る第２の演算増幅手段を更に設け、該第２の出力端子における電圧が第２の反転 入力端子における電圧および第２の非反転入力端子における電圧の関数であり、 前記第２の演算増幅手段が、少なくとも１つの演算増幅手段の出力と接続された 第２の非反転端子を有することを特徴とする請求項２記載の差動増幅。
3. ３．少なくとも１つの前記演算増幅手段および第２の演算増幅手段と接続されて 、絶対温度と比例するバイアス電力を供給するバイアス調整手段を更に設けるこ とを特徴とする請求項２記載の差動増幅器。
4. ４．前記バイアス調整手段と、少なくとも１つの前記演算増幅手段と、前記第２ の演算増幅手段とが単極性電源により給電されることを特徴とする請求項３記載 の差動増幅器。
5. ５．少なくとも１つの前記演算増幅手段の出力を前記第２の演算増幅手段の非反 転入力と緒合する低域フィルタ手段を更に設けることを特徴とする請求項４記載 の差動増幅器。
6. ６．負帰還手段と正帰還手段の組合わせが、前記第２の演算増幅手段の利得を制 御することを特徴とする請求項２記載の差動増幅器。
7. ７．前記減衰手段および前記第２の演算増幅手段の反転入力と接続されて、差信 号が減衰手段に対する入力に存在しない時出力電圧を決定するオフセット制御手 段を更に設けることを特徴とする請求項２記載の差動増幅器。
8. ８．前記少なくとも１つの演算増幅手段の非反転および反転入力端子間に接続し て、前記差動増幅器の共通モード応答に影響を及ぼすことなく少なくとも１つの 演算増幅手段の利得を調整する前記減衰手段における抵抗手段を更に設けること を特徴とする請求項２記載の差動増幅器。
9. ９．第１の出力と、第１の反転入力と、第１の非反転入力とを含む第１の演算増 幅段を設け、該演算増幅器は単極性電源により給電され、第２の出力と、第２の 反転入力と、第２の非反転入力とを含む第２の演算増幅段を設け、該演算増幅器 は単極性電源により給電され、かつ第２の非反転入力が前記第１の出力と接続さ れ、 第３および第４の入力と第３および第４の出力とを有する減衰段を設け、該第３ および第４の出力はそれぞれ前記第１の反転および非反転入力と接続され、前記 減衰段は前記第３および第４の入力と前記第３および第４の出力との間を接続し て、前記第３および第４の入力における第１の値の電圧を該第３および第４の出 力における第１の値の分数である電圧に低下させ、かつ高い共通モード排除比を 維持しながら、前記第３および第４の入力における第２の値の共通モード貫通電 圧を前記第３および第４の出力における第２の値の分数である共通モード貫通電 圧に低下させる整合された構成要素をそれぞれ含むことを特徴とする差動増幅器 。
10. １０．前記第１の出力とグラウンドとの問に接続された別の抵抗を更に設けるこ とを特徴とする請求項９記載の差動増幅器。
11. １１．前記第１の反転および非反転入力とグラウンド間にそれぞれ接続され、高 周波エネルギを有する共通モード信号に対する応答を低下させるコンデンサ手段 を更に設けることを特徴とする請求項１０記載の差動増幅器。
12. １２．前記第１の演算増幅段が、出力が第２の高利得電圧増幅器と接続された第 １の低利得電圧増幅器を含むことを特徴とする請求項１１記載の差動増幅器。
13. １３．前記第２の高利得電圧増幅器が、トランジスタのダーリントン接続対と接 続された電流ミラー回路を含むことを特徴とする請求項１２記載の差動増幅器。
14. １４．前記第２の演算増幅段が、出力が第２の高利得電圧増幅器と接続された第 １の低利得電圧増幅器を含むことを特徴とする請求項１３記載の差動増幅器。
15. １５．前記第２の高利得電圧増幅器が、トランジスタのトリプル・ダーリントン 接続グループと接続された電流ミラー回路を含むことを特徴とする請求項１４記 載の差動増幅器。