JP2002111410A - 増幅回路の改善されたスルーレート - Google Patents
増幅回路の改善されたスルーレートInfo
- Publication number
- JP2002111410A JP2002111410A JP2001217356A JP2001217356A JP2002111410A JP 2002111410 A JP2002111410 A JP 2002111410A JP 2001217356 A JP2001217356 A JP 2001217356A JP 2001217356 A JP2001217356 A JP 2001217356A JP 2002111410 A JP2002111410 A JP 2002111410A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- amplifier circuit
- pair
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000003321 amplification Effects 0.000 title description 3
- 238000003199 nucleic acid amplification method Methods 0.000 title description 3
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 8
- 238000013459 approach Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000010420 art technique Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45094—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 改善されたスルーレートを持つ差動増巾器を
提供する。 【解決手段】 入力回路３００は入力段３１２及び出力
段３１４から成る。入力段３１２は差動対トランジスタ
３０１及び３０２から成り、入力信号は両者のベース３
２７及び３２９に入力され、出力はコレクタ３２０及び
３２６から出力段３１４の差動トランジスタ対３０８及
び３０９のエミッタ３３２及び３３４にそれぞれ接続さ
れる。定電流発生装置３０３は入力差動対のエミッタ３
１６及び３２２に接続され、コレクタに接続された抵抗
３０４及び３０５から接地３３０に到る。出力差動対ト
ランジスタ３０８と３０９は、基準電圧入力線３４４に
接続されるベース端子３３６と３３８と、出力線３１０
と３１１に接続されるコレクタ端子３４０と３４２も含
む。更に出力線３１０と３１１を介して、一対のコンデ
ンサ３０６と３０７とを駆動することができ、さらに、
追加回路構成を駆動することもできる。
提供する。 【解決手段】 入力回路３００は入力段３１２及び出力
段３１４から成る。入力段３１２は差動対トランジスタ
３０１及び３０２から成り、入力信号は両者のベース３
２７及び３２９に入力され、出力はコレクタ３２０及び
３２６から出力段３１４の差動トランジスタ対３０８及
び３０９のエミッタ３３２及び３３４にそれぞれ接続さ
れる。定電流発生装置３０３は入力差動対のエミッタ３
１６及び３２２に接続され、コレクタに接続された抵抗
３０４及び３０５から接地３３０に到る。出力差動対ト
ランジスタ３０８と３０９は、基準電圧入力線３４４に
接続されるベース端子３３６と３３８と、出力線３１０
と３１１に接続されるコレクタ端子３４０と３４２も含
む。更に出力線３１０と３１１を介して、一対のコンデ
ンサ３０６と３０７とを駆動することができ、さらに、
追加回路構成を駆動することもできる。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に電子回路の
分野に関し、具体的には、増幅回路等の電子回路におけ
るスルーレートの改善に関する。
分野に関し、具体的には、増幅回路等の電子回路におけ
るスルーレートの改善に関する。
【０００２】
【従来の技術】本発明は、一般に、携帯電話からコンピ
ュータ用ディスプレイの範囲に及ぶ通信システム、表示
装置等の高速の装置に関し、増幅器の大信号の振舞いが
重要な考察事項となる。本発明は、様々な回路構成にお
いて好適な大信号の振舞いを達成する技術を提供できる
種々の設計に関係する。
ュータ用ディスプレイの範囲に及ぶ通信システム、表示
装置等の高速の装置に関し、増幅器の大信号の振舞いが
重要な考察事項となる。本発明は、様々な回路構成にお
いて好適な大信号の振舞いを達成する技術を提供できる
種々の設計に関係する。
【０００３】システム内のアナログ回路素子は、回路内
の次の素子に対して所定の信号の揺れ(signal swing)を
印加する必要がある。次の素子は、フルスケール・レベ
ルのアナログ／デジタル変換器等の最大ダイナミック・
レンジの所定の信号の揺れを受ける場合が多い。より高
い帯域幅で使用されるシステムの進化につれて、アナロ
グ回路素子（特にフィードバックを備えた素子）はその
大信号制限に達する。大信号性能は通常スルーレートと
して測定され、所定のノードにおける回路の可能な最大
電圧の変化率として定義される。
の次の素子に対して所定の信号の揺れ(signal swing)を
印加する必要がある。次の素子は、フルスケール・レベ
ルのアナログ／デジタル変換器等の最大ダイナミック・
レンジの所定の信号の揺れを受ける場合が多い。より高
い帯域幅で使用されるシステムの進化につれて、アナロ
グ回路素子（特にフィードバックを備えた素子）はその
大信号制限に達する。大信号性能は通常スルーレートと
して測定され、所定のノードにおける回路の可能な最大
電圧の変化率として定義される。
【０００４】増幅器における古典的スルーレート制限
は、増幅器内の段（通常入力段）が一定の最大電流を受
けた場合にしばしば生じ、この段はキャパシタの充電を
行わなければならなかった。このことは、入力段２０と
出力段３０とを含む増幅回路１０を示す図１に例示され
ている。入力段２０は、一定の最大値を持つ電流を出力
段３０へ供給し、出力段３０内に存在するコンデンサ１
０４にこの電流を印加することができる。
は、増幅器内の段（通常入力段）が一定の最大電流を受
けた場合にしばしば生じ、この段はキャパシタの充電を
行わなければならなかった。このことは、入力段２０と
出力段３０とを含む増幅回路１０を示す図１に例示され
ている。入力段２０は、一定の最大値を持つ電流を出力
段３０へ供給し、出力段３０内に存在するコンデンサ１
０４にこの電流を印加することができる。
【０００５】図１に示すように、入力段２０の中にはト
ランジスタ１０１と１０２の差動対が含まれ、この差動
対はそのそれぞれのベース端子１１０と１１２において
差動入力信号１１１を受信する。差動入力信号１１１
は、トランジスタ１０１と１０２の中を流れる電流量の
制御を行う。電流発生装置１０３は、トランジスタのそ
れぞれのエミッタ端子１１４と１１６においてトランジ
スタ１０１と１０２に接続される。電流発生装置１０３
は増幅回路１０に電流を供給し、この電流は一般に一定
の最大値を持つ。したがって、トランジスタ１０１と１
０２が出力段３０に、さらに最終的には、コンデンサ１
０４に印加できる最大電流は、電流発生装置１０３が発
生する電流である。次いで、この最大電流によって、コ
ンデンサの電流／電圧関係式によりコンデンサ１０４の
最大充電率の決定を行うことができる。 ただし、∂Ｖ／∂ｔは電圧の時間変化率（スルーレー
ト）であり、Ｉは電流１０３であり、Ｃはキャパシタン
ス１０４である。
ランジスタ１０１と１０２の差動対が含まれ、この差動
対はそのそれぞれのベース端子１１０と１１２において
差動入力信号１１１を受信する。差動入力信号１１１
は、トランジスタ１０１と１０２の中を流れる電流量の
制御を行う。電流発生装置１０３は、トランジスタのそ
れぞれのエミッタ端子１１４と１１６においてトランジ
スタ１０１と１０２に接続される。電流発生装置１０３
は増幅回路１０に電流を供給し、この電流は一般に一定
の最大値を持つ。したがって、トランジスタ１０１と１
０２が出力段３０に、さらに最終的には、コンデンサ１
０４に印加できる最大電流は、電流発生装置１０３が発
生する電流である。次いで、この最大電流によって、コ
ンデンサの電流／電圧関係式によりコンデンサ１０４の
最大充電率の決定を行うことができる。 ただし、∂Ｖ／∂ｔは電圧の時間変化率（スルーレー
ト）であり、Ｉは電流１０３であり、Ｃはキャパシタン
ス１０４である。
【０００６】入力段２０の回路を完成するために、トラ
ンジスタ１０１と１０２は一対のコレクタ端子１１８と
１２０を含み、この一対のコレクタ端子は一対の抵抗器
１０５と１０６と電気的に接続される。抵抗器１０５と
１０６は、次いでアース１２２への経路に接続される。
ンジスタ１０１と１０２は一対のコレクタ端子１１８と
１２０を含み、この一対のコレクタ端子は一対の抵抗器
１０５と１０６と電気的に接続される。抵抗器１０５と
１０６は、次いでアース１２２への経路に接続される。
【０００７】出力段３０には、トランジスタ１０２のコ
レクタ端子１２０と電気的に接続されるエミッタ端子１
２４を備えたトランジスタ１０７が含まれる。トランジ
スタ１０７は、トランジスタ１０７のベース端子１２６
に印加される基準電圧１２９によって作動する。トラン
ジスタ１０７は、出力線１３２を介してコンデンサ１０
４に接続されるコレクタ端子１２８も有し、コンデンサ
１０４は次いでアース１３０への経路に接続される。出
力線１３２は、この説明の目的である増幅回路１０と関
連性のない付加回路構成と一般に接続される。したがっ
て出力線１３２は図示されていない。
レクタ端子１２０と電気的に接続されるエミッタ端子１
２４を備えたトランジスタ１０７が含まれる。トランジ
スタ１０７は、トランジスタ１０７のベース端子１２６
に印加される基準電圧１２９によって作動する。トラン
ジスタ１０７は、出力線１３２を介してコンデンサ１０
４に接続されるコレクタ端子１２８も有し、コンデンサ
１０４は次いでアース１３０への経路に接続される。出
力線１３２は、この説明の目的である増幅回路１０と関
連性のない付加回路構成と一般に接続される。したがっ
て出力線１３２は図示されていない。
【０００８】スルーレートの改善に使用されている様々
な技術が存在するものの、他の領域での性能を制限せず
にその目標を達成する設計は１つとして存在しない。例
えば、当業で公知の一般的な技術として入力段の減退が
ある。この技術はより大きなスルーレートを与えるもの
ではなく、ノイズを増やし、オープン・ループ利得を低
下させるものである。別の一般的な技術として電流制限
を受けない入力段を利用するものがある。その一例とし
て、本願に参考文献として述べられているＳｍｉｔｈ他
の米国特許第５，０４９，６５３号に記載されている。
この技術は電流フィードバック増幅器内で一般に利用さ
れており、電圧フィードバック増幅器内でも同様に実行
されている。電流非制限型入力段の欠点として、段にバ
イアスをかけるためにさらに多くの電圧を必要とし、低
い電源電圧や電池利用では使用できないことが挙げられ
る。
な技術が存在するものの、他の領域での性能を制限せず
にその目標を達成する設計は１つとして存在しない。例
えば、当業で公知の一般的な技術として入力段の減退が
ある。この技術はより大きなスルーレートを与えるもの
ではなく、ノイズを増やし、オープン・ループ利得を低
下させるものである。別の一般的な技術として電流制限
を受けない入力段を利用するものがある。その一例とし
て、本願に参考文献として述べられているＳｍｉｔｈ他
の米国特許第５，０４９，６５３号に記載されている。
この技術は電流フィードバック増幅器内で一般に利用さ
れており、電圧フィードバック増幅器内でも同様に実行
されている。電流非制限型入力段の欠点として、段にバ
イアスをかけるためにさらに多くの電圧を必要とし、低
い電源電圧や電池利用では使用できないことが挙げられ
る。
【０００９】さらに、入力コモンモード・レンジが、１
つまたは２つの電源を含む必要がある単一の電源の印加
では電流非制限型入力段を利用することはできない。し
たがって、たとえ上記開示特許に記載されているこれら
の問題に対する解決策が存在したとしても、そのいずれ
の解決策も、ほとんどの実現例で適切なバランスの競合
関係にあると考えられるものはなく、また、本発明が現
時点で満たすことができる（特に、低電圧、単一電源、
または、電池作動領域等での）様々な基準を満たす解決
策は１つとして存在しないことは確実である。したがっ
て、回路のスルーレートを制限しない改善された増幅器
システムと方法とに対する要望が存在する。
つまたは２つの電源を含む必要がある単一の電源の印加
では電流非制限型入力段を利用することはできない。し
たがって、たとえ上記開示特許に記載されているこれら
の問題に対する解決策が存在したとしても、そのいずれ
の解決策も、ほとんどの実現例で適切なバランスの競合
関係にあると考えられるものはなく、また、本発明が現
時点で満たすことができる（特に、低電圧、単一電源、
または、電池作動領域等での）様々な基準を満たす解決
策は１つとして存在しないことは確実である。したがっ
て、回路のスルーレートを制限しない改善された増幅器
システムと方法とに対する要望が存在する。
【００１０】
【発明が解決しようとする課題】電流制限段増幅器及び
その他の同様の回路に関連する欠点と問題点とが本発明
を用いて改善された。
その他の同様の回路に関連する欠点と問題点とが本発明
を用いて改善された。
【００１１】
【課題を解決するための手段】本発明の実施例によれ
ば、増幅回路は、入力信号の受信と増幅が可能な入力段
と、該入力信号のさらなる増幅が可能な利得段であっ
て、該入力段と電気的に接続される利得段と、増幅回路
のキャパシタンスの充電と、増幅された入力信号の出力
とが可能な出力段であって、該利得段と電気的に接続さ
れる出力段を有する。
ば、増幅回路は、入力信号の受信と増幅が可能な入力段
と、該入力信号のさらなる増幅が可能な利得段であっ
て、該入力段と電気的に接続される利得段と、増幅回路
のキャパシタンスの充電と、増幅された入力信号の出力
とが可能な出力段であって、該利得段と電気的に接続さ
れる出力段を有する。
【００１２】本発明の別の実施例によれば、増幅回路の
入力段はトランジスタ差動対であって、各トランジスタ
が、ベースと、エミッタと、コレクタとを有するように
構成される差動対と、該トランジスタ差動対のエミッタ
と電気的に接続される電流発生装置と、該トランジスタ
差動対のベースと電気的に接続される一対の入力線であ
って、入力信号を運ぶように構成される入力線と、該ト
ランジスタ差動対のコレクタと電気的に接続される一対
の抵抗器と、該一対の抵抗器と電気的に接続されるアー
スへの経路と、を有する。
入力段はトランジスタ差動対であって、各トランジスタ
が、ベースと、エミッタと、コレクタとを有するように
構成される差動対と、該トランジスタ差動対のエミッタ
と電気的に接続される電流発生装置と、該トランジスタ
差動対のベースと電気的に接続される一対の入力線であ
って、入力信号を運ぶように構成される入力線と、該ト
ランジスタ差動対のコレクタと電気的に接続される一対
の抵抗器と、該一対の抵抗器と電気的に接続されるアー
スへの経路と、を有する。
【００１３】本発明のさらに別の実施例によれば、増幅
回路の利得段は、一対の利得トランジスタを有し、各利
得トランジスタはベースと、エミッタと、コレクタとを
具備し、該利得トランジスタのベースは該入力段と電気
的に接続され、該利得トランジスタのコレクタはアース
への経路と電気的に接続され、さらに、該利得トランジ
スタのエミッタは該出力段と電気的に接続される。
回路の利得段は、一対の利得トランジスタを有し、各利
得トランジスタはベースと、エミッタと、コレクタとを
具備し、該利得トランジスタのベースは該入力段と電気
的に接続され、該利得トランジスタのコレクタはアース
への経路と電気的に接続され、さらに、該利得トランジ
スタのエミッタは該出力段と電気的に接続される。
【００１４】本発明のさらに別の実施例によれば、増幅
回路の出力段は一対の出力トランジスタであって、各出
力トランジスタが、ベースと、エミッタと、コレクタと
を具備し、該エミッタが該利得段と電気的に接続される
ように構成される出力トランジスタと、該出力トランジ
スタのベースと電気的に接続される基準電圧線であっ
て、基準電圧信号を運ぶように構成される基準電圧線
と、該出力トランジスタのコレクタと電気的に接続され
る一対の出力線とを有する。
回路の出力段は一対の出力トランジスタであって、各出
力トランジスタが、ベースと、エミッタと、コレクタと
を具備し、該エミッタが該利得段と電気的に接続される
ように構成される出力トランジスタと、該出力トランジ
スタのベースと電気的に接続される基準電圧線であっ
て、基準電圧信号を運ぶように構成される基準電圧線
と、該出力トランジスタのコレクタと電気的に接続され
る一対の出力線とを有する。
【００１５】本発明の重要な技術上の利点には、増幅回
路の利得段内のトランジスタのベース端子に対する、増
幅回路の入力段で生成された増幅された入力信号の印加
が含まれる。本構成は、入力段と増幅回路の出力段との
間の一般に直接的な関係を崩すものである。したがっ
て、この場合、低い電流の入力段信号が増幅回路の出力
段から分離されると、出力段はより高い電流で自由に作
動するようになる。その結果、増幅回路のスルーレート
の増加が得られる。
路の利得段内のトランジスタのベース端子に対する、増
幅回路の入力段で生成された増幅された入力信号の印加
が含まれる。本構成は、入力段と増幅回路の出力段との
間の一般に直接的な関係を崩すものである。したがっ
て、この場合、低い電流の入力段信号が増幅回路の出力
段から分離されると、出力段はより高い電流で自由に作
動するようになる。その結果、増幅回路のスルーレート
の増加が得られる。
【００１６】
【発明の実施の形態】本発明のさらに完全な理解のため
に、また、さらなる特徴と利点とを示すために添付図面
と関連して以下の説明を行う。
に、また、さらなる特徴と利点とを示すために添付図面
と関連して以下の説明を行う。
【００１７】本発明の実施例とその利点は、図面の図２
〜図４を参照することによりもっとも良く理解される。
様々な図面の同様部分と対応部分については同じ参照番
号が使用されている。
〜図４を参照することによりもっとも良く理解される。
様々な図面の同様部分と対応部分については同じ参照番
号が使用されている。
【００１８】本発明には、公知のシステムと比べて相対
的に高いスルーレートを持つ電子回路を提供するシステ
ム及び方法が含まれる。スルーレートの増加に加えて、
本発明には、回路の利得を保持する一方でノイズを増や
さないようにするような多くの他の実際的配慮が行われ
ている。また、本発明によって、入力コモンモード・レ
ンジが１つまたは２つの電源を含むことが可能になる。
本発明は、様々な電子回路内に組み入れることが可能な
利得段を利用することによりこのスルーレートの改善を
生み出すものである。例えば、携帯（ＰＣＳ）電話、電
池駆動型デバイスあるいは低消費電力型デバイス及び増
幅回路を利用するほとんどの電子回路を含む通信型デバ
イスの中へ本発明を組み入れることが可能である。
的に高いスルーレートを持つ電子回路を提供するシステ
ム及び方法が含まれる。スルーレートの増加に加えて、
本発明には、回路の利得を保持する一方でノイズを増や
さないようにするような多くの他の実際的配慮が行われ
ている。また、本発明によって、入力コモンモード・レ
ンジが１つまたは２つの電源を含むことが可能になる。
本発明は、様々な電子回路内に組み入れることが可能な
利得段を利用することによりこのスルーレートの改善を
生み出すものである。例えば、携帯（ＰＣＳ）電話、電
池駆動型デバイスあるいは低消費電力型デバイス及び増
幅回路を利用するほとんどの電子回路を含む通信型デバ
イスの中へ本発明を組み入れることが可能である。
【００１９】図２は本発明の実施例の概略図を例示する
ブロック図である。この実施例は入力信号２００から始
まるが、この入力信号は図１に示すように差動入力信号
であってもよい。入力信号２００は電流制限段２０１に
印加され、この段は図１の入力段２０と類似している。
入力信号２００は電流制限段２０１によって増幅され、
この結果得られる増幅信号は次いで高電流段２０２に印
加される。本実施例では、図１に図示の回路とは異な
り、高電流段２０２が段２０１の制限電流によって制約
を受けないような方法で、高電流段２０２に増幅信号が
印加される。したがって、高電流段２０２は電流制限段
２０１よりずっと高い最大値を持つことになる。次い
で、高電流段２０２は、コンデンサ２０３上へより高い
電流信号を渡し、コンデンサ２０３は（図２に示すよう
に）アース２０４への経路に接続したり、追加の回路素
子に接続することが可能となる。さらに高い電流信号を
使用することにより回路全体のスルーレートを高くする
ことが可能となる。
ブロック図である。この実施例は入力信号２００から始
まるが、この入力信号は図１に示すように差動入力信号
であってもよい。入力信号２００は電流制限段２０１に
印加され、この段は図１の入力段２０と類似している。
入力信号２００は電流制限段２０１によって増幅され、
この結果得られる増幅信号は次いで高電流段２０２に印
加される。本実施例では、図１に図示の回路とは異な
り、高電流段２０２が段２０１の制限電流によって制約
を受けないような方法で、高電流段２０２に増幅信号が
印加される。したがって、高電流段２０２は電流制限段
２０１よりずっと高い最大値を持つことになる。次い
で、高電流段２０２は、コンデンサ２０３上へより高い
電流信号を渡し、コンデンサ２０３は（図２に示すよう
に）アース２０４への経路に接続したり、追加の回路素
子に接続することが可能となる。さらに高い電流信号を
使用することにより回路全体のスルーレートを高くする
ことが可能となる。
【００２０】図３は、単一電源増幅器内で一般に使用さ
れる入力回路３００の概略図である。入力回路３００に
は入力段３１２と出力段３１４とが含まれる。入力段３
１２は、入力信号を受信し、増幅し、次いでこの増幅信
号を出力段３１４上へ渡す。出力段３１４は、増幅され
た入力信号を介して入力段３１２によって供給される電
流を利用し、一対のコンデンサ３０６と３０７を充電す
ることができ、さらに、入力回路３００の外側の他の回
路素子へこの電流を渡すことができる。
れる入力回路３００の概略図である。入力回路３００に
は入力段３１２と出力段３１４とが含まれる。入力段３
１２は、入力信号を受信し、増幅し、次いでこの増幅信
号を出力段３１４上へ渡す。出力段３１４は、増幅され
た入力信号を介して入力段３１２によって供給される電
流を利用し、一対のコンデンサ３０６と３０７を充電す
ることができ、さらに、入力回路３００の外側の他の回
路素子へこの電流を渡すことができる。
【００２１】入力段３１２は単純な差動対を形成する一
対のトランジスタ３０１と３０２を有する。トランジス
タ３０１には、エミッタ（またはソース）端子３１６
と、ベース（またはゲート）端子３１８と、コレクタ
（またはドレーン）端子３２０とが含まれる。トランジ
スタ３０２には、エミッタ端子３２２と、ベース端子３
２４と、コレクタ端子３２６とが含まれる。本願で開示
されているすべての他のトランジスタの中の任意のまた
はすべてのトランジスタと同様に、トランジスタ３０１
と３０２とは、ｐ−ｎ−ｐまたはｎ−ｐ−ｎバイポーラ
接合トランジスタのようなバイポーラ接合トランジスタ
であってもよい。あるいは、本願で開示されるトランジ
スタは、電界効果トランジスタのような他のタイプのト
ランジスタまたはデバイスであってもよい。トランジス
タは、本願に開示されるように単一デバイスから製造す
ることができ、または、追加のエミッタ・フォロワ、ダ
ーリントン・コネクタ、あるいは他の合成トランジスタ
・コネクタのような複数のデバイスを用いることもでき
る。
対のトランジスタ３０１と３０２を有する。トランジス
タ３０１には、エミッタ（またはソース）端子３１６
と、ベース（またはゲート）端子３１８と、コレクタ
（またはドレーン）端子３２０とが含まれる。トランジ
スタ３０２には、エミッタ端子３２２と、ベース端子３
２４と、コレクタ端子３２６とが含まれる。本願で開示
されているすべての他のトランジスタの中の任意のまた
はすべてのトランジスタと同様に、トランジスタ３０１
と３０２とは、ｐ−ｎ−ｐまたはｎ−ｐ−ｎバイポーラ
接合トランジスタのようなバイポーラ接合トランジスタ
であってもよい。あるいは、本願で開示されるトランジ
スタは、電界効果トランジスタのような他のタイプのト
ランジスタまたはデバイスであってもよい。トランジス
タは、本願に開示されるように単一デバイスから製造す
ることができ、または、追加のエミッタ・フォロワ、ダ
ーリントン・コネクタ、あるいは他の合成トランジスタ
・コネクタのような複数のデバイスを用いることもでき
る。
【００２２】差動対とは２つのトランジスタからなる増
幅器であり、この増幅器では、差動入力信号３２８が、
一対の入力線３２７と３２９を介して２つのトランジス
タ３０１と３０２のベース端子３１８と３２４に印加さ
れる。次いで出力信号はコレクタ端子３２０と３２６と
から別々にとられる。差動対では、エミッタ端子３１６
と３２２は定電流発生装置３０３に一緒に接続される。
電流発生装置３０３は入力段３１２へ電流を供給し、一
般に一定の最大上限値を有する。
幅器であり、この増幅器では、差動入力信号３２８が、
一対の入力線３２７と３２９を介して２つのトランジス
タ３０１と３０２のベース端子３１８と３２４に印加さ
れる。次いで出力信号はコレクタ端子３２０と３２６と
から別々にとられる。差動対では、エミッタ端子３１６
と３２２は定電流発生装置３０３に一緒に接続される。
電流発生装置３０３は入力段３１２へ電流を供給し、一
般に一定の最大上限値を有する。
【００２３】トランジスタ３０１と３０２のコレクタ３
２０と３２６には一対の抵抗器３０４と３０５が具備さ
れる。抵抗器３０４と３０５によって、差動対と、アー
ス３３０への経路との間にバッファが設けられるが、こ
のバッファがないと入力段３１２内の電流はアースへ直
接かつ激しく流れて回路は機能しなくなる。アース３３
０への経路は、追加回路構成を含むことが可能である
が、ここでは図示されていない。
２０と３２６には一対の抵抗器３０４と３０５が具備さ
れる。抵抗器３０４と３０５によって、差動対と、アー
ス３３０への経路との間にバッファが設けられるが、こ
のバッファがないと入力段３１２内の電流はアースへ直
接かつ激しく流れて回路は機能しなくなる。アース３３
０への経路は、追加回路構成を含むことが可能である
が、ここでは図示されていない。
【００２４】出力段３１４には入力段３１２と電気的に
接続される一対のトランジスタ３０８と３０９が含まれ
る。さらに具体的には、トランジスタ３０８と３０９
は、トランジスタ３０１と３０２のコレクタ３２０と３
２６と電気的に接続され、また、抵抗器３０４と３０５
と電気的に接続されるエミッタ端子３３２と３３４を有
する。トランジスタ３０８と３０９は、基準電圧入力線
３４４に接続されるベース端子３３６と３３８と、出力
線３１０と３１１に接続されるコレクタ端子３４０と３
４２も含む。トランジスタ３０８と３０９は、出力線３
１０と３１１を介して、一対のコンデンサ３０６と３０
７（この対は寄生キャパシタンスと補償キャパシタンス
との組合せであってもよい）とを駆動することができ、
さらに、追加回路構成（図示せず）を駆動することもで
きる。
接続される一対のトランジスタ３０８と３０９が含まれ
る。さらに具体的には、トランジスタ３０８と３０９
は、トランジスタ３０１と３０２のコレクタ３２０と３
２６と電気的に接続され、また、抵抗器３０４と３０５
と電気的に接続されるエミッタ端子３３２と３３４を有
する。トランジスタ３０８と３０９は、基準電圧入力線
３４４に接続されるベース端子３３６と３３８と、出力
線３１０と３１１に接続されるコレクタ端子３４０と３
４２も含む。トランジスタ３０８と３０９は、出力線３
１０と３１１を介して、一対のコンデンサ３０６と３０
７（この対は寄生キャパシタンスと補償キャパシタンス
との組合せであってもよい）とを駆動することができ、
さらに、追加回路構成（図示せず）を駆動することもで
きる。
【００２５】コンデンサ３０６と３０７は、（図示する
ように）アース３４６への経路に接続してもよいし、あ
るいは、本説明の目的である入力回路３００とは関連の
ない他の回路素子に接続してもよい。基準電圧入力線３
４４は基準電圧３４５を運ぶ。この基準電圧３４５は典
型的には、入力回路３００がバランスのとれた静止状態
になるとき（すなわち、差動入力信号３２８がゼロの近
辺にあるとき）、トランジスタ３０８と３０９がトラン
ジスタ３０１と３０２と同量の電流を供給するように設
定される。
ように）アース３４６への経路に接続してもよいし、あ
るいは、本説明の目的である入力回路３００とは関連の
ない他の回路素子に接続してもよい。基準電圧入力線３
４４は基準電圧３４５を運ぶ。この基準電圧３４５は典
型的には、入力回路３００がバランスのとれた静止状態
になるとき（すなわち、差動入力信号３２８がゼロの近
辺にあるとき）、トランジスタ３０８と３０９がトラン
ジスタ３０１と３０２と同量の電流を供給するように設
定される。
【００２６】トランジスタ３０１と３０２のベース端子
３１８と３２４との間で印加される小さな差動入力電圧
信号３２８のための、図３の入力回路３００の相互コン
ダクタンス利得は、ほぼ以下のような差動対の相互コン
ダクタンスとなる。 ただし、ｌout は、出力線３１０または３１１の電流の
（平衡状態からの）変化を表し、Ｖinは差動入力信号３
２８を表し、ｇｍは入力トランジスタ３０１と３０２の
小さな信号相互コンダクタンスを表す。
３１８と３２４との間で印加される小さな差動入力電圧
信号３２８のための、図３の入力回路３００の相互コン
ダクタンス利得は、ほぼ以下のような差動対の相互コン
ダクタンスとなる。 ただし、ｌout は、出力線３１０または３１１の電流の
（平衡状態からの）変化を表し、Ｖinは差動入力信号３
２８を表し、ｇｍは入力トランジスタ３０１と３０２の
小さな信号相互コンダクタンスを表す。
【００２７】差動入力信号３２８によって相対的に大き
な電圧差が印加された場合、最大出力電流が生じる。ト
ランジスタ３０２を介して電流発生装置３０３からのす
べての電流が流れる程度まで差動入力信号３２８が増加
し、トランジスタ３０１を介しては電流が流れないと仮
定する。これによって、低い電流信号またはゼロの電流
信号がトランジスタ３０８のエミッタ端子３３２に印加
され、高い電流信号がトランジスタ３０９のエミッタ端
子３３４に印加される。これらの条件の下で、基準電圧
信号３４４がベース端子３３６においてエミッタ端子３
３２の低い電流またはゼロ電流より高い電流を供給する
ため、トランジスタ３０８は開くことになる。したがっ
て電流はトランジスタ３０８の中を流れる。一方、基準
電圧信号３４４がエミッタ端子３３４における高い電流
信号より低い電流をベース端子３３８において供給する
ため、トランジスタ３０９は閉じることになり、電流は
トランジスタ３０９の中を流れることが許されなくな
る。
な電圧差が印加された場合、最大出力電流が生じる。ト
ランジスタ３０２を介して電流発生装置３０３からのす
べての電流が流れる程度まで差動入力信号３２８が増加
し、トランジスタ３０１を介しては電流が流れないと仮
定する。これによって、低い電流信号またはゼロの電流
信号がトランジスタ３０８のエミッタ端子３３２に印加
され、高い電流信号がトランジスタ３０９のエミッタ端
子３３４に印加される。これらの条件の下で、基準電圧
信号３４４がベース端子３３６においてエミッタ端子３
３２の低い電流またはゼロ電流より高い電流を供給する
ため、トランジスタ３０８は開くことになる。したがっ
て電流はトランジスタ３０８の中を流れる。一方、基準
電圧信号３４４がエミッタ端子３３４における高い電流
信号より低い電流をベース端子３３８において供給する
ため、トランジスタ３０９は閉じることになり、電流は
トランジスタ３０９の中を流れることが許されなくな
る。
【００２８】トランジスタ３０９の閉鎖に起因して出力
線３１１の電流がゼロに近づき、また、トランジスタ３
０８の開放に起因して出力線３１０の電流が２倍になる
（これによって出力線３１０の電流は電流発生装置３０
３が発生する電流に等しくなる）。したがって、図３の
回路３００の最大出力電流は電流発生装置３０３によっ
て供給される入力電流に制限される。
線３１１の電流がゼロに近づき、また、トランジスタ３
０８の開放に起因して出力線３１０の電流が２倍になる
（これによって出力線３１０の電流は電流発生装置３０
３が発生する電流に等しくなる）。したがって、図３の
回路３００の最大出力電流は電流発生装置３０３によっ
て供給される入力電流に制限される。
【００２９】図４は、本発明の実施例に従う入力回路４
００の概略図であり、図２の高電流段２０２と類似した
高電流段がシステムに加えられている。この高電流段は
この場合利得段４１８によって供給される。入力回路４
００には図３の入力回路３００と類似した入力段４１６
と出力段４２０も含まれる。利得段４１８は入力段４１
６と出力段４２０の間に位置し、入力段４１６の低電流
による作動のために出力段４２０内の電流が制限される
ことを防ぐ媒介手段として機能する。
００の概略図であり、図２の高電流段２０２と類似した
高電流段がシステムに加えられている。この高電流段は
この場合利得段４１８によって供給される。入力回路４
００には図３の入力回路３００と類似した入力段４１６
と出力段４２０も含まれる。利得段４１８は入力段４１
６と出力段４２０の間に位置し、入力段４１６の低電流
による作動のために出力段４２０内の電流が制限される
ことを防ぐ媒介手段として機能する。
【００３０】入力段４１６には、図３の差動対と類似す
る単純な差動対を形成するトランジスタ４０１と４０２
が含まれる。トランジスタ４０１と４０２には、入力線
４２６と４２８に接続されるベース端子４２２と４２４
とが含まれる。この場合、入力線４２６と４２８とによ
って差動入力信号４３０が運ばれる。トランジスタ４０
１と４０２は、電流発生装置４０３に接続されるエミッ
タ端子４３２と４３４も含む。図３に示すように、電流
発生装置４０３は入力段４１６へ定電流を供給し、典型
的には一定の最大制限値を持つ。最後に、トランジスタ
４０１と４０２にはコレクタ端子４３６と４３８とが含
まれ、このコレクタ端子には抵抗器４０４と４０５が具
備され、次いでこの抵抗器はアース４４８への経路に接
続される。
る単純な差動対を形成するトランジスタ４０１と４０２
が含まれる。トランジスタ４０１と４０２には、入力線
４２６と４２８に接続されるベース端子４２２と４２４
とが含まれる。この場合、入力線４２６と４２８とによ
って差動入力信号４３０が運ばれる。トランジスタ４０
１と４０２は、電流発生装置４０３に接続されるエミッ
タ端子４３２と４３４も含む。図３に示すように、電流
発生装置４０３は入力段４１６へ定電流を供給し、典型
的には一定の最大制限値を持つ。最後に、トランジスタ
４０１と４０２にはコレクタ端子４３６と４３８とが含
まれ、このコレクタ端子には抵抗器４０４と４０５が具
備され、次いでこの抵抗器はアース４４８への経路に接
続される。
【００３１】利得段４１８はトランジスタ４１２と４１
３とから構成される。トランジスタ４１２と４１３との
追加によって、電流発生装置４０３によって供給される
電流より最大出力電流を大きくすることが可能になる。
この場合、入力段４１６が発生する増幅された入力信号
は、利得段４１８のトランジスタ４１２と４１３とを作
動するために主として使用され、出力段４２０の中へ電
流を送り込むためには使用されない。この利得段４１８
のトランジスタ４１２と４１３の作動は、トランジスタ
４１２と４１３に接続する一対のベース端子４４０と４
４２に抵抗器４０１と４０２のコレクタ４３６と４３８
を接続することにより行われる。これでコレクタ４３６
と４３８から流れる電流が利得段４１８のトランジスタ
４１２と４１３を制御することになる。トランジスタ４
１２と４１３には、アース４４８への経路に接続される
コレクタ端子４４４と４４６、及び、出力段４２０に接
続されるエミッタ端子４５０と４５２が含まれる。
３とから構成される。トランジスタ４１２と４１３との
追加によって、電流発生装置４０３によって供給される
電流より最大出力電流を大きくすることが可能になる。
この場合、入力段４１６が発生する増幅された入力信号
は、利得段４１８のトランジスタ４１２と４１３とを作
動するために主として使用され、出力段４２０の中へ電
流を送り込むためには使用されない。この利得段４１８
のトランジスタ４１２と４１３の作動は、トランジスタ
４１２と４１３に接続する一対のベース端子４４０と４
４２に抵抗器４０１と４０２のコレクタ４３６と４３８
を接続することにより行われる。これでコレクタ４３６
と４３８から流れる電流が利得段４１８のトランジスタ
４１２と４１３を制御することになる。トランジスタ４
１２と４１３には、アース４４８への経路に接続される
コレクタ端子４４４と４４６、及び、出力段４２０に接
続されるエミッタ端子４５０と４５２が含まれる。
【００３２】出力段４２０は図３の出力段３１４と同様
に構成される。出力段４２０には、出力線４１０と４１
１に接続される一対のトランジスタ４０８と４０９とが
含まれ、さらに、一対のコンデンサ４０６と４０７（こ
の場合も寄生キャパシタンスと補償キャパシタンスとの
組合せであってもよい）を含めることができる。出力線
４１０と４１１は、本願の目的である入力回路４００と
は関連のない追加の回路構成に接続されてもよい。した
がって出力線４１０と４１１は図示されていない。コン
デンサ４０６と４０７は出力線４１０と４１１に接続さ
れ、（図示のように）アース４５４への経路に接続して
もよいし、あるいは、追加回路構成（図示せず）に接続
してもよい。トランジスタ４０８と４０９は出力線４１
０と４１１を介してコンデンサ４０６と４０７を駆動す
ることができる。
に構成される。出力段４２０には、出力線４１０と４１
１に接続される一対のトランジスタ４０８と４０９とが
含まれ、さらに、一対のコンデンサ４０６と４０７（こ
の場合も寄生キャパシタンスと補償キャパシタンスとの
組合せであってもよい）を含めることができる。出力線
４１０と４１１は、本願の目的である入力回路４００と
は関連のない追加の回路構成に接続されてもよい。した
がって出力線４１０と４１１は図示されていない。コン
デンサ４０６と４０７は出力線４１０と４１１に接続さ
れ、（図示のように）アース４５４への経路に接続して
もよいし、あるいは、追加回路構成（図示せず）に接続
してもよい。トランジスタ４０８と４０９は出力線４１
０と４１１を介してコンデンサ４０６と４０７を駆動す
ることができる。
【００３３】トランジスタ４０８と４０９にはエミッタ
端子４５６と４５８、コレクタ端子４６０と４６２、お
よび、ベース端子４６４と４６６が含まれる。エミッタ
端子４５６と４５８はトランジスタ４１２と４１３のエ
ミッタ端子４５０と４５２を介して利得段４１８に接続
される。コレクタ端子４６０と４６２は出力線４１０と
４１１に接続される。ベース端子４６４と４６６は基準
電圧４７０を運ぶ基準電圧線４６８に接続される。
端子４５６と４５８、コレクタ端子４６０と４６２、お
よび、ベース端子４６４と４６６が含まれる。エミッタ
端子４５６と４５８はトランジスタ４１２と４１３のエ
ミッタ端子４５０と４５２を介して利得段４１８に接続
される。コレクタ端子４６０と４６２は出力線４１０と
４１１に接続される。ベース端子４６４と４６６は基準
電圧４７０を運ぶ基準電圧線４６８に接続される。
【００３４】基準電圧４７０は、入力回路４００の必要
な性能に応じて様々な方法で設定することができる。こ
の設定並びに入力回路４００の利点についていくつかの
例を通じて説明することができる。以下の例は、入力回
路４００の性能の例として意図されたものにすぎない。
したがって、これらの例が本発明を限定するものと解釈
すべきではない。
な性能に応じて様々な方法で設定することができる。こ
の設定並びに入力回路４００の利点についていくつかの
例を通じて説明することができる。以下の例は、入力回
路４００の性能の例として意図されたものにすぎない。
したがって、これらの例が本発明を限定するものと解釈
すべきではない。
【００３５】第１の例では、図４の入力回路４００の相
互コンダクタンス利得が図３の入力回路３００の相互コ
ンダクタンス利得と同じとなるように基準電圧４７０を
設定することが可能である。この設定は、トランジスタ
４１２と４０８の相互コンダクタンス（ｇｍ）の和を抵
抗器４０４の抵抗の逆数に等しくすることにより行うこ
とができる。同様に、トランジスタ４１３と４０９の相
互コンダクタンスの和を抵抗器４０５の抵抗の逆数に等
しくすることもできる。これを行うことにより図３およ
び図４の利得を同じにすることができる。
互コンダクタンス利得が図３の入力回路３００の相互コ
ンダクタンス利得と同じとなるように基準電圧４７０を
設定することが可能である。この設定は、トランジスタ
４１２と４０８の相互コンダクタンス（ｇｍ）の和を抵
抗器４０４の抵抗の逆数に等しくすることにより行うこ
とができる。同様に、トランジスタ４１３と４０９の相
互コンダクタンスの和を抵抗器４０５の抵抗の逆数に等
しくすることもできる。これを行うことにより図３およ
び図４の利得を同じにすることができる。
【００３６】相対的に大きな電圧差が差動入力信号４３
０によって印加された場合、図３の場合と同様に図４の
最大出力電流の発生が可能となる。電流発生装置４０３
によって供給された電流のすべてがトランジスタ４０２
の中を流れる程度まで差動入力信号４３０が増加して、
電流がトランジスタ４０１の中を流れなくなったと仮定
する。これに起因して抵抗器４０５の両端にわたって電
圧降下が生じてそのゼロ入力値が２倍になり、抵抗器４
０４の両端にわたる電圧降下がゼロに近づく場合があ
る。この電圧をトランジスタ４１２、４１３、４０８お
よび４０９に印加することができ、それによって出力線
４１１の電流をゼロに近づけ、出力線４１０の電流を非
線形的に増加させることができる。この場合、出力線４
１０の電流は、図３の入力回路３００の場合のような急
激に変化する制限値を持っていない。出力線４１０の電
流は、印加電圧量と高電流でのトランジスタ利得だけに
よって制限される。
０によって印加された場合、図３の場合と同様に図４の
最大出力電流の発生が可能となる。電流発生装置４０３
によって供給された電流のすべてがトランジスタ４０２
の中を流れる程度まで差動入力信号４３０が増加して、
電流がトランジスタ４０１の中を流れなくなったと仮定
する。これに起因して抵抗器４０５の両端にわたって電
圧降下が生じてそのゼロ入力値が２倍になり、抵抗器４
０４の両端にわたる電圧降下がゼロに近づく場合があ
る。この電圧をトランジスタ４１２、４１３、４０８お
よび４０９に印加することができ、それによって出力線
４１１の電流をゼロに近づけ、出力線４１０の電流を非
線形的に増加させることができる。この場合、出力線４
１０の電流は、図３の入力回路３００の場合のような急
激に変化する制限値を持っていない。出力線４１０の電
流は、印加電圧量と高電流でのトランジスタ利得だけに
よって制限される。
【００３７】第２の例では、入力回路４００の利点につ
いて数値を用いて説明する。この場合、抵抗器４０４と
４０５の両端にわたる電圧降下のゼロ入力値は２５０ｍ
Ｖに設定することができる。この値は、差動入力信号４
３０のコモンモード電圧がわずかに負になり、しかも依
然としてコモンモード電圧が増幅機能を維持することを
可能にする回路の典型的値である。この場合抵抗器４０
４と４０５の抵抗を１０ｋオームに設定することができ
る。このことは、電流発生装置４０３によって供給され
た電流が約５０ｕＡの値を持つことを意味する。図３の
利得に等しい図４の利得を得るためには、トランジスタ
４１２と４０８の相互コンダクタンスの和が抵抗器４０
４の抵抗の逆数に等しくなければならない。これによっ
てトランジスタ４１２と４０８の動作電流が決定され
る。バイポーラ・トランジスタについては、以下の通り
である。 ただし、ＩC はコレクタ電流であり、Ｖt は２７℃での
２６ｍＶ近辺の熱電圧である。
いて数値を用いて説明する。この場合、抵抗器４０４と
４０５の両端にわたる電圧降下のゼロ入力値は２５０ｍ
Ｖに設定することができる。この値は、差動入力信号４
３０のコモンモード電圧がわずかに負になり、しかも依
然としてコモンモード電圧が増幅機能を維持することを
可能にする回路の典型的値である。この場合抵抗器４０
４と４０５の抵抗を１０ｋオームに設定することができ
る。このことは、電流発生装置４０３によって供給され
た電流が約５０ｕＡの値を持つことを意味する。図３の
利得に等しい図４の利得を得るためには、トランジスタ
４１２と４０８の相互コンダクタンスの和が抵抗器４０
４の抵抗の逆数に等しくなければならない。これによっ
てトランジスタ４１２と４０８の動作電流が決定され
る。バイポーラ・トランジスタについては、以下の通り
である。 ただし、ＩC はコレクタ電流であり、Ｖt は２７℃での
２６ｍＶ近辺の熱電圧である。
【００３８】１／１０ｋオームに等しいトランジスタ４
１２と４０８内のｇｍの和に対して、トランジスタ４１
２と４０８のゼロ入力コレクタ電流は基準電圧４７０を
介して１．３ｕＡに設定することができる。これに起因
してトランジスタ４１３と４０９内のゼロ入力コレクタ
電流を１．３ｕＡに設定することが可能となる。この結
果、図３のトランジスタ３０８と３０９と比較して著し
い電力の節減となり、電流発生装置３０３が５０ｕＡの
電流を供給し、トランジスタ３０８と３０９がトランジ
スタ３０１と３０２と同じ電流を有すると仮定すると、
これらのトランジスタは２５ｕＡのコレクタで実行され
ることになることに留意されたい。
１２と４０８内のｇｍの和に対して、トランジスタ４１
２と４０８のゼロ入力コレクタ電流は基準電圧４７０を
介して１．３ｕＡに設定することができる。これに起因
してトランジスタ４１３と４０９内のゼロ入力コレクタ
電流を１．３ｕＡに設定することが可能となる。この結
果、図３のトランジスタ３０８と３０９と比較して著し
い電力の節減となり、電流発生装置３０３が５０ｕＡの
電流を供給し、トランジスタ３０８と３０９がトランジ
スタ３０１と３０２と同じ電流を有すると仮定すると、
これらのトランジスタは２５ｕＡのコレクタで実行され
ることになることに留意されたい。
【００３９】最大出力電流はバイポーラ・トランジスタ
の電流／電圧関係式から計算することができる。 ただし、ＩCはコレクタ電流を表し、ＩＳはトランジス
タ構成に依存する電流パラメータを表し、ｅｘｐ()は、
定数ｅ（２．７２…）のべき乗を表し、Ｖbeはベース・
エミッタ電圧を表し、Ｖt は熱電圧を表す。
の電流／電圧関係式から計算することができる。 ただし、ＩCはコレクタ電流を表し、ＩＳはトランジス
タ構成に依存する電流パラメータを表し、ｅｘｐ()は、
定数ｅ（２．７２…）のべき乗を表し、Ｖbeはベース・
エミッタ電圧を表し、Ｖt は熱電圧を表す。
【００４０】Ｖbeの変化に起因するコレクタ電流の変化
を計算することも有用である。
を計算することも有用である。
【００４１】この数値例では、各トランジスタ４１２と
４０８のＶbeの変化は、抵抗器４０４の両端にわたる電
圧の変化の１／２としてもよい。抵抗器４０５の両端に
わたるゼロ入力電圧降下が２５０ｍＶから５００ｍＶへ
２倍になるので、Ｖbeの変化は１２５ｍＶとすることが
でき、また、抵抗器４０４の両端にわたる電圧降下は２
５０ｍＶからゼロへ下げることができる。これによっ
て、出力線４１０の電流をゼロ入力電流１．３ｕＡの１
２２倍に増加することが可能となり、その結果、図３の
入力回路３００の最大電流出力の３倍である１５０ｕＡ
以上の最大電流出力を得ることができる。
４０８のＶbeの変化は、抵抗器４０４の両端にわたる電
圧の変化の１／２としてもよい。抵抗器４０５の両端に
わたるゼロ入力電圧降下が２５０ｍＶから５００ｍＶへ
２倍になるので、Ｖbeの変化は１２５ｍＶとすることが
でき、また、抵抗器４０４の両端にわたる電圧降下は２
５０ｍＶからゼロへ下げることができる。これによっ
て、出力線４１０の電流をゼロ入力電流１．３ｕＡの１
２２倍に増加することが可能となり、その結果、図３の
入力回路３００の最大電流出力の３倍である１５０ｕＡ
以上の最大電流出力を得ることができる。
【００４２】上記で述べたように、上記で与えられた値
は単に本発明の例として利用するために意図されたもの
にすぎない。インピーダンスと電流を示す多くの値は回
路内での具体的な要件に応じて様々な値をとることが可
能である。
は単に本発明の例として利用するために意図されたもの
にすぎない。インピーダンスと電流を示す多くの値は回
路内での具体的な要件に応じて様々な値をとることが可
能である。
【００４３】以上、電流制限段の影響を最少化すること
により回路のスルーレートを増加させる本発明のシステ
ムと方法について説明してきた。電流制限段が後続する
回路素子に対して直接影響を与える従来の開発技術とは
異なり、本発明は、制御信号として電流制限段からの信
号を使用する介在利得段を利用するものであり、電流供
給信号を利用するものではない。この結果、中を流れる
電流を自由に最大化することができる出力段が得られ
る。これによって、本発明は、追加のノイズを導入する
ことなく、回路のスルーレートを増加したり、あるい
は、利用可能な利得を減少させたりする方法を提供し、
次いで、低い電圧源で単一の電圧供給作業をそのまま行
いながら、より高いスルーレートの可能性を与え、さら
に、明細書と図面とを通じて開示あるいは理解されるさ
らなる目的の提供を可能にする。
により回路のスルーレートを増加させる本発明のシステ
ムと方法について説明してきた。電流制限段が後続する
回路素子に対して直接影響を与える従来の開発技術とは
異なり、本発明は、制御信号として電流制限段からの信
号を使用する介在利得段を利用するものであり、電流供
給信号を利用するものではない。この結果、中を流れる
電流を自由に最大化することができる出力段が得られ
る。これによって、本発明は、追加のノイズを導入する
ことなく、回路のスルーレートを増加したり、あるい
は、利用可能な利得を減少させたりする方法を提供し、
次いで、低い電圧源で単一の電圧供給作業をそのまま行
いながら、より高いスルーレートの可能性を与え、さら
に、明細書と図面とを通じて開示あるいは理解されるさ
らなる目的の提供を可能にする。
【００４４】本発明の様々な実施例を示しながら説明し
てきたが、本願に示される独創的なコンセプトから逸脱
することなく、多数の変更を行うことができることは当
業者には明らかであろう。したがって、本発明は以下の
請求項およびその均等物にのみ限定されるものである。
てきたが、本願に示される独創的なコンセプトから逸脱
することなく、多数の変更を行うことができることは当
業者には明らかであろう。したがって、本発明は以下の
請求項およびその均等物にのみ限定されるものである。
【図１】スルーレート制限の原因を示す回路の概略図で
ある。
ある。
【図２】本発明の実施例を示すブロック図である。
【図３】スルーレート制限を有する公知の回路の概略図
である。
である。
【図４】本発明の実施例に従って構成される回路の概略
図である。
図である。
１０ 増幅回路 ２０ 入力段 ３０ 出力段 １０１、１０２、１０７ トランジスタ １０３ 電流発生装置 １０４ コンデンサ １０５、１０６ 抵抗器 １１０ ベース端子 １１１ 差動入力信号 １１２、１２６ ベース端子 １１４、１１６、１２４ エミッタ端子 １１８、１２０、１２８ コレクタ端子 １２２、１３０ アース １２９ 基準電圧 １３２ 出力線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 CA37 CA65 FA03 HA08 HA25 HA29 KA05 MA21 ND01 ND11 ND22 ND23 PD02 SA08 SA13 TA01
Claims (18)
- 【請求項１】 増幅回路において、 入力信号の受信および増幅が可能な入力段と、 前記入力信号をさらに増幅することが可能な利得段であ
って、前記入力段と電気的に接続される利得段と、 前記増幅回路のキャパシタンスの充電と、前記増幅され
た入力信号の出力とが可能な出力段であって、前記利得
段と電気的に接続される出力段と、を有することを特徴
とする増幅回路。 - 【請求項２】 請求項１記載の増幅回路において、前記
入力段が、 各トランジスタがベースと、エミッタと、コレクタとを
具備するトランジスタ差動対と、 前記トランジスタ差動対の前記エミッタと電気的に接続
される電流発生装置と、 前記トランジスタ差動対の前記ベースと電気的に接続さ
れる一対の入力線であって、入力信号を運ぶように構成
される入力線と、 前記トランジスタ差動対の前記コレクタと電気的に接続
される一対の抵抗器と、 前記一対の抵抗器と電気的に接続されるアースへの経路
と、を有することを特徴とする増幅回路。 - 【請求項３】 請求項１記載の増幅回路において、前記
利得段が、 各利得トランジスタがベースと、エミッタと、コレクタ
とを具備する一対の利得トランジスタを有し、 前記利得トランジスタの前記ベースが前記入力段と電気
的に接続され、 前記利得トランジスタの前記コレクタがアースへの経路
と電気的に接続され、 前記利得トランジスタの前記エミッタが前記出力段と電
気的に接続されることを特徴とする増幅回路。 - 【請求項４】 請求項１記載の増幅回路において、前記
出力段が、 各出力トランジスタがベースと、エミッタと、コレクタ
とを具備する一対の出力トランジスタであって、前記エ
ミッタが前記利得段と電気的に接続されるように構成さ
れる一対の出力トランジスタと、 前記出力トランジスタの前記ベースと電気的に接続され
る基準電圧線であって、基準電圧信号を運ぶように構成
される基準電圧線と、 前記出力トランジスタの前記コレクタと電気的に接続さ
れる一対の出力線と、を有することを特徴とする増幅回
路。 - 【請求項５】 請求項２記載の増幅回路において、前記
差動対の各トランジスタが、バイポーラ接合トランジス
タと電界効果トランジスタとから成るグループの中から
選択されるトランジスタを有することを特徴とする増幅
回路。 - 【請求項６】 請求項２記載の増幅回路において、前記
増幅回路に定電流を供給するように前記電流発生装置が
構成されることを特徴とする増幅回路。 - 【請求項７】 請求項３記載の増幅回路において、前記
一対の利得トランジスタの各トランジスタが、バイポー
ラ接合トランジスタと電界効果トランジスタとから成る
前記グループから選択されるトランジスタを有すること
を特徴とする増幅回路。 - 【請求項８】 請求項４記載の増幅回路において、前記
出力段が、前記出力線と電気的に接続されるコンデンサ
をさらに有することを特徴とする増幅回路。 - 【請求項９】 請求項４記載の増幅回路において、前記
一対の出力トランジスタの各トランジスタが、バイポー
ラ接合トランジスタと電界効果トランジスタとから成る
前記グループから選択されるトランジスタを有すること
を特徴とする増幅回路。 - 【請求項１０】 請求項４記載の増幅回路において、前
記入力信号がゼロの近辺にあるとき、前記入力段が伝え
る電流と同量の電流を前記出力トランジスタが伝えるよ
うに前記基準電圧信号が設定されることを特徴とする増
幅回路。 - 【請求項１１】 請求項８記載の増幅回路において、前
記コンデンサが複数のコンデンサを有することを特徴と
する増幅回路。 - 【請求項１２】 請求項８記載の増幅回路において、前
記コンデンサが前記増幅回路内に固有のキャパシタンス
を有することを特徴とする増幅回路。 - 【請求項１３】 増幅回路において、 入力信号の受信および増幅が可能な入力段であって、 各トランジスタがベースと、エミッタと、コレクタとを
具備するトランジスタ差動対と、 前記トランジスタ差動対の前記エミッタと電気的に接続
される電流発生装置と、 前記トランジスタ差動対の前記ベースと電気的に接続さ
れる一対の入力線であって、入力信号を運ぶように構成
される入力線と、 前記トランジスタ差動対の前記コレクタと電気的に接続
される一対の抵抗器と、 前記一対の抵抗器と電気的に接続されるアースへの経路
と、を具備する入力段と、 前記入力信号をさらに増幅することが可能な利得段であ
って、 各利得トランジスタがベースと、エミッタと、コレクタ
とを具備する一対の利得トランジスタを有する利得段に
おいて、 前記利得トランジスタの前記ベースが、前記トランジス
タ差動対の前記コレクタと電気的に接続され、 前記利得トランジスタの前記コレクタがアースへの前記
経路と電気的に接続されるように構成される利得段と、 前記増幅回路のキャパシタンスの充電と、前記増幅され
た入力信号の出力とが可能な出力段であって、 各出力トランジスタがベースと、エミッタと、コレクタ
とを有する一対の出力トランジスタであって、 前記一対の出力トランジスタの前記エミッタが前記利得
トランジスタの前記エミッタと電気的に接続されるよう
に構成される一対の出力トランジスタと、 前記出力トランジスタの前記ベースと電気的に接続され
る基準電圧線であって、基準電圧信号を運ぶように構成
される基準電圧線と、および前記出力トランジスタの前
記コレクタと電気的に接続される一対の出力線と、を有
する出力段と、 を有することを特徴とする増幅回路。 - 【請求項１４】 請求項１３記載の増幅回路において、
前記差動対の各トランジスタが、バイポーラ接合トラン
ジスタと電界効果トランジスタとから成るグループの中
から選択されるトランジスタを有することを特徴とする
増幅回路。 - 【請求項１５】 請求項１３記載の増幅回路において、
前記一対の利得トランジスタの各トランジスタが、バイ
ポーラ接合トランジスタと電界効果トランジスタとから
成る前記グループから選択されるトランジスタを有する
ことを特徴とする増幅回路。 - 【請求項１６】 請求項１３記載の増幅回路において、
前記出力段が、前記出力線と電気的に接続されるコンデ
ンサをさらに有することを特徴とする増幅回路。 - 【請求項１７】 請求項１３記載の増幅回路において、
前記一対の出力トランジスタの各トランジスタが、バイ
ポーラ接合トランジスタと電界効果トランジスタとから
成る前記グループから選択されるトランジスタを有する
ことを特徴とする増幅回路。 - 【請求項１８】 電気差分信号を増幅する方法におい
て、 差動入力信号を受信するステップと、 前記差動入力信号を増幅するステップと、 前記増幅された差分信号を利得段の制御トランジスタの
ベース端子に印加するステップと、 前記制御トランジスタを用いて、出力段で流れる電流を
制御するステップと、を有することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US21146300P | 2000-06-13 | 2000-06-13 | |
| US60/211463 | 2000-06-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002111410A true JP2002111410A (ja) | 2002-04-12 |
Family
ID=22787018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001217356A Ceased JP2002111410A (ja) | 2000-06-13 | 2001-06-13 | 増幅回路の改善されたスルーレート |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6456161B2 (ja) |
| JP (1) | JP2002111410A (ja) |
| DE (1) | DE10128570B4 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7737781B2 (en) | 2007-08-13 | 2010-06-15 | Hynix Semiconductor Inc. | Differential amplifier and input circuit using the same |
| US8315113B2 (en) | 2009-05-20 | 2012-11-20 | SK Hynix Inc. | Non-volatile semiconductor memory circuit with improved resistance distribution |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7068098B1 (en) | 2002-11-25 | 2006-06-27 | National Semiconductor Corporation | Slew rate enhancement circuit |
| DE102004017165B4 (de) | 2004-04-01 | 2012-09-06 | Atmel Automotive Gmbh | Schaltung zur Erhöhung der Transitfrequenz eines Verstärkerelements |
| US7795976B2 (en) * | 2008-12-30 | 2010-09-14 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Slew-rate-enhanced error amp with adaptive transconductance and single dominant pole shared by main and auxiliary amps |
| US8289796B2 (en) * | 2010-01-26 | 2012-10-16 | Micron Technology, Inc. | Sense amplifier having loop gain control |
| US8705304B2 (en) * | 2010-03-26 | 2014-04-22 | Micron Technology, Inc. | Current mode sense amplifier with passive load |
| US8283950B2 (en) | 2010-08-11 | 2012-10-09 | Micron Technology, Inc. | Delay lines, amplifier systems, transconductance compensating systems and methods of compensating |
| US8810281B2 (en) | 2011-07-26 | 2014-08-19 | Micron Technology, Inc. | Sense amplifiers including bias circuits |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03232308A (ja) * | 1989-11-22 | 1991-10-16 | Canon Inc | 直結型ベース接地増幅器及び該増幅器を含む回路装置、半導体装置並びに情報処理装置 |
| JPH05502146A (ja) * | 1989-11-20 | 1993-04-15 | アナログ・ディバイセス・インコーポレーテッド | 入力減衰器ネットワークを使用し単極性電源で給電される差動増幅器 |
| JPH0661747A (ja) * | 1992-08-05 | 1994-03-04 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH0738348A (ja) * | 1993-07-23 | 1995-02-07 | Nec Corp | 半導体集積回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4881045A (en) * | 1988-10-18 | 1989-11-14 | Hewlett-Packard Company | Transistor amplifier for high slew rates and capacitive loads |
| US5049653A (en) * | 1989-02-02 | 1991-09-17 | Comlinear Corporation | Wideband buffer amplifier with high slew rate |
| US5446412A (en) * | 1994-05-19 | 1995-08-29 | Exar Corporation | Continuously linear pulse amplifier/line driver with large output swing |
| JPH0918253A (ja) * | 1995-06-30 | 1997-01-17 | Texas Instr Japan Ltd | 演算増幅回路 |
| US6160450A (en) * | 1999-04-09 | 2000-12-12 | National Semiconductor Corporation | Self-biased, phantom-powered and feedback-stabilized amplifier for electret microphone |
-
2001
- 2001-06-11 US US09/878,477 patent/US6456161B2/en not_active Expired - Fee Related
- 2001-06-13 JP JP2001217356A patent/JP2002111410A/ja not_active Ceased
- 2001-06-13 DE DE10128570A patent/DE10128570B4/de not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05502146A (ja) * | 1989-11-20 | 1993-04-15 | アナログ・ディバイセス・インコーポレーテッド | 入力減衰器ネットワークを使用し単極性電源で給電される差動増幅器 |
| JPH03232308A (ja) * | 1989-11-22 | 1991-10-16 | Canon Inc | 直結型ベース接地増幅器及び該増幅器を含む回路装置、半導体装置並びに情報処理装置 |
| JPH0661747A (ja) * | 1992-08-05 | 1994-03-04 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH0738348A (ja) * | 1993-07-23 | 1995-02-07 | Nec Corp | 半導体集積回路 |
Non-Patent Citations (1)
| Title |
|---|
| JPN6010036298; ＵＡ７４１ ｄａｔａｓｈｅｅｔ , 199710, ｐ． ２, ＳＧＳ Ｔｈｏｍｓｏｎ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7737781B2 (en) | 2007-08-13 | 2010-06-15 | Hynix Semiconductor Inc. | Differential amplifier and input circuit using the same |
| US8315113B2 (en) | 2009-05-20 | 2012-11-20 | SK Hynix Inc. | Non-volatile semiconductor memory circuit with improved resistance distribution |
Also Published As
| Publication number | Publication date |
|---|---|
| US6456161B2 (en) | 2002-09-24 |
| DE10128570B4 (de) | 2012-11-29 |
| US20020005756A1 (en) | 2002-01-17 |
| DE10128570A1 (de) | 2002-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| US8390379B2 (en) | Amplifier input stage and slew boost circuit | |
| US5475343A (en) | Class AB complementary output stage | |
| US4783602A (en) | Operational transconductance amplifier for use in sample-and-hold circuits and the like | |
| WO1998023027A1 (en) | Folded-cascode amplifier stage | |
| US5923216A (en) | Frequency selective amplifier circuit | |
| JPH021401B2 (ja) | ||
| US6456161B2 (en) | Enhanced slew rate in amplifier circuits | |
| US5053718A (en) | Feedback control reducing signal distortion produced by differential amplifier stage | |
| US4757275A (en) | Wideband closed loop amplifier | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| US3958135A (en) | Current mirror amplifiers | |
| EP1225691B1 (en) | Improved class AB, high speed, input stage with base current compensation for fast settling time | |
| JP3058087B2 (ja) | 利得可変増幅器 | |
| US20050275464A1 (en) | Transistor amplifying stage | |
| JPH0612856B2 (ja) | 増幅回路 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| US6307437B1 (en) | MOS load, pole compensation | |
| JPH01125108A (ja) | Ｆｅｔ負荷増幅回路 | |
| JPS5921531Y2 (ja) | 直接結合増幅器のミユ−テイング回路 | |
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JPH04343506A (ja) | 増幅回路 | |
| JP2003258573A (ja) | 電子回路装置 | |
| JP3114003B2 (ja) | 信号増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080522 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100928 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110815 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120313 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120316 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120508 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120613 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20130423 |