JPH05503399A

JPH05503399A - 複数の帰還ループを有するレーザドライバ

Info

Publication number: JPH05503399A
Application number: JP4500629A
Authority: JP
Inventors: サンタレリ，ブリヤン　エイ．; ソンプソン，マーク　ティー．
Original assignee: ポラロイド　コーポレーシヨン
Priority date: 1990-11-21
Filing date: 1991-09-18
Publication date: 1993-06-03
Anticipated expiration: 2010-09-06
Also published as: DE69104026T2; EP0511354B1; US5123023A; WO1992010015A1; JPH0783149B2; EP0511354A1; DK0511354T3; CA2052454C; DE69104026D1; CA2052454A1; ES2064120T3; ATE111646T1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】複数の帰還ループを有するレーザドライバ本出願は、本出願と出願臼を同じくし、かつ権利者を共通にする米国特許出願（我々のケース番号第７６５０号、第７６５１号、および第７６５３号）に関連する。

発明の背景本発明は、レーザ印刷装置に用いるのに適した、レーザ用ドライバ回路に関し、特に、レーザダイオードに印加される電流パルスを制御する２重帰還ループの使用に関するものであり、本発明の回路は、ディジタル入力信号の振幅の変化からドライバを分離し、かつレーザ駆動信号に対するスレショルド電流を導入する。

レーザ印刷装置における放射源としての、ダイオードの形式のレーザの使用は、コンピュータの出力装置として用いられるレーザプリンタを含めての印刷装置、およびファクシミリ装置に広く受入れられている。通常は、レーザの放射、すなわち光は、データを記録する記録媒体として用いられる感光材料を横切って走査される。感光材料を横切っての光の走査は、ある装置においては、ビームの光学的走査を行なう可動光学素子によって実現される。他の装置においては、走査は、感光材料と、レーザを組込んだプリントヘッドとの間に相対運動を導入することによって実現される。レーザビームの、光学的および機械的双方の走査を印刷装置に含めることも、実用上通常行なわれる。

ここで特に関心の対象となるのは、印刷装置に用いるのに適した、ディジタルに変調されたレーザビームを発生するレーザダイオードの使用であり、その場合、感光媒体上の画像は、人の目に対し文字数字記号またはグレースケールの画像データとして見える明暗スポットのアレイから構成される。通常は、そのような印刷装置への印刷データは、文字発生器または他のデータ源から発生するディジタル指令信号の形式のものであり、この指令信号は、レーザが記録媒体上にマークを生ぜしめるのに十分な強度でターンオンされるべき時間間隔、およびレーザの強い放射が記録媒体に対し本質的に何ら影響を与えない十分に低い強度に消滅せしめられるべき、または減少せしめられるべき時間間隔を指示する。

このような印刷装置の動作を最適化するためには、ディジタル指令信号に応答してレーザダイオードを流れる電流の実際の値を感知して、確実に所望の強度のレーザ放射、すなわちレーザ光を発生させることが望ましい。

これによって、記録媒体上における一様な画像の形成が保証される。画像の一様性の一層の改善は、レーザが発生する光強度の感知によって行なわれ、これは、駆動電流対先出力に関するレーザ特性のドリフト効果を抑制するのに有効である。レーザダイオードの動作に関するその他の考慮としては、レーザの作動化および非作動化を容易ならしめるために、レーザ駆動電流を放射パルス間において限定すべき程度に関するものがある。光パルスの高速発生を増進するようにレーザを動作させることもまた重要である。そのわけは、高速パルス列は、印刷装置の処理速度を増大させることができ、あるいは、一定の処理速度とした場合は、２．５４　ｃｍ　（１インチ）あたりの画素数を増加させて高い解像度を与えうるからである。

従って、本発明は、画像品質を、画像強度および画像解像度の双方について向上させるために、上述のパラメータの全ての使用を最適化するレーザドライバを提供することを目的とする。

発明の要約プリンタに用いるのに適した、放射すなわち光のパルスを発生するレーザ、好ましくは半導体レーザダイオード、を駆動する回路によって、上述の目的は達成され、また他の諸利点も得られる。本発明の実施においては、光のフラッシュを発生するためのレーザを作動化し、また非作動化する指令信号として用いられる信号が、データ源からディジタル形式で出力される。それぞれのパルスの持続時間と、パルス間のｒＩ！ＩＷＩとは、それぞれレーザ作用が開始せしめられる時間間隔およびレーザ作用が終了せしめられる時間間隔により変化しうる。単一画素または単一線走査におけるような短期的精度と、画像の相異なる部分または相異なる時点に生じる画像間におけるような長期的精度の双方に関し、光パルスの強度の精度を保証するために、本発明の回路は、駆動回路を変化から分離し、指令信号と２つの帰還信号との合成信号が、レーザへ供給される駆動電流を正確に調整する。また、本発明は、スレショルド電流と、指令された電流ノくルスとを合成することにより、放射のオン、オフ両状態間におけるレーザダイオードの遷移を最適化する。オフ状態中においては、好ましくはレーザ放射は完全にはターンオフされないようにし、むしろ、感光記録媒体上にマークを生じるのには不十分なスレショルド値の放射まで減少せしめられる。

レーザは、それに対して直列に接続された電界効果トランジスタ（ＦＥＴ）から供給される電流パルスによって付勢され、そこには、レーザを流れる電流を感知するための、ＦＥＴおよびレーザと直列な帰還抵抗、すなわち電流感知抵抗が用いられる。帰還信号の１つは、帰還抵抗における電圧降下によって発生せしめられる電流帰還信号である。２つの帰還信号のうちの第２のものは、レーザから放射される光強度を光検出器の使用によって感知することにより得られる光帰還信号である。２つの帰還信号と指令信号との合成、およびスレショルド信号と指令信号との合成は、入力部分と、該入力部分により作動せしめられるドライバ部分とを含む、信号合成器回路によって行なわれる。これら双方の部分は、同様の回路、すなわち電流源からの電流によって付勢される２つの分岐を有する差動増幅器、から構成される。

信号合成器の入力部分においては、差動増幅器はスイッチングモードで動作せしめられ、一方ドライバ部分においては、差動増幅器は線形モードで動作せしめられる。

光帰還信号は、入力部分の電流源に印加されることによって、該電流源から差動増幅器へ供給されるべき電流量を指示する。入力部分の差動増幅器の第１分岐に対してはディジタル指令信号が印加され、温度補償されたスレショルド信号発生器が、入力部分の差動増幅器の第２分岐において指令信号と加算されるスレショルド信号を発生する。

信号合成器の入力部分の差動増幅器の第２分岐は、ディジタル指令信号とスレショルド信号とを加算した和を、ドライバ部分の差動増幅器の第１分岐に印加する。ドライバ部分の電流源は、該差動増幅器の２つの分岐間に分割される固定電流値で動作する。ドライバ部分の差動増幅器の第２分岐においては、電流帰還信号が、指令信号とスレショルド信号とを加算した和と合成されて、レーザ駆動信号を生じ、この信号は電力増幅器を経てＦＥＴへ出力される。この電力増幅器は、ＦＥＴの入力キャパシタンスを速やかに充電するのに十分な電流を有し、それによってＦＥＴにおける電流パルスの発生に際して短い立上り時間を実現し、レーザを作動せしめる。

スイッチングモードで動作する差動増幅器の分岐へディジタル指令信号が供給されると、その差動増幅器においては、ディジタル指令信号のパルスの振幅変化とは実質的に無関係に、一様な振幅を有するパルスの発生が行なわれる。入力部分における光帰還信号の結合モードおよびスレショルド信号の結合モードは、これらの信号と指令信号との１次結合を与える。また、ドライバ部分におけるこれらの信号と電流帰還信号との後の合成は、線形動作である。それによって、レーザから発射される光パルスは、印刷装置が発生する画像の諸点を一様な強度にするように正確に制御される。レーザに対して比較的に大きい電流パルスを供給するためのＦＥＴの使用、およびＦＥＴに対しレーザ駆動信号を供給するための高速応答高電力増幅器の使用は、レーザ放射パルスの発生の速度および精度を増大させる。これにより、印刷装置の処理速度の増大、および／または、感光記録媒体に発生せしめられる画像における高解像度およびグレースケール能力の改善、が可能になる。

図面の簡単な説明本発明の上述の諸特徴および他の諸特徴は、添付図面を参照しつつ行なわれる以下の説明において明らかにされる。添付図面において、第１図は、本発明のレーザ駆動回路の部分概略ブロック図であり、第２図は、第１図のレーザを作動させる電流パルスを示すグラフであり、第３図は、第１図の信号合成器の電気回路の概略図である。

詳細な説明第１図において、レーザ１０は半導体発光ダイオードとして構成され、電界効果トランジスタ（ＦＥＴ）１２から供給される電流パルスによって駆動されて、放射パルスを発生する。レーザ１０から発射される放射光線は、１４に示されている。印刷装置１６におけるレーザ１０の利用を示すために、光線１４はレンズ１８および２０により、好ましくは回転ドラム２４の円筒表面上に担持された感光記録媒体２２上に集束せしめられている。しかし、技術者ならば、本発明が、媒体とレーザとの間に効果的な相対運動を与える任意の適切な手段と併用されうることを認識するはずである。レンズ１８および２０はハウジング２６内に支持されており、ドラム２４は、ドラム２４の回転軸２８によって支持されている。走査器３０は、媒体２２に沿って光線１４を走査するハウジング２６およびドラム２４と、図示されているように接続されている。走査は、光学的手段によって、または機械的手段によって、または光学的手段および機械的手段双方の組合せによって行なわれつる。このような走査は周知であり、本発明の理解のためにこれ以上説明する必要はない。

本発明においては、帰還抵抗、すなわち電流感知抵抗３２は、接地３４と、■が例えば１２ボルトの大きさを持つものとして、接地に対して一部の値を存する負電源端子３６との間に延長する直列回路内において、ＦＥＴ１２およびレーザ１０と直列に接続されている。レーザ１０の１端子は３４において接地され、一方抵抗３２の１端子は負端子３６に接続されている。本発明の実施例においては、抵抗３２は、抵抗３２とＦＥＴ１２との間の接続点３８に電流帰還信号を発生するのに十分な電圧降下を生じるための約１オームの値を有し、抵抗３２のこの値は適切な電流をレーザ１０を通して流すための十分に小さいものでもある。ＦＥＴ１２を作動せしめる駆動信号は、信号合成器４０から端子Ａを経てＦＥＴ１２のゲート端子へ供給される。抵抗３２はＦＥＴ１２のソース端子に接続されており、レーザ１０はＦＥＴ１２のドレイン端子に接続されている。電流帰還信号は、接続点３８から抵抗性分圧回路網４２を経て、信号合成器４０の端子Ｂへ供給される。分圧回路網４２は、接続点３８と接地との間に直列に接続された２つの抵抗４４および４６を含む。抵抗４４は接続点３８に接続されており、抵抗４４と並列に接続されたキャパシタ４８によりバイパスされる。抵抗４４と４６との間の接続点は、合成器４０の端子Ｂに接続されている。

もう１つの帰還信号、すなわち光帰還信号は、レンズ１８と２０との間に配置された鏡５０によって、光線Ｉ４の小部分をサンプリングすることによって得られ、鏡５０は、光線１４の強度サンプルをハウジング２６の開口５２を通して、半導体ホトダイオードとして構成された光検出器５４へ入射せしめる。光検出器５４は、光帰還路５６の一部をなし、レーザｌＯからの放射光線を受けるとそれに応答して電気信号を発生する。光検出器５４からの信号は光帰還信号として用いられ、帰還路５６を経て信号合成器４０の端子Ｃへ結合せしめられる。

光帰還路５６はさらに、接地と正電源端子６０との間に接地されたバイアス回路５８を含み、この回路５８は周知のようにして光検出器５４を、必要な電圧、電流、および抵抗性負荷によって作動せしめる。正電源端子６０は＋Ｖの値を有する。ただし、■は例えば、接地に対して１２ポルトの大きさを有する。光検出器５４からの出力信号は、増幅器６２を経てアナログ・ディジタル変換器６４に結合せしめられており、増幅器６２は、変換器６４の動作におけるＳＮ比を良好ならしめるために光検出器の信号に対し十分な電力を与える。帰還路５６内にはさらに、システム制御装置６６およびディジタル・アナログ変換器６８が含まれている。制御装置ｔ６６は、２つの変換器６４および６８の同に接続されており、変換器６８は帰還路５６からのアナログ信号を信号合成器４０の端子Ｃへ出力する。

制御装置６６の構成例として、制御装置６６は、積分器のように光検出器信号のディジタルフィルタリングを行なうフィルタ７０を含み、変換器６４は光検出器信号をアナログ形式からフィルタ７０の動作のためのディジタル形式に変換する。また、もし所望ならば、制御装置６６は、媒体２２上への特定量のデータの印刷後、例えば、印刷装置１６が感光記録媒体のシートを使用してし・る場合には１枚の媒体２２の印刷の完了時などに、端子Ｃにおける信号の値を更新するための、走査器３０からの信号によって駆動されるゲート７２を含みうる。ゲート７２を使用すれば、１枚の感光記録媒体の印刷中に画像強度の目立った変動を生せしめることなく、レーザ１０の放射特性のドリフトの長期補正を行なうことが可能本発明の特徴は、ディジタル信号、すなわち画素、発生器７４のようなディジタルデータ源からのディジタル形式の信号が、信号合成器４０の端子りに印加されて、レーザ１０がレーザ動作を行なうべきか、行なわざるへきかに関するレーザｌＯの放射状態を指示する指令信号として用いられることである。発生器７４から端子りへ印加される信号は、ビクセル（ＰｒＸＧＥＮ）信号と呼ぶことにする。ビクセル信号は、信号合成器４０により、端子ＢおよびＣにおける帰還信号と合成されて、レーザ１０の放射状態を指示する駆動信号を端子Ａに発生する。

レーザ１０は、放射強度か媒体２２上にマークを生せしめるよう十分に媒体２２を活性化する、レーザ作用による放射状態と、レーザ１０が発射する放射強度が記録媒体２２上にマークを生せしめるための放射強度スレショルドより低い非レーザ動作放射状態と、でディジタル式に動作する。信号合成器４０の一部分はスレショルド信号を発生するスレショルド回路７６として構成され、そのスレショルド信号は端子りにおけるディジタル信号と合ｒ　成されるので、端子Ａにおける駆動信号はスレショルドら　成分を含み、このスレショルド成分は、レーザｌＯを、媒体２２上にマークを生ぜしめる強い放射パルス間にお阿　いて、感光媒体２２との相互作用スレショルドより低い１　減少した放射強度状態に保持する。

辷　第２図のグラフを用いて、電流によるレーザ１０の励振をさらに説明する。

そのグラフにおける水平軸は時間色　を表わし、垂直軸は電流の大きさを表わしている。電流し　値のゼロは、レーザＩＯの完全なオフ状態を示す。しかし、本発明の特徴は、レーザ１０が完全にターンオフされず、むしろパルス７８および８０のような電流パルス間の電流が、媒体２２上にマークを生せしめるための媒体２２との相互作用に必要なスレショルドより低い放射強度を有する、低レベル放射状態でレーザ１０をして放射せしめるスレショルド値まで減少せしめられることである。特に、レーザｌＯへ供給されるスレショルド電流は十分に低いのでレーザ１０にはレーザ作用が起こらず、レーザｌＯのダイオードは単に発光ダイオードのように発光することに注意すべきである。第２図にはまた、媒体２２上にマークを印刷するために超えるべき書込みスレショルドも示されている。

第２図に示されているように、パルス７８および８゜は書込みスレショルドを超えており、感光媒体２２上に確実に信頼性をもってマークを印刷する。レーザｌｏを、レーザ作用が起こるレベルのすぐ下のレーザ動作スレショルドにおいて動作させれば、レーザのターンオンおよ７４は、３０ナノ秒の増分で幅を変化し、３００ナノ秒パルスの立上りおよび立下り時間は、第１図および第３間は２５ナノ秒より小であることが望ましく、２０ナノ秒の値が好ましい。

レーザｌＯは、本発明の実施例においては、電磁スペクトルの近赤外領内の放射を発生する、ガリウムアルミニウムひ素発光ダイオードから作られている。放射の周との相互作用のために用いられつる。本発明の実施例においては、レーザは４５０ミリワツトのピーク電力を出力するが、本発明の実施においては他の放射電力も使用されつる。上述のピーク電力を発生せしめるのに必要な電流量は、レーザの寿命期間中において変化し、寿命の終り近くにおいては、本発明の実施例において用いられるレーザでは１．５アンペアの値に近づきつる。従って、ＦＥＴ１２は、レーザｌＯに対してかなりの電力を供給しえなくてはならないことがわかる。

ＦＥＴ１２は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＰＥＴ）として構成され、本発明の実施例においては、ＩＲＦ５２１の形式のものが使用される。これは、２５℃のケース温度において８アンペアの最大ＤＣ（直流）ドレイン電流を有するパワーＭＯＳＦＥＴである。入力キャパシタンスは非直線的であり、ゲート−ソース電圧によって変化する。しかし、ＦＥＴ１２の入力キャパシタンスを５００ピコフアラツドで近似すれば、回路の良好な動作が得られる。以下の説明かられかるように、接続点３８における電流期間信号は、個々の電流パルスの持続時間を通じて所望の電流量を保証する高速動作帰還制御ループを与える。これは、帰還抵抗３２における電流の測定に基づく。しかし、発射される放射強度と、レーザｌＯへの電流パルスの振幅との間の関係は、レーザの寿命期間中に変化し、レーザの老化とともに一定量の放射電力を発生せしめるためにより多くの電力を必要とするようになる。従って、光検出器５４の光帰還信号は、レーザ１０の老化特性に従って端子へにおける駆動信号を調節する比較的に低速動作の帰還ループ内に用いられる。これにより、感光記録媒体２２の、レーザｌＯの光線１４による照明強度の一様性が保持される。

第３図は、信号合成器４０の回路構成の詳細を示す。

合成器４０の説明を容易にするために、合成器は３部分に分割されており、第１部分は入力回路８２、第２部分はドライバ回路８４、第３部分は前述のスレショルド回路７６である。ドライバ回路８４は５つのトランジスタ８６．８８．９０．９２．９４を含み、入力回路８２は４つのトランジスタ９Ｇ、９８．１００．１０２を含み、スレショルド回路７６は１つのトランジスタ１０４を含む。ドライバ回路８４においては、４つのトランジスタ８８．９０．９２．９４は差動増幅器として配置されており、トランジスタ８８および９０は、左側分岐を形成し、トランジスタ９２および９４は右側分岐を形成している。トランジスタ８８および９２はＰＮＰ形であり、トランジスタ９０および９４はＮＰＮ形である。トランジスタ８６はＮＰＮ形で、トランジスタ８８．９０．９２．９４の差動増幅器へ電流を供給する電流源として働く。トランジスタ８６のエミッタ端子は、抵抗１０６により正電源端子６０に接続され、正電圧を受ける。トランジスタ８６のベース電流バイアス供給部１０８は、２つのダイオード１ｉ０および１１２と抵抗１１４とを含む。２つのダイオード１１０および１１２は、端子６０と抵抗１１４の端子との間に直列に接続されており、抵抗１１４の反対側の端子は接地されている。ダイオード１１２と抵抗１１４との接続点は、トランジスタ８６のベース端子に接続されている。

トランジスタ８８．９０．９２．９４の差動増幅器配置において、トランジスタ８８および９２の両エミッタ端子は、直列に接続された抵抗１１６および１１８により互いに接続されており、抵抗１１６と１１８との接続点はトランジスタ８６のコレクタ端子に接続されている。

差動増幅器の左側分岐においては、トランジスタ８８のベース端子は抵抗１２０を経て入力回路８２に接続され、ドライバイン（ＤＲＩＶＥＲＩＮ）信号と呼ぶことにする信号を受ける。差動増幅器の右側分岐においては、トランジスタ９２のベース端子は信号合成器４０の端子Ｂに接続されている。左側分岐においては、トランジスタ８８のコレクタ端子はトランジスタ９０のコレクタ端子に接続されると共に、トランジスタ９０および９４双方のベース端子にも接続されている。右側分岐においては、トランジスタ９２のコレクタ端子はトランジスタ９４のコレクタ端子に接続されると共に、電力増幅器１２２の入力端子にも接続され、電力増幅器１２２は駆動信号を端子Ａへ出力する。電力増幅器１２２の入力端子は、キャパシタ１２４を経て接地されている。

ドライバ回路８４はさらにポテンショメータ１２６を含み、このポテンショメータの１端部端子は抵抗１２８を経てトランジスタ９０のエミッタ端子に接続され、その第２端部端子は抵抗１３０を経てトランジスタ９４のエミッタ端子に接続されている。トランジスタ９０および９４と、トランジスタ８８および９２との相互接続様式は、ドライバ回路８４の差動増幅器配置に対して電流ミラー機能を与える。ポテンショメータ１２６のスライド接点は、負電源端子３６に接続されて−Ｖの電圧を受け、ポテンショメータ１２６のスライド接点は、差動増幅器の電圧オフセットを調節すべく配置される。抵抗１２８および１３０はポテンショメータ１２６と協働して、差動増幅器の諸トランジスタにおけるベース−エミッタ電圧降下の差を補償する。

入力回路８２においては、トランジスタ１００および１０２は、差動増幅器の配置をなして接続されているトランジスタ９６および９８へ電流を供給する電流源として働く。この電流源において、トランジスタ１００はＮＰＮ形、トランジスタ１０２はＰＮＰ形である。トランジスタ１００のエミッタ端子は、トランジスタ１０２のベース端子に接続されている。トランジスタｌＯＯのコレクタ端子は正電源端子６０に接続され、端子６０はまた抵抗１３２を経てトランジスタ１０２のエミッタ端子に接続されている。トランジスタ１００のベース端子は、キャパシタ１３４を経て端子６０に接続されている。トランジスタ１００のベース端子はまた、抵抗１３６を経て、光帰還信号を受けるための、信号合成器４０の端子Ｃにも接続されている。トランジスタ１００のエミッタ端子と、トランジスタ１０２のベース端子との接続点は、抵抗１３８を経て負電源端子３６に接続されている。

入力回路８２の差動増幅器部分においては、トランジスタ９６のベース端子は、直列に接続された抵抗１４０および１４２を経て接地されている。抵抗１４０と１４２との接続点は、信号合成器４０の端子りに接続されて、ビクセル信号を受ける。トランジスタ９６および９８の双方はＰＮＰ形であり、それらのコレクタ端子は互いに接続され、かつトランジスタ１０２のコレクタ端子に接続されている。ベース電流バイアス供給＃１４４は、トランジスタ９８ヘベース電流を供給する。バイアス供給部１４４は、正電源端子６０とトランジスタ９８のベース端子との間に直列に接続された２つの抵抗１４６および１４８を含む。２つの抵抗１４６と１４８との接続点は、キャパシタ１５０を経て接地され、また直列に接続されたダイオード１５２および１５４を経て接地されている。トランジスタ９６のコレクタ端子は、負電源端子３６に接続されている。トランジスタ９８のコレクタ端子は、抵抗１５６を経てスレショルド回路７６に接続されており、また前述の抵抗１２０を経てドライバ回路８４のトランジスタ８８ヘトライバイン信号を供給する。

入力回路８２の動作に際しては、トランジスタ１００は、トランジスタ１０２のベース塙子を経て電流を供給することによってトランジスタ１０２を作動せしめ、差動増幅器のトランジスタ９６および９８へ電流を供給する。トランジスタ１００および１０２の電源から供給される電流は、差動増幅器の左側分岐、すなわちトランジスタ９６と、差動増幅器の右側分岐、すなわちトランジスタ９８と、の間で分割される。２つの分岐間における電流の分割は、トランジスタ９６および９８の両ベース端子へ供給される電圧および電流による。本発明においては、端子りへ印加されるディジタル形式の指令信号（ビクセル信号）は、ビクセル信号が比較的低電圧にある時にはトランジスタ９６をターンオンしうる振幅を存し、ビクセル信号か比較的高電圧にある時にはターンオフしうる振幅を有する。それによって、トランジスタ９６および９８の差動増幅器は、電流が左側分岐内を流れるか、または流れないかのいずれかであるスイッチングモードで動作せしめられる。その結果、右側分岐内を流れる電流は、端子りにおけるディジタル指令信号の振幅とは本質的に無関係になる。これは、信号合成器４０がディジタル指令信号の振幅の変動を補償して、合成器４０の端子へにおける駆動信号内に正確に画定されたパルスを与えるという、本発明の特徴による。これとは対照的に、ドライバ回路８４においては、トランジスタ８８．９０．９２．９４の差動増幅器配置は線形モードで動作れる電流は、主として抵抗１５６を経てスレショルド回路７６へ流れ込む。その電流の小部分は、抵抗１２０を経てトランジスタ８８へも流れ込む。抵抗１５６を経て流れる電流は、トランジスタ８８への入力信号となる電圧降下を生じる。

スレショルド回路７６は、入力回路８２の抵抗１５６に接続された抵抗１５８と、抵抗１５６と１５８との接続点と接地との間に接続されたキャパシタ１６０と、を含む。抵抗１５８と１６０との接続点は、またトランジスタ１０４のエミッタ端子に接続され、また３つの直列に接続された素子、すなわちポテンショメータ１６２、抵抗１６４、およびもう１つの抵抗１６６を含む分圧器回路により接地されている。トランジスタ１０４はＰＮＰ形であり、トランジスタ１０４のコレクタ端子は負電源端子３６に接続されている。スレショルド回路７６内にはさらに、温度補償電圧調整器１６８と、差動増幅器１７０とが含まれている。調整器１６８は、負電源端子３６と接地との間に接続されている。調整器１６８の出力端子は、抵抗１７２を経て増幅器１７０の正入力端子に接続されていると共に、キャパシタ１７４を経て接地もされている。増幅器１７０の電源端子は、それぞれ電圧−■および＋Ｖを受けるべく、電源端子３６および６０に接続されている。増幅器１７０の電源端子は、さらにキャパシタを経て接地されている。増幅器１７０の出力端子は、抵抗１７６を経てトランジスタ＋０４のベース端子に接続されている。増幅器１７０の負入力端子は、抵抗１６４と１６６との接続点に接続されている。ポテンショメータ１６２のスライド端子はその端部端子に接続されることによって、スライド端子の配置により制御可能な可変抵抗を形成している。

スレショルド回路７６の動作に際しては、調整器Ｉ６８は基準電圧を差動増幅器１７０へ出力し、増幅器Ｉ７０は基準電圧に応答して、抵抗１７６を経てトランジスタ１０４ヘベース電流を供給する。トランジスタ９８のコレクタ端子からの電流は、抵抗１５６を経てトランジスタ１０４へ流れ込み、追加の電流が接地から抵抗１５８を経てトランジスタ１０４へ流れ込む。トランジスタ１０４の電流は、負電源端子３６へ流れ込む。トランジスタ１０４の電流は、増幅器１７０の負入力端子に至る帰還路１７８により、正確に制御され、帰還路１７８はポテンショメータ１６２を含んでいる。ポテンショメータ】６２の抵抗を調節すると、増幅器１７０へ帰還される電圧が変化せしめられ、それによって増幅器１７０からトランジスタ１０４へ供給されるベース電流が調節される。それによって、ポテンショメータ１６２は、印刷装置１６（第１図）を操作する者がスレン３ルド電流レベルを、第２図のグラフに示されているレーザ動作スレショルドよりわずかに低い値に調節しつるだめの手段として用いられる。抵抗１５６における電圧降下は、部分的にトランジスタ９８の電流により、また部分的にトランジスタ１５８の電流によるので、抵抗１２０に印加される電圧は、部分的にスレショルド回路７６の整定に基づく。それによって、ドライバ回路８４のトランジスタ８８へ供給されるベース電流は、スレショルド回路７６によって定められる成分を含む。

信号合成器４０の動作に関しては、端子Ｃにおける光帰還信号が、ＦＥＴ１２（第１図）を駆動するために電力増幅器１２２から端子Ａへ出力されるパルス列信号のピーク対ピーク値を調節する働きをする。信号発生器７４から端子りへ供給されるパルス列（ビクセル信号）は、端子Ａにおける駆動信号内の、個々のパルスの持続時間と、パルス間の間隔の長さとを定める。端子Ａにおける駆動信号は、ポテンショメータ１６２によって定められ、駆動信号のパルス間に存在するスレショルド値を含む。

電力増幅器１２２は、大量の電流を極めて速やかにＦＥＴ１２のゲート端子へ供給して、ＦＥＴ１２の入力キャパシタンスを充電する能力を存する。電力増幅器１２２はＬＭ６３２１Ｎの形式のもので、電圧利得ｌを有する。

ドライバ回路８４においては、増幅器の差動構造により、ドライバイン信号は、増幅器１２２が出力する駆動信号に対して正の寄与を行ない、トランジスタ９２のペース端子における帰還信号（端子Ｂ）は、増幅器１２２が出力する駆動信号に対して負の寄与を行なう。

ＦＥＴ１２（第１図）の回路においては、ドライバ回路網４２は、帰還抵抗３２に現われる電圧降下の本質的に、１／２を、電流帰還信号により端子Ｂに結合せしめる。帰還抵抗３２に現われる電圧降下は、端子Ａにおける駆動信号電圧の２倍である。端子Ａにおけるパルス列信号の説明を容易ならしめるために、パルス信号のピーク値を高レベル電圧と呼び、パルス間の電圧値を低レベル電圧と呼ぶことにする。ドライバイン信号は約−６ボルトの値を育して端子Ａにおける信号を低レベル値になし、その時の端子Ａにおける電圧は一１２ボルトになる。

これによってＦＥＴ１２の電流はゼロにされ、帰還抵抗３２における電圧降下もゼロにされる。ＦＥＴ　１２への−５，５ボルトの値の入力電圧は、ＦＥＴ１２に１アンペアの電流を生せしめる。

合成器４０の入力回路８２においては、トランジスタ９６のベース端子に、トランジスタ９８の対応する電圧より低い電圧（ピクセル信号）か存在する時は、トランジスタ９６を通る電流が流れ、トランジスタ９８はカットオフ状態になる。

ドライバイン信号は、スレショルド回路７６の出力電圧と等しい電圧を有する。

しかし、トランジスタ９６のベース端子における電圧か高レベルになると、トランジスタ９６はカットオフ状態になり、トランジスタ１０２の電流は全てトランジスタ９８を通って流れる。これによって、端子Ｃにおける光帰還信号は、電圧の高レベル値と低レベル値との間の電圧差を有する抵抗１５６における電圧降下を、ドライバイン信号として与える。トランジスタ９８のベース端子は＋１．２ボルトのＤＣ！圧にバイアスされ、これは、例えばＴＴＬ（トランジスタトランジスタ論理）回路における通常の電圧の揺れのほぼ中点値である。例として、信号発生器７４は、ＴＴＬ回路から構成されつる。

合成器４０のドライバ回路８４においては、トランジスタ８６は約１０ミリアンペアの電流を供給する。トランジスタ８６．８８、および９２はＭＰＳＨ８１の形式のものであり、５ミリアンペアのコレクタ電流において約６００メガヘルツ（ＭＨｚ）の周波数応答を有する。トランジスタ９０および９４の電流鏡は、ＤＣ利得を増大せしめ、利得ｌの交差点の制御を容易ならしめる。さらに、電流鏡の使用は差動増幅器の相互コンダクタンスを２倍にする。ポテンショメータ１２６は、約５０オームの値を育する。抵抗１２８および１３０は、電流源の出力抵抗を増大せしめ、より高い、より制御性に富むＤＣ利得を保証する。

抵抗１１６および１１８は、差動対に対しエミッタ縮退を与え、これは増幅器の開ループＤＣ利得を減少せしめる。ループの安定性に関しては、増幅器のゼロ利得交差点が、抵抗１１６および１１８により、より大きい位相余裕度で得られる。キャパシタ１２４は、電流帰還ループのループダイナミックスの制御において抵抗１１６および１１８によって与えられるエミッタ縮退により、約５ピコフアラツドに保持されうる。抵抗１１６および１１８はまた、トランジスタ８８および９２が示す入力キャパシタンスを減少せしめる。これにより、増幅器の安定性が改善される。また、電力増幅器１２２は、約５０　ＭＨｚの帯域幅と、３００ミリアンペアの最大出力電流とを有する。この高電流は、ＦＥＴ１２の入力キャパシタンスを駆動するのに必要とされる。このような比較的大きい電流と、この電流の高速度の変化とのため、電源を増幅器から減結合して、スイッチングトランジェントか電源線路内に入るのを防止するのが得策である。端子ＡおよびＢを用いる電流帰還ループの閉ループ利得の値は２であり、これはループの安定性を保ちつつ高周波におけるループダイナミックスを＃Ｉ御することを可能ならしめる。帰還キャパシタ４８（第１図）は、トランジスタ９２（第３図）の入力キャパシタンスを補償する。

合成器４０の入力回路８２において、トランジスタ１００および１０２を含む電流源の回路は、電流の温度補償を行なうように動作する。調整器１６８は一５ボルトを発生し、これは約０．５ｍＶ／”Ｃの温度係数によって温度補償される。

トランジスタ１０４のエミッタ端子に発生するスレショルド電圧は約−６ボルトであり、これは、トランジスタ９８からの電流がトランジスタ１０４を通って電源端子３６へ流れることを可能ならしめる。トランジスタ１０２は２Ｎ３９０６の形式のものであり、トランジスタ１００は２Ｎ３９０．４の形式のものである。

また、トランジスタ９６および９８は２Ｎ３９０６の形式のものである。

ドライバ回路８４（第３図）において、ダイオード１１Ｏおよび１１２はｌＮ９１４の形式のものである。抵抗１０６は６８オームの値を有する。抵抗１１６および１１８は、それぞれ４３０オームの値を有する。抵抗１２０．１２８、および１３０は、それぞれ４７オーム、２２オーム、および２２オームの値を有する。トランジスタ９０および９４はＭＰＳＨＩＯの形式のものである。

第１図において、抵抗４４および４６はそれぞれ１００オームの値を存し、キャパシタ４８は５ピコフアラツドの値を有する。

入力回路８２（第３図）において、抵抗１３６．１３８、および１３２は、それぞれ１０００．２２００、および２２０オームの値を有する。抵抗１４２．１４０．１４８、および１４６は、それぞれ４７．３３．３３、および２２，０００オームの抵抗値を有する。ダイオード１５２および１５４は、１Ｎ９１４の形式のものである。

キャパシタ１３４および１５０は、それぞれ０．０１マイクロフアラツドの値を有する。抵抗１５６は４７オームの値を有する。スレショルド回路７６において、抵抗１５８は１０００オームの値を有する。キャパシタ１６０は３．３マイクロフアラツドの値を育する。抵抗１７２は２２．０００オームの値を有し、キャパシタ１７４は３．３マイクロフアラツドの値を有する。抵抗１６６．１６４、および１７６は、それぞれ２２，０００．２２００．および１ｏｏｏオームの抵抗値を有する。ボテンショメータ１６２は５キロオームの値を有する。

上述の回路は、電界効果トランジスタに供給される電流パルスの高速かつ正確な制御を行ない、該電界効果トランジスタは、半導体ダイオードとして構成されたレーザへ電流パルスを供給する役目をもつ。レーザの電流に応答する帰還ループと、レーザの光出力に応答する帰還ループとの２つの帰還ループが帰還信号を供給し、それらの帰還信号はディジタル形式の指令信号と合成されてレーザの光出力の短期的および長期的双方の制御を行なう。回路は指令信号の値を安定化し、またレーザ電流に対しスレショルドを導入して、レーザか発射する放射パルス間の間隔内において、レーザからの低放射レベルをレーザ動作レベルより低く保持する。

本発明の上述の実施例は単なる例示的なものであり、本技術分野に習熟した者にとってはその改変が存在しうることを理解すべきである。従って、本発明は、ここに開示された実施例に限定されると考えるべきではなく、請求の範囲により定められた所によってのみ限定されるべきものである。

ト置ＦＩＧ、　３要　約　書レーザドライバ回路は、レーザダイオードに対し電流パルスを供給して該ダイオードを作動せしめ、レーザプリンタの動作に適する放射パルスを発射せしめる。

電界効果トランジスタ（ＦＥＴ）が、レーザダイオードと、また帰還抵抗と、直列に接続され、該帰還抵抗は電流の大きさを示す帰還信号の源として作用する。

光検出器か、レーザダイオードから出力される放射を感知し、レーザダイオードの放射電力を表わす光帰還信号を発生する。

入力ディジタル指令信号に応答する合成器回路が、電流帰還信号および光帰還信号を前記指令信号と合成して前記ＦＥＴを作動させる駆動信号を発生する。この合成器回路は、入力部分内において電流源が前記指令信号に応答してスイッチングモードで動作する差動増幅器に電力を供給する該入力部分と、ドライバ部分内において電流源が該入力部分と前記ＦＥＴとの間に接続され線形モードで動作する差動増幅器に電力を供給する該ドライバ部分と、前記入力部分に接続され前記ＦＥＴを作動させる前記駆動信号におけるスレショルド電流レベルを定めるスレショルド部分と、を含む。

力合衆国０２１４０　マサチューセッツ州ケンブリッジ、ペムノ（ストリート　４５．アパートメント　ナンノク−１

Claims

【特許請求の範囲】

１．ダイオードとして構成されたレーザおよび該レーザに対し電流を供給する電界効果トランジスタ（ＦＥＴ）と、該レーザおよび該ＦＥＴと直列に接続され該レーザを流れる電流量を信号する電流帰還手段と、前記レーザに光学的に結合せしめられ該レーザが発射した放射量を信号す光帰還手段と、前記電流帰還手段に結合せしめられ、かつ前記光帰還手段に結合せしめられており、入力ディジタル指令信号に応答して前記ＦＥＴを作動させて前記レーザへ電流を供給せしめる合成手段と、を含む、レーザドライバ回路。
２．前記光帰還手段がある応答時間によって動作し、前記電流帰還手段が該光帰還手段の該応答時間より多数倍速い応答時間によって動作するようになっている、請求項１記載の回路。
３．前記合成手段が、入力部分と、該入力部分の出力端子に結合せしめられたドライバ部分とを含み、それぞれの該部分が、電流源と、該電流源から電力を受ける差動増幅器とを含み、該差動増幅器が２つの分岐を有する、請求項１記載の回路。
４．前記指令信号が前記入力部分内の前記差動増幅器の第１分岐に印加され、前記光帰還手段が帰還信号を前記入力部分の前記電流源に印加する、請求項３記載の回路。
５．前記入力部分の前記差動増幅器の第２分岐が、前記ドライバ部分の前記差動増幅器の第１分岐に結合せしめられている、請求項４記載の回路。
６．前記ドライバ部分の前記差動増幅器の第２分岐が前記ＦＥＴを作動せしめる駆動信号を供給し、前記電流帰還手段が帰還信号を該ドライバ部分の該差動増幅器の該第２分岐に印加する、請求項５記載の回路。
７．前記ドライバ部分の前記差動増幅器が電流鏡回路を含む、請求項６記載の回路。
８．前記合成手段が、前記ドライバ部分の前記差動増幅器の前記第２分岐から出力される前記駆動信号におけるスレショルド信号レベルを定めるための、前記入力部分の前記差動増幅器の前記第２分岐に結合せしめられたスレショルド部分をさらに含む、請求項６記載の回路。
９．前記光帰還手段が、前記レーザが発射した放射の光検出器と、該光検出器が出力した信号をディジタルにフィルタしてフィルタされた光検出器信号を供給する手段と、該フィルタされた光検出器信号を前記光帰還手段の帰還信号として作用するアナログ形式の信号に変換する手段と、を含み、前記電流帰還手段が、前記レーザおよび前記ＦＥＴと直列に接続された帰還抵抗と、該帰還抵抗と前記合成手段との間に接続されて該電流帰還手段の前記帰還信号を供給する抵抗性分圧器と、を含む、請求項６記載の回路。
１０．前記入力部分が前記入力ディジタル指令信号に応答してスイッチングモードで動作し、前記ドライバ部分が線形モードで動作する、請求項３記載の回路。
１１．前記指令信号が前記入力部分内の前記差動増幅器の第１分岐に印加され、前記光帰還手段が帰還信号を該入力部分の前記電流源に印加するようになっており、前記レーザが、該レーザの発射する放射を印刷媒体を横切って走査するレーザプリンタの一部として動作するようになっており、前記光帰還手段がその帰還信号を該レーザプリンタの動作と同期して出力するようになっている、請求項１０記載の回路。
１２．前記入力部分の前記差動増幅器の第２分岐が、前記ドライバ部分の前記差動増幅器の第１分岐に結合せしめられており、前記ドライバ部分の前記差動増幅器の第２分岐が前記ＦＥＴを作動せしめる駆動信号を供給し、前記電流帰還手段が帰還信号を該ドライバ部分の該差動増幅器の該第２分岐に印加するようになっており、前記合成手段が、前記ドライバ部分の前記差動増幅器の前記第２分岐から出力される前記駆動信号におけるスレショルド信号レベルを定めるための、前記入力部分の前記差動増幅器の前記第２分岐に結合せしめられたスレショルド部分をさらに含んでいる、請求項１１記載の回路。
１３．ダイオードとして構成されたレーザの駆動方法であって、該レーザに直列に接続された電界効果トランジスタ（ＦＥＴ）により該レーザへ電流を供給するステップと、前記レーザを流れる電流の大きさを表わす電流帰還信号を帰還するステップと、前記レーザが発射した放射の量を表わす光帰還信号を帰還するステップと、入力ディジタル指令信号を前記電流帰還信号と、また前記光帰還信号と合成して駆動信号を発生せしめ、該駆動信号が前記供給ステップにおいて使用されることにより前記ＦＥＴを作動せしめて電流を前記レーザへ供給せしめるようにする合成ステップと、を含む、レーザの駆動方法。
１４．前記合成ステップが、入力回路と、該入力回路により作動せしめられるドライバ回路と、の使用によって行なわれ、前記合成ステップが、前記ディジタル指令信号および前記光帰還信号を前記入力回路に結合せしめるステップと、前記電流帰還信号を前記ドライバ回路に結合せしめるステップと、前記ディジタル指令信号の振幅の変化に適応させるために前記入力回路をスイッチングモードで動作せしめるステップと、前記ＦＥＴに対する前記駆動信号を発生せしめるために前記ドライバ回路を線形モードで動作せしめるステップと、を含む、請求項１３記載の回路。
１５．前記入力回路がスイッチングモードで動作する差動増幅器を含み、前記方法がさらに、電流源からの電流によって該差動増幅器を付勢し、かつ該電流源の電流を前記光帰還信号によって調整するステップを含む、請求項１４記載の回路。