JPH0550366U - 電圧比較回路 - Google Patents

Abstract

(57)【要約】 【目的】 基準電圧と入力電圧とを比較する電圧比較回
路に於いて、これら両電圧を正確に比較し、出力電圧の
チャタリングを防止する。 【構成】 コンパレータ１の非反転入力端子＋と出力端
子との間にスイッチング手段２と抵抗Ｒ８とを直列接続
して正帰還ループを形成する。コンパレータ１の出力信
号の反転直後から所定時間のみ、スイッチング手段に制
御信号を供給する制御手段７を構成する。スイッチング
手段は、制御信号を供給されている間コンパレータ１の
正帰還ループを短絡して出力電圧を非反転入力端子に正
帰還することから、スレショルドにヒステリシスをもた
せることができ、出力電圧のチャタリングを防止でき、
所定時間後は基準電圧Ｖｓをスレショルドとすることが
できるため、基準電圧と入力電圧とを正確に比較でき
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は電圧比較回路に関し、特に電子制御式のカメラその他電子機器、或い は電子機器の検査機器に好適な電圧比較回路に関するものである。

【０００２】

【従来の技術】

従来の電圧比較回路として、コンパレータを用いたものがあるが、この場合に 於けるコンパレータでは、反転入力端子−に入力される電圧のレベルと非反転入 力端子＋に入力される電圧のレベルとを比較して、出力端子にハイ及びローのい ずれかの出力電圧をその大小関係に応じて発生する。このようなコンパレータに あっては、入力電圧にノイズが重合することにより出力電圧がチャタリングし易 くなることが知られている。

【０００３】 そのため、上記従来の回路に於いては、出力端子と非反転入力端子＋との間に 抵抗を設けて正帰還ループを形成し、スレショルドにヒステリシスをもたせるこ とにより上記出力電圧のチャタリングの発生を抑えるようにするようにしている 。しかしながら、ヒステリシスをもたせることにより、入力電圧に対するスレシ ョルドが極性によって異なる値を示すことから、特に高精度の電圧の比較を行い たい用途にあっては、必ずしも所望の結果が得られない。このことは出力電圧の 反転周期に大きく影響するため、電圧比較回路の精度向上の妨げとなっていた。 また、ヒステリシスを有することから、スレショルドのレベルを較正、調整した い場合には、正確なレベル検出が非常に困難となるという問題があった。

【０００４】

【考案が解決しようとする課題】

このような従来技術の問題点に鑑み、本考案の主な目的は、基準電圧と入力電 圧とを正確に比較でき、かつ出力電圧のチャタリングを防止できる電圧比較回路 を提供することにある。

【０００５】

【課題を解決するための手段】

上述した目的は本考案によれば、コンパレータと、前記コンパレータの正帰還 ループを開閉するスイッチング手段と、前記コンパレータの出力信号の切り替わ り直後の所定時間のみ前記スイッチング手段をオンするための制御信号を該スイ ッチング手段に供給する制御手段とを有することを特徴とする電圧比較回路を提 供することにより達成される。

【０００６】

【実施例】

以下、本考案の好適実施例を添付の図面について詳しく説明する。

【０００７】 図１は、本考案が適用された電圧比較回路を示す電気回路図であり、比較器と してのコンパレータ１の反転入力端子−には、比較される電圧の一方である入力 電圧Ｖinが供給され、このコンパレータ１の非反転入力端子＋には、抵抗Ｒ３を 介して比較される電圧の他方である基準電圧としての電源Ｖｓの陽極が接続され ており、その負極が接地されている。そして、コンパレータ１の出力端子と非反 転入力端子＋との間には、スイッチング手段２と抵抗Ｒ８とを直列接続してなる 正帰還ループが形成されている。

【０００８】 コンパレータ１の出力端子は、コンデンサＣを介して、一方は抵抗Ｒ１を介し て電源Ｅに接続し、他方は抵抗Ｒ２を介して接地されている。このコンデンサＣ と抵抗Ｒ１、Ｒ２とから微分回路３が構成されている。コンデンサＣと抵抗Ｒ２ とのノードには、コンパレータ４の非反転入力端子＋が接続され、更にコンパレ ータ５の反転入力端子−が接続されている。

【０００９】 コンパレータ４の反転入力端子−には、抵抗Ｒ５を介して前記した電源Ｅが接 続されていると共に、抵抗Ｒ６を介して、更に抵抗Ｒ７を介して接地されている 。また、コンパレータ５の非反転入力端子＋は抵抗Ｒ６と抵抗Ｒ７とのノードに 接続されている。

【００１０】 コンパレータ４・５の出力端子は、ＯＲゲート６の入力端子にそれぞれ接続さ れ、このＯＲゲート６の出力端子は、スイッチング手段２に接続されている。こ れら微分回路３、コンパレータ４・５、ＯＲゲート６とから制御手段７が構成さ れていて、制御信号としてのＯＲゲート６の出力信号によりスイッチング手段２ がコンパレータ１の正帰還ループを短絡したり開放したりする。

【００１１】 次に本考案の作動要領について図２の波形図を参照しながら説明する。図中の 各Ｖａ〜Ｖｉは、図１に於ける各ノードａ〜ｉの電圧のレベルを示したものであ り、例えば、ノードａに於ける電圧はＶａに示されている。

【００１２】 先ず、コンパレータ１の反転入力端子−に入力される電圧Ｖinと非反転入力端 子＋に入力される基準電圧としてのＶｓとの関係がＶin＞Ｖｓとなる時点、即ち 図２にｊで示される場合について説明する。コンパレータ１の出力端子には、電 源電圧Ｅのローレベルの出力電圧が発生する。そして、この出力電圧は、微分回 路３により波形成形され、コンパレータ４の非反転入力端子＋並びにコンパレー タ５の反転入力端子−にそれぞれ供給される。

【００１３】 コンパレータ４では、非反転入力端子＋には負の微分波形が供給され、反転入 力端子−には、電源電圧Ｅを抵抗Ｒ５、Ｒ６、Ｒ７で分圧した電圧Ｖｈ［Ｖｈ＝ ｛（Ｒ６＋Ｒ７）／（Ｒ５＋Ｒ６＋Ｒ７）｝・Ｅ］が供給されるため、該コンパ レータ４の出力電圧はローレベルとなる。また、コンパレータ５に於いては、反 転入力端子−には負の微分波形が供給され、非反転入力端子＋には、電源電圧Ｅ を抵抗Ｒ５、Ｒ６、Ｒ７で分圧した電圧Ｖｉ［Ｖｉ＝｛Ｒ７／（Ｒ５＋Ｒ６＋Ｒ ７）｝・Ｅ］が供給されるため、該コンパレータ５の出力電圧はハイレベルとな る。

【００１４】 これらのコンパレータ４及び５よりのそれぞれの状態を有する出力電圧が供給 されたＯＲゲート６では、コンパレータ５のハイレベルの出力信号により、スイ ッチング手段２に対して制御信号としてのハイレベルのパルス信号を供給する。 そして、スイッチング手段２がオンすることで、コンパレータ１の出力端子と抵 抗Ｒ８との間が短絡されて正帰還ループが形成されるため、非反転入力端子＋に スイッチング手段２と抵抗Ｒ８とを介してローレベルの出力電圧が正帰還される 。この時にスイッチング手段２に供給されるパルス信号の波長は、微分回路３に より決定されるものであって、例えば、コンデンサＣと抵抗Ｒ１、Ｒ２との時定 数を変えることで所望に応じて変化することができる。

【００１５】 次に、入力電圧Ｖinと基準電圧Ｖｓとの関係がＶin＜Ｖｓとなる時点、即ち図 ２にｋで示される場合について説明すると、出力端子には電源電圧Ｅのハイレベ ルの出力電圧が出力される。そして、この出力電圧は、微分回路３により波形成 形され、コンパレータ４の非反転入力端子＋並びにコンパレータ５の反転入力端 子−にそれぞれ供給される。

【００１６】 コンパレータ４では、非反転入力端子＋には正の微分波形が供給され、反転入 力端子−には前記したＶｈが供給されるため、該コンパレータ４の出力電圧はハ イレベルとなる。また、コンパレータ５に於いては、反転入力端子−には正の微 分波形が供給され、非反転入力端子＋には前記したＶｉが供給されるため、該コ ンパレータ５の出力電圧はローレベルとなる。

【００１７】 これらのコンパレータ４及び５よりのそれぞれの状態を有する出力電圧が供給 されたＯＲゲートでは、コンパレータ４のハイレベルの出力信号により、スイッ チング手段２に対して制御信号としてのハイレベルのパルス信号を供給する。そ して、スイッチング手段２がオンすることで、コンパレータ１の出力端子と抵抗 Ｒ８との間が短絡されて正帰還ループが形成されるため、非反転入力端子＋にス イッチング手段２と抵抗Ｒ８とを介してハイレベルの出力電圧が正帰還される。

【００１８】 上記した二つの作動から明らかなように、定常時にはスイッチング手段２によ りコンパレータ１の出力端子と抵抗Ｒ８との間を開放することで、コンパレータ １の出力電圧が基準電圧Ｖｓに重合しないことから、入力電圧Ｖinを比較する場 合に単一の基準電圧Ｖｓに対して比較することができる。そして、入力電圧Ｖin が基準電圧Ｖｓを横切った場合には、スイッチング手段２がコンパレータ１の出 力端子と抵抗Ｒ８との間を所定時間短絡することで、コンパレータ１に正帰還ル ープを形成し基準電圧Ｖｓにヒステリシスをもたせることができることから、コ ンパレータ１の出力信号はチャタリングすることがない。

【００１９】

【考案の効果】

以上の説明により明らかなように、本考案による電圧比較回路によれば、入力 電圧が基準電圧を横切った直後のみスイッチング手段が所定時間オンすることで 、出力電圧のチャタリングを防止できることから、入力電圧を常に単一の基準電 圧と比較することができ、特に各極性毎に振幅が変動するような入力電圧を比較 する場合に於いても、極性毎に出力電圧が異なるという問題が生じない。また、 正確な基準電圧レベルを検出できることから、基準電圧レベルを容易に較生でき るため、従来のヒステリシスコンパレータに、スイッチング手段と該スイッチン グ手段を作動させる制御手段とを付加しただけの構成でアナログ的な厳密性を有 する高精度な電圧比較回路を提供できる。

【図面の簡単な説明】

【図１】本考案の好適実施例を示す電気回路図である。

【図２】図１の電気回路図の各ノードに於ける電圧波形
図である。

【符号の説明】

１、４、５ コンパレータ ２ スイッチング手段 ３ 微分回路 ６ ＯＲゲート ７ 制御手段

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 コンパレータと、 前記コンパレータの正帰還ループを開閉するスイッチン
   グ手段と、 前記コンパレータの出力信号の切り替わり直後の所定時
   間のみ前記スイッチング手段をオンするための制御信号
   を該スイッチング手段に供給する制御手段とを有するこ
   とを特徴とする電圧比較回路。