JPH05504859A - 高速アクティブ・バス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 高速アクティブΦバス バスは、いくつかのソースのうちの任意のものからいくつかの宛先の任意のもの へそれを介して情報が送られる一部の信号線のことである。バスは典型的にはバ ックブレーンの一部であって、バックブレーンへ挿入され、または取り付けられ る複数のモジュールまたは複数の回路板へ電気的に接続するために用いられる０ バスを動作させるためにめられる論理または情報はバスの一部ではないから１バ スは受動装置と呼ばれる。その代わりに、バスを機能させる情報を提供する能動 論理が、バックプレーンに挿入されるモジュールに含まれる。能動論理はバスに 挿入されるモジュールの中に配置され、特定のバスへ挿入される特定のモジュー ルは一般に未知であるから、バスの動作機能を支援するために多（のモジュール は二重の回路を含む。バスへ挿入されるモジュールに応じて、１つのモジュール 以外の全てのモジュールにおける回路は不能にされる。その理由はバス機能の動 作を制御するためにはただ１つの回路をめられるからである。別の種類のバスに おいては、バスの動作をｍ御するためにめられる論理機能は、−緒に「環状連鎖 される」複数のモジュールの間に分布される。各モジュールは機能性の一部を供 給する。バスの一例がＦｕｔｕｒｅ　Ｂｕｓと呼ばれる、ＩＥＥＥ仕様番号８９ ６．１，１９８７゜ システム速度を高くするためには、モジエールの速度はもちろんバスの速度も高 くせねばならない。したがって、バスに差し込まれるモジュールの速度が高くな るにつれて、バスの速度も高くせねばならない、現在のバスにおける明らかな１ つのＢＭは、バス内で転送される情報の速度およびバス−トランザクン、ンが実 行される速度である。

現在のバスにおいて見られる問題は、各種の信号ｉよび種々の信号条件に適合す るためにめられる信号線の数である。こうするとますます複雑となり、したがっ て、バスのコストが高くなり、バスに差し込まれるモジュールがますます複雑と なり、コストが高くなる。したがって、あるバスは、各状態ごとに別々の信号線 を用意することを提供しようと試みるが、別のバスはそれらの信号状態を提供し ない。

この問題の例が誤り符号化に関して起きる。誤りは、入力／出力装置をアクセス できない、メモリをアクセスできない、またはシステムの障害のような覆々の理 由でバスにおいて起きることがある。多くのバスは誤りが起きたことを示す１つ の誤り符号を供給する。それ以上の情報は供給しない。この誤り情報に応答して 、プロセッサはそれの現在の処理を停止し、誤りの原因を突き止めようとする、 システムが破壊されるか、障害が起きたとすると、プロセッサは既に停止してお り、したがって、バスの誤りの原因は確定できない。

発明の概要 したがって、本発明の目的は、単一プロセッサ環境およびマルチプロセッサ環境 において仕様するのに実用的である高速バスを得ることである。

本発明の目的は、費用効率が高く、実現が容易で、システムの効率が高いバス構 造を得ることである。

本発明の別の目的は、誤りの原因を突き止めるため１こ付加プロセッサ時間をめ られず、誤りに応じて対処できるように、起きる誤りを判定し、かつ指示するバ ス構造を得ることである。

バスを効果的にし、単一プロセブサ環境およびマルチプロセッサ環境において使 用するのに実用的である高速バス構造が得られる。これは、バスのオペレージ「 ンを制御するいくつかの論理機能がモジュールから除去されて、集中化され、バ スに組み込まれるようなアクティブバスを得ることにより達成される。モジュー ルにより供給されるバスの機能の量は最少にされるから、複雑さが減少し、バス を動作させるための機能性をサポートすることに起因するモジュールの計算オー バーヘッドを減少する。

集中化されたバス機能に関連するバスにまとめられた線を多重化し、崎＜すこと によりバスにまとめられる信号線の数が最少にされる。バスにまとめられる信号 線の代わりに、専用信号線がバスに挿入されるモジュールと、集中化された論理 機能を供給するバスコンポーネントとを接続する。したがって、分離された命令 であるある状態または指令が今は、基本的な指令の１つに含まれ、または集中化 すしているバスコンポーネントおよびモノニールを接続する専用信号線を介して 通信する。更に、システムの性能に直接関連するとは考えられていないある信号 が無くされ、バス・トランザクシロンに含まれる。

指令のアドレスおよびデータ情報が、送信モジュールすなわちマスタモジュール から受信モジ、−ルすなわちスレイブモジュールへのバスにおいて多重化される 。多重化された第１の複数の信号の伝送中、アドレス相と呼ばれる、にａ置の物 理アドレスとトランザクン請ンに固有の情報が送られる。１つまたは複数の以後 の信号伝送、データ相と呼ばれる、がアドレス相中に送られた情報に関連するデ ータを送る。

また、ｇ長された期間中バスに対する他の装置のアクセスＭａｌおよび阻止する １つの装置によりひき起こされるバス速度の低下を最小にする手段が設けられる 。更に、このバス構造がバスの誤りを符号化し、それにより詳細な誤り符号を提 供して、誤り信号を決定し、それに応答するためにめられるプロセッサオーバヘ ッドの量を最少にする。

図面の簡単な説明 本発明の目的、特徴および利点は、発明の以下の詳細な説明から明らかであろう 。

図１は本発明のバスのブロック図である。

図２は本発明のバスで用いられる物理信号を示す。

図３　ａ　％図３ｂおよび図３０は本発明の好適な実施例で用いられる信号線に 関連させられる電気的プロトコルを示し、図３ｃは本発明の好適な実ｍ例で用い られる保持増幅器の例を示す。

図４は本発明のバスにおけるアドレス相中に用いられるトランザクシぎンに固有 のバス情報を示す。

図５は本発明のバスで用いられるトランザクン１ン型符号化を示す。

図６は本発明のバスで用いられるトランザクンＩン・サイズ符号化を示す。

図７は本発明のバスで用いられるトランザクンＩン状態符号化を示す。

図８　ａ　＋図８ｂおよび図８０は続出し動作を示すタイミング図である。

図９ａ、図９ｂおよび図９０は書込み動作を示すタイミング図である。

図１０ａ９図１０ｂはそれぞれ再試行動作および放棄および再試行動作のタイミ ング図である。

ｒＩＩＪｌｌａ、図１１ｂおよび図１１ｃはバス・オペレーンロンの確認応答と して誤り符号の実現を示すタイミング図である。

図１２８１図＋２ｂはＭＢＢバスにまとめられた信号線、ＭＢＲおよびＭＢＧ専 用信号線の仲裁器による使用を示すタイミング図である。

図１３はコヒーレントな策動化動作を示すタイミング図である。

図１４８１図＋４ｂおよび図＋４ｃは共用されるデータのコヒーレントな読出し 動作と、長い待ち時間メモリからの所有されているデータのコヒーレントな読出 し動作と、高速メモリからの所有されているデータのコヒーレントな読出し動作 とをそれぞれを示すタイミング図である。

図１５ａおよび図Ｊ５ｂは共用されるデータのコヒーレントな読出しおよび無効 化動作と、所存されているデータのコヒーレントな読出しおよび無効化動作とを それぞれ示すタイミング図である。

図１６はコヒーレントな１込みおよび無効化動作を示すタイミング図である。

発明の詳細な説明 種々のバス機能を提供し、かつそれらのバス機能を制御するためにめられる論理 が、バスへ取り付けられているモジュールから除去されるような能動バスが提供 される。これが図１に示されている。本発明のバス構造はバスにまとめられた信 号！１１０と、集中化された部品２０と、専用信号線３０とを有する。それらの 機能に関連させられたバスにまとめられた信号！１１０は無くされ、集中化され た部品２０とモジュール４０の間の接続は専用信号線３０を介して行われる。更 に、バスにまとめられた信号線に生ずる種々のパストランザクンＷンの数が最少 にされる。その結果として、バス構造とバスオペレージ１ンが簡単にされ、単一 プロセッサ環境および多数プロセッサ環境におけるオペレーンロンに対してバス の速度が高くされる。

説明のための以下の記述においては、本発明を完全に理解できるようにするため に、特定のメモリサイズ、ビットの配列、ビット数、データ転送速度について述 べる。しかし、それらの特定の詳細なしに本発明を実施できることが当業者には 明らかであろう。他の場合には、本発明を不必要にあいまいにしないようにする ために、周知の回路および部品はブロック図の１！１様で示す。

バスの好適な実施例は０ＭＯ５技術で使用するように構成される。したがって、 電力消費量を減少し、ＣＭＯ５装置で効率的に動作させるためにある電力仕様お よびタイミングｅプロトコルが最適にされる。本発明の要旨から逸脱することな しにそれらの仕様を変更できることが当業者には明らかであろう。

以下の説明全体にわたって、あるバス線を「アクティブ高」または「アクティブ 低」と記すことにする。この用語は、１１１！題の特定のバス信号がアサートさ れ、かつパスオペレーン♂ンに５１１達されるか、アサートされず、かつパスオ ペレーンロンに８１させられないかを示すために用いられる。しかし、与えられ たバス線がアクティブ高かアクティブ低であるかは設計上の選択の問題であるこ とが明らかであろう。データ伝送速度を最高にし、電力消費量を最少にするため に好適な実施例が構成されているが、アクティブ肩線をアクティブ低線へ変更す るためにバスの設計を変えることは、本発明の範囲内であることが明らかであろ う。

同様に、以下に説明するように、バスの好適な実施例は完全に同期する。全ての バス信号はクロックパルスの立ち上がり縁部で変化する。高いデータ伝送速度は 高いクロブク速度を必要とし、高い速度でクロツクの縁部を検出することが容易 であるから、同期設計が望ましい。クロックパルスの立ち上がり縁部を用いるこ とは設計上の選択のｇ題であること、および本発明をクロックパルスの立ち下が りｓｔｇに完全に同期させることができることがわかるであろう。

各モジュールへ初めに挿入される論理はモジュールから無（され、機能性を供給 するために必要な論理を含んで切るバスにおける１つの集中化されたユニットが 設けられるから、バスと、バスへ挿入されるモジュールとの柔軟性が高くされる 。したがって、モジュールはある機能がどのようにして実現されるかを制限せず 、そのような機能の実現をモジュールに影響を及ぼすことなしに変更できる。

バスの一部である集中化されたコンポーネントの論理を変更するだけで、ある機 能を実行し、かつ制御する集中化されたコンポーネントを容易に変更できる。集 中化された機能としてバスに含まれる機能は、バスへ取り付番すられているモジ エールの間に分布されたやり方で容易に実現されないような機能であることが好 ましい。最も好ましいことは、それらの機能が仲裁、割込み取り扱い、システム ・リセットおよびシステムｅクロフクである。

バスに含まれる集中化された部品として集中化された機能を設け、集中化された 部品を専用線を介してモジュールへ接続することにより、バスの複雑さとオーバ ヘッドが減少する。集中化された部品は専用信号線を介して別々に取り扱われる から、それらはバスにまとめられた信号線には見えない。したがって、オーバヘ ッド、およびしたがって、バス速度の低下、は減少させられて、多重プロセッサ 環境のためにバスへ付加される複雑さとは無関係に、バスを高速で動作できるよ うにする。

次に図２を参照して、本発明のバスで用いられる信号について説明する。図２は 、３２ビツトプロセツサで使用できる好適な実施例において用いられる信号を示 す。図２に示されているように、バスのためにめられるバスにまとめられた信号 ！数が最少にされる。バスにまとめられた信号は６４ビツト・ワイド・アドレス ／制御／データ信号線と、アドレス信号線ストローブ信号線と、データ・レディ 信号線と、エントリ信号線と、誤り指示器信号線と、同期Ｍつ出力信号線とに限 られる。信号線と、バス要求信号線と、バス供与信号線と、割込みレベル信号線 と、モノニール識別子信号線とは各モノニールと対応する集中化された機能との 間の専用線であって、バスにまとめられた信号線から除去されている。たとえば 、バス要求信号線とバス供与信号線は各モジュールと、バスの一部である部品に おける今は集中化された機能である仲裁器との間の専用信号線である。別込みレ ベル信号線は、各モジュールと、割込みを取り扱う集中化された部品との間の専 用信号線である。

ＩＤ信号線はモジュールＩＤを決定する集中化された部品を各モジュールへ接続 する専用線である。モジュールＩＤはバスにおけるモジュールの場所に従って、 集中化された部品により分布させられる。あるいは、モジュールＩＤｅｌＤ信号 線へハードワイヤでき；モノニールＩＤはバスにおけるモジュールの場所に従っ て決定される。

各バストランザクシーンは２つの相で構成される。アドレス／制御／データ線は 各相の間は異なる情報を含む。アドレス相と呼ばれる第１の相の間は、アドレス およびトランプクン１ンＩこ固有のｔｌＩ報はバスｊこより送られ、データ相と 呼ばれる第２の相の間は、データが送られる。アドレス相の間は、６４ビツト・ ワイド曇アドレス／制御／データ信号線はアドレスをマスタモジュール（要求を 送り出すモジュール）からスレイプ・モジュール（要求の受け手）へ送るために 用いられ、残りの用いられないビットはトランザクシーンに固有の信号とトラン ザクシーンのためのビット状態で構成され机アドレス相の間は、３６ビツトアド レスがマスタモジュールからスレイプ・モジュールへ送られ、アドレス／制御／ データ信号線の残りの２８ビツトはトランプクン１ンに固有の信号とトランザク シーンのためのビット状態で構成される。

トランザクシーンに固有のビットは、従来の装置では別々のバス／ｆ号線として 反映できる、バストランザクシーンについての固有情報を提供する。もっとも、 本発明のバスは、アドレス相中に送られるトランザクシーンに固有のビットを用 いることにより、バスにおける広範囲な状況およびトランザクン「ンを包含でき るバストランザクシーンのコアセットが存在する。

従来の多くのバスにおいては、バスを構成する信号線は、高いレベル（１）また は低いレベル（０）へ駆動できるデジタル線である。それらの信号線は、モジュ ールによりアクティブ低へ駆動することによりアサートできる。ある線をアサー トすべき時には、モジュールは線を低く駆動することを止め、プルアップ抵抗が 線をそれの通常の高い状態へ戻す、！ｌがそれの非活動（高）状態へ戻される速 さは線の容ｌとプルアップ抵抗の値との５ｇ数である。３Ｎ類の状ａにできる（ ｔｒｉ−ｓｔａｔａｂｌｅ）信号がアサートされると、その信号のためのドライ バを含んでいるモノニールが常にその信号を最初に引き下げる（アサートする） 、その信号奄アサートした後で、３つの状態にする（すなわち、それ自身をター ンオフする）前にドライバはその信号を高く（非活動に）する。短い時間内に信 号を非活動レベルにする受動プルアップ抵抗へ信号線は接続される。ＣＭＯ５装 置の低電力仕様のために、信号を短い時間内に活動レベルから非活動レベルへ変 える能動プルアップ抵抗を提供することは可能でない。

本発明のバスは信号線をアサートし、およびデアサートするための特定のプロト コルに限定されるものではない。しかし、好適な実施例においては、信号線がｆ ｉ動じていない、すなわち、ドライバにより駆動されていない時間中は信号線を 維持するバイアス手段として、プルアップ抵抗と保持増幅器の組み合わせが信号 線へ接続される。信号線へ接続されているプルアップ抵抗は信号を活動状態がら 非活動状態へ変化させない。それらの抵抗は信号を単にそれの非活動レベルを維 持するだけである。信号線は低く駆動され、それから高く駆動され、それにより 従来の多くのパスシステムに存在する浮動信号の問題を避ける。これが、２Ｆ！ ｌｌｉのドライバにより種々の時刻に駆動される信号線を示す図３ａのタイミン グ図に示されている。時刻Ｔ、には、信号線は非活動状態にあり、プルアップ抵 抗により高く保たれる。時刻Ｔ２には、信号線は第１のドライバによりアクティ ブ低へ駆動される。時刻Ｔ４には、信号線は第１のドライバによりアクティブ高 へ駆動され、時ｉｌｌ　Ｔ　Ｓ〜Ｔ７には、ドライバはもはや信号線を駆動せず 、信号線はプルアップ抵抗により高く保たれる。時１１Ｔａには、信号線は第２ のドライバによりアクティブ低へ駆動される。時刻Ｔ９には、信号線は第２のド ライバによりアクティブ高へ駆動される。それからその信号線は自身でターンオ フして、信号線をプルアップ抵抗により高い状態に保つ。このプロトコルが本発 明の譲り受け人へ譲渡された、１９８９年２月２１日に出願された米国特許出願 Ｎｏ、０７／３１３．２５０の分割出願である、１９８９年７月２８日に出願さ れた未決の米国特許比１１Ｎｏ、０７／３８７，２２７に記載されている。参考 のためにその米国特許出願をここに含める。

あるいは、プルアップ抵抗の代わりに保持増幅器が用いられる。その保持増幅器 は、線の以前の状態を記憶し、そのレベルを萬いインピーダンスで維持すること を試みる。保持増幅器の例が図３０に示されている。

人カバフフア７０にある信号を駆動するために信号を増幅する入力バッフＴ／増 輻器により入力信号が増幅される。その信号はバス上を送られ、高いインピーダ ンスを持ち、弱い駆動性能を有する弱い増幅器８０へも入力される。弱い増幅器 は、入力バッファ７０への人力が回路への入力信号により異なる値へ駆動される まで、入力バッファへの入力を最後に駆動された値に保持させる。プルアップ抵 抗と同様に、保持増幅器の弱い増ＩＩ器は（モジュール内の信号ドライバのよう な）信号ドライバにより容易に過駆動され、信号のタイミングまたは電圧レベル に影響しない。これが図３ｂのタイミング図により示されている。時刻Ｔ、では 、信号線は保持増幅器により低く保持される。時刻Ｔ２では、信号線は第１のド ライバＩこより低くドライブされる。時刻Ｔ４で第」のドライバが非活動状態に なると、保持増幅器は信号線を低い状態に保つ。時刻Ｔ７では、信号線は第２の ドライバにより高くドライブされ、時刻Ｔ８で非活動状態になる。その時刻にお いては、保持増幅器は信号線を高い状態に保つ。時刻Ｔ　ｌ　ｌでは、信号線は 第２のドライバにより低くドライブされ、時刻ＴＩ２では信号線は保持増幅器に より低く保たれる。同様に、時ＪｉｌｌＴ、、においては第１のドライバが活動 状態になり、信号線を高く駆動する。時刻Ｔ１５においては第１のドライバは非 活動状態になり、それにより保持増幅器は信号線を高い伏かに維持する。

６４本のアドレス／制＠／データ線（ＭＡＤ　［６３：　０１　）へ接続される バイアス手段は保持増幅器であることが好ましい。これが好ましい理由は、Ｍ傷 信号線とは異なって、情報を運ぶためにＭＡＤ　［６３：　Ｏ］における情報を アサートおよびデアサートする必要がないからである。それよりも、情報が存在 することを示す制御信号がアサートおよびデアサートされる時に情報が信号線に 存在することだけを必要とする。したがって、ＭＡＤ　［６３：　０１１１にお いて信号がアサートされた後で、別のドライバが活動状態になり、信号線をＷ１ 動するまで、保持増幅器がそれらの信号をその状態に保つ。同様に、ＭＳＨ信号 線の電気的特性が異なるから、そのＭＳＨ信号線を低インピーダンス・プルアッ プ抵抗へ接続することが好ましい。その理由は、ＭＳＨを多数のドライバにより 同時に駆動できるからである。残りの信号線は、用いるインプルメンテ−／Ｉン に応じて、プルアップ抵抗または保持増幅器をバイアス手段として使用できる。

次に図４を参照して、トランザクシーンに固有の情報（ここでは「多重化された 情報」とも呼ぶ）について説明する。第１のビット列、すなわち、ビット０〜３ ５はバスにまとめられた信号線へ多重化された現在のトランザクションに関して 部品の物理アドレスを示す。次のビット列、３９〜′３６はパストランザクシ、 ンのトランザクン１７ＭＭ＋１１１ｙ４（する、現在は、単一プロセッサ環境に おいては、図５に示されているように、利用できる２つのトランザクションが読 出され、かつ書込まれる。多重プロセッサ環境に対して４つの付加トランザクシ ーンＭ類が採用される。それらの付加トランザクシーンと、コヒーレントな続出 しと、コヒーレントな書込みと、コヒーレントな読出しおよび無効化と、コヒー レントな書込みおよび無効化とが多重プロセッサ・キャッシュ・オペレーン１ン を提供す次の３つのトランザクシランに固有のビットは、トランザクンーン書デ ータサイズ情報を示すデータサイズｅビットと呼ばれる。サイズフィールドは、 転送されるデータサイズの数の、２を底とする対数として符号化される。たとえ ば、ｒＩＩＪ６のチャートに示すように、トランザクシラン・サイズはバイト、 半語、語、二！！！マたは多数のバイトのバーストとすることができる。８バイ トより大きいデータサイズを有するトランプクン１ンに対しては、２つ以上のバ スレディ（ＭＲＤＹ）信号を必要とすることに注目すべきである。これは「ラブ ピング（ｗｒａｐｐｉｎｇ）　Ｊ　と呼ばれる機能を用いて行われる。このプロ セスにおいては、アドレス相中に送られた第１のアドレスは、転送すべきデータ の物理的アドレスを定める。以後の確認応答で転送されるデータは、アドレスビ ットＭＡＤ　［ｎ　：　３コを値１だけ増大することにより決定される。ここに 、１６バイトのサイズに対してはｎ＝３．３２バイトのサイズに対してはｎ＝４ ．６４バイトのサイズに対してはｎ＝５，１２８バイトのサイズに対してはｎ＝ ６である。アドレスが大きくされるにつれて、ＭＡＤ［ｎ：３コフイールドは増 大なしに循環する。全トランザクシｔンに対してはＭＡＤｒ３５＋ｎ＋Ｌ］は不 変のままである。

キャブンユφトランザク／ＩＩン標場と呼ばれる状態ビットＭＡＤ　［４４］は 、バスにまとめられている信号線へ取りつけられているｌステム・キャッシュに おいて、現在のバストランザクシランをキャッシュできることを示す。ロック標 識信号または状態ビットは、コンボ−早ントがバスをロックすること、およびい くつかの不可分トランザクシランを実行することを許す。これを用いてマスタモ ジュールを特定のスレイブモジュールへロックできる。

バスプート−モード／ローカルバス標！ＩＩ　（ＭＢＬ）ＭＡＤ　Ｃ４５コは、 プート中に拡大されたアドレスを供給することにより、付加メモリに対してアク セスするために、ブートモードｅトランザクノ宵ンのアドレス相中に、またはロ ーカルバス−トランザク／１ン中にプロセッサ・七ジ、−ルによりアサートされ る勧告ビットである。

スーパーバイザ・アクセス標１　（ＳＵＰ）ＭＡＤ　［５９コはプロセッサーモ ジュールによりアサートされて、トランザクシ「ンが特権アクセスまたはスーパ ーバイザーアクセスを要求する。これは、誤りがユーザー争プロセス中に生じた のか、またはスーパーバイザ・アクセス中に生じたのかを判定するために、誤り 回復中に典！！２的に用いられる。ユーザー−プロセス中に誤りが生じたとする と、ユーザー〇プロセスを停止することによりその誤りをｌステム全体の誤りか ら典型的に分離できる。しかし、スーパーバイザ・アクセス中に誤りが生じたと すると、システムを停止できる。

データ相中は、現在のバス・トランザクシランに関連するデータを送るためにア ドレス／制御／データ線が用いられる。残りの物理信号は以後の機能を実行する 。ＭＡＳはメモリ・アドレス−ストローブ信号線である。バス・トランザクノｌ ｌ）の現在のサイクルがトランザクシランのアドレス相であることを示すために 一パス管トランザクノ茸ンの第１のサイクル中にマスタモジュールにより信号が その線においてアサートされる。信号１１ＭＲＤＹ、ＭＲＴＹおよびＭＥＲＲは 、バス・レディートランザクン「ン状態ビットと、バス再試行トランザクシーン 状０ビツトと、バス誤りトランザクンＩン状態ビットとをそれぞれ表わす。

信号！ｉ１ＭＲＤＹ％ＭＲＴＹおよびＭＥＲＲは、全部で８Ｎ類までの状態を提 供する、現在バス上にあるトランザクシランの３ビツト状態を示すものであって 、マスタモノニールによるトランザク／１ン要求に応答してスレイブモジュール により典型的に７サートされる。ＭＲＤＹがそれ自身でアサートされると、有効 なデータが転送されたことを示す。ＭＲＴＹビットがそれ自身によりアサートさ れると、マスタ・コンポーネントが現在のトランプクン１ンを直ちに打ち切るこ と、およびもう１度スタートすることをスレイブ−コンポーネントが望んでいる ことを示す。ＭＥＲＲがそれ自身でアサートされると、バス誤りまたは別のシス テム・インプリメンテーンＷンに固有の誤りが生じたことを示す。

モジュールがアクセスできないために、バスにおいて伎するほとんどの誤り。

システムにおいて生じたバス誤りすなわち訂正できない誤りは時間切れによるも のであることが判明している。典型的には、誤りが生じたとすると、バスが誤り 信号線を活動化して、誤りが生じたことを示す。しかし、１つの誤り線は、生じ た誤りの種類について、バスを介してトランザクシランをめたコンポーネントす なわち装置へ中継しない。誤り信号が受けられたとすると、プロセッサはそれの 正常な処理１４務から時間切れをとって、誤りの原因を決定し、その誤りに応答 して活動を行う。本発明のバスは、バスにまとめられた信号線におけるトラノザ ク／−ノ状態ビットを用いて、複数の異なる誤り状態を提供する。したがって、 トランザクン璽ン状態ビットは、誤りばかりでなく、有効なバス転送にも関連す る情報を提供する。状態ビット誤り符号化を用いることにより、ｌステムの複雑 さとオーバヘッドは減少させられ、誤り検出アルゴリズムおよび訂正アルゴリズ ムの高度姓が向上する。

好適な実施例のトランザク／ＴＩン状態および状態ビット編成が、ＭＥＲＲ，Ｍ ＲＤＹおよびＭＲＴＹの編成シーケンスを示す図７に示されている。３つが全て ｌの値を有する（すなわち、非活動状ｆｉ）と、バスサイクルはアイドルであっ た、ＭＲＴＹが低状態にあると、トランザクシぎン状態は放棄および再試行状態 を反映する。ＭＲＤＹが低状態にあると、有効なデータ転送が生じた。ＭＥＲＲ がそれ自身により低くされ、またはＭＲＤＹあるいはＭＲＴＹに組み合わされる と、バス誤り、時間切れまたは訂正できないシステム誤りのような固有の誤りが 主因２の物理的信号要約へ再び戻る。ＭＢＲ物理信号線、バス要求、は専用線で あって、この専用線においてバス上のマスク装置により信号がアサートされて、 バスをアクセスする、すなわちバスの所有権を得る。ＭＢＣ，バス許可、は専用 信号線であって、その信号線において、特定のマスク装置がバスの所有権を許可 された時に、バスに包含されている、集中化された仲ＩＩｉ器コンポーネントに より信号をアサートできる。ＭＢＢ、バス・ビジー、はバスにまとめられた信号 線であって、その信号線の上で、バスが使用中である口上を示すロックされたサ イクルを含む全バスートランザクンＩン中に、信号が出力としてアサートされる 。バスをアクセスすることを望んで〜）るＨｌｌはこの信号をサンプルして、そ れがバスを得ることができる時を決定する。現在アクセスしているＨｒｌｌがバ スを解放し、ＭＢＢ信号がリセットされると、別の装置がバスを直ちにアクセス できる。この練上であるＨｌｌｌにより信号がアサートされて、バス上にある全 ての装置を所定の状態へ初期化するリセット活動をシステムが行うことを指示す る。信号が専用Ｒ３ＴＯＵＴ、リセット出力信号、においてアサートされて、ｌ ステムに依存するあるリセット活動をｌステムに実行させる。ＡＥＲＲ，非同期 誤り検出出力信号、はバス信号線であって、それにおいては信号がモジュールに よりアサートされて、非同期誤りが検出されたことを示す。専用ＩＲＬ、割込み 要求レベル、は、割込み要求レベルを集中化された割込みハンドラへ転送するた めにプロセッサ・モジュールにより用いられる。専用ＩＤ線は、バスへ接続され ているコンポーネントのモジュール識別子を示す信号を供給する。バス拳トラン ザクシＷンのアドレス相中は、ＩＤ［により指示される符号は多重化されたアド レス／データ／制ａ！線上に再生される。これは、多重プロセッサ環境において プロセッサーモジュールを区別するために有用である各モジュールを一意に識別 する手段を提供する、とくに、それは、放棄および再試行機能の実現のために重 要であるトランザクシランのソースを識別する手段を提供する。

本発明のバスにおいては、単一プロセッサ環境におけるバス拳トランザクンーン は読出しと書込みの２つのトランザクシラン＋１ｍｌに限られて〜）る。読出し トランザクシランにおいては、プロセッサのような、マスタモノニールは、メモ リのような、スレイブモジュールから情報を読出し、書込みトランザクシランに おいては、マスタモジュールはデータをスレイブモジュールへ書込む。スレイブ モジュールは、読出しと１込みに対する要求に応答しで、３ビツトψトランザク モにすることにより、要求を確認応答する。これが、語読出しトランザクシラン および！！書込みトランザク／１ンのためのタイミング図と、それにおいてはデ ータがバーストで送られるような読出しトランザクシランおよび書込みトランザ ク／１ンのためのタイミング図とを示す図８ａ〜８ｃと図９ａ〜９ｃのタイミン グ図により示されている。

スレイブモジュールによりアサートできる第１のトランザクシラン状態はアイド ル状態である。バス活動がない時、またはアドレス・サイクルとデータ会サイク ルの間、または連続するデータ・サイクルの間の待ち状態をアサートするために 必要な時に、アイドル状態が起こる。

信号１１ＭＥＲＲ，ＭＲＤＹおよびＭＲＴＹを介して戻すことができる別のトラ ンザクンｌン状態が「放棄および再試行」と呼ばれる。バスにおいてしばしば起 る問題は、１つの遅いモノニールが延長された時間にわたってバスを独占するこ とである。バスにアクセスするためにモノニールがｈたねばならない時間の長さ に起因する係数だけ、バスの全体の速度が低下させられるから、バスの速度が高 くなるにつれて問題は！化する。この問題は、１９８９年２月２１日に出願され た未決の特許出願０７／３１３，２５０．１９８９年７月２８日に出願された未 決の出願０７／３８７，５９９．１９８９年７月２８日に出願された未決の出願 ０７／３０７．２２７により単一プロセッサ環境において動作するバスに対する 「再試行」機能を用いて取り扱われ、図１０ａのタイミング図により示されてい る。

本発明の放棄および再試行確認応答は、モジュールがバスを独占する時間の長さ を制限する手段を提供する。スレイプ−モジュールがマスタモノニールからトラ ンザク／Ｉｌノ要求をバスを介して受け、データの受信または送信を直ちに送る ことができないとすると、それはマスタモジュールの［Ｄを捕らえ、放棄および 再試行ＩＩＩ認応答を、単一バスサイクルに対する符号をアサートすることによ り、マスタモノニールへ送る。この信号は、スレイプｅモジュールがレディ状態 でなく、レディ状態にすべきスレイプ・モジュールを待つ間にバスを独占する代 わりに、バスを再び仲裁でき、およびおそらくバスを用いることを待つ別のマス タモジュールにより使用できるように、バスを直ちに解放すべきであることを指 示する。マスタモジュールがバスを解放すると、対応するトランザクノ「ンが保 留させられる。そうすると、マスタモノニールが、トランザクシーンを完了でき る前に、バスの所有権を再び得るまで、その保留されたトランザクノ１ンは待た ねばならない。バースト・トランザクノ１ン、すなわち、多数のトランザクシー ンと多数の確認応答を含み、多数の隣接するデーターブロックを転送するために 典型的に用いられるバースト・トランザクシーンにおいては、放棄および再試行 確認応答を第１のデータ転送でアサートできるだけであって、多数の隣接するデ ータブロックの転送の中間ではアサートできない。これは隣接するデータブロッ クの分解と再送信を阻止するためである。それは、スレイプ拳モノニールがトラ ンザクシーンを終了した時にどのマスタ・モジュールが確認応答を受けるべきか を知るために、それのトランザクノーンが位置させられているマスタ・モジュー ルの多重化されているアドレス／制御／データ線を介して出力されるＩＤを捕ら えるために、放棄および再試行信号を出すスレイプ・モジュールに対する多重ブ ロセ、す環境において重要である。スレイプ・モノニールにより捕らえられたち の以外のＩＤを有するマスタ・モジュールが、モジュールが使用中にスレイブ− モノニールをアクセスすることを試みるべきであるとすると、それへは放棄およ び再試行確認応答が単に与えられるべきである。放棄および再試行のためのタイ ミング図が図Ｊｏｂに示されている。

スレイプ・モジュールにより送られる別の確認応答は、有効なデータが読出しサ イクルで到達したこと、またはデータがスレイプ争モノニールにより受けられて 、書込みマスタ・モジュールがデータの送りを停止すべきことを示す、有効デー タ転送確認応答である。

確認応答サイクル中にアサートされる更に別の状態符号は、マスタ・モノユール カバスを放棄せず、スレイプ・モジュールをアクセスすることを単に再び試みる 、という点で放棄および再試行とは異なる再試行である。

前記したように、アサートできる３つの誤り符号確認応答信号がある。アサート できる第１の誤り符号は、サイズの誤りを典型的に示すが、システムのインプリ メノテーン１ンに依存する誤りを示すためにも使用できるバス誤りである。アサ ートできる第２の誤り符号は、確認応答なしに所定数のサイクルが経過した後で 典型的に発生される時間切れである。第３の誤り符号は、データをアクセスする プロセス中に、ある種の訂正不能な誤り（たとえばパリティ誤り）に遭遇したこ とを、要求している制御器へ知らせるために、アドレス・メモリ＊＊器により主 として用いられる訂正不能な誤り符号である。誤り符号のインブルメンテーンｌ Ｉノが図１１ａ〜ｌｌｃのタイミング図により示されている。

上記のように、集中化された機能を提供するコンポーネントとして、ある機構す なわち機能がバスに組込まれている。バスへ接続されているモノニールからそれ らは対応して除去される。バスの物理的構造を簡単にし、バスにまとめられた信 号線を介して送られる情報の置を減少し、したがってバスの速度を低下させるた めに、対応するバスにまとめられた信号線はバスにまとめられた線から除去され ている。モジュールから除去される１つの機構はバス仲裁・機構（仲裁器）であ る。仲ｌＩｉ器をバス上の集中化されたコノボーネットとすることにより、モジ ュールのオーバーヘッドと、バスにまとめられた信号線を介しての通信トラフィ ックの置とが減少させられる。更Ｉこ、仲裁器により用いられる正確なアルゴリ ズムは、モジュールに依存するのではなくて、システムのインブルメンテーノ１ ンに依存するから、バスは仲裁器の特定のインプルメンテ−ノーンには限定され ないために、バスの構成の融通性が高くなる。集中化された仲裁器は、バスへ接 続されているモノニールと通信するために、専用信号１１ＭＢＲ，ＭＢＣおよび バスにまとめられた信号ａＭＢＢを用いる。これが図１２ａと図１２ｂのタイミ ング図で示されている。たとえば、バスが使用中の時はマスタ・モノニールはＭ ＢＢ信号を活動化する。バスが使ｍ中でなげれば、それはモノニールへ許可され 、仲裁器はＭＢＣ信号をセットさせる。

モノニールから除去される別の機能は割込みハンドラである。割込みハンドラは 、バスへ接続されているモジュールと通信するために専用信号線、割込みレベル 信号線および非同期誤り出力信号線を用いる。同様に、モジュールＩＤ機能とシ ステム拳クロック機能はバス上の集中化されたコノボーネットで実現され、専用 信号線を介してモノニールへ接続される。

バスを用いて一貫した多数のキヤツシユを保つために、バス構造の付加信号が多 重プロセッサ・システムおよびキャッシュー貫性プロトコルを提供する。最少の 物理信号とバストランザク／１ンの種類だけが用いられるこ七により請求められ ている機能性を維持しながらバスの簡単性を維持する。図２に示すように、第２ の段構造によりめられる付加物理信号はメモリ禁止（ＭＩＨ）信号線および共用 されているブロックｍ３ｍ（ＭＳＨ）信号線である。共用されているブロック信 号線は、線が共用されていることを全てのキヤツシユへ知らせるために用いられ る。Ｈ出しブロック要求がバスに現れると、各プロセッサ・モジュールは常に、 特定のデータ・ブロックに対するそれのキャッシュ・ディレクトリを直ちにサー チする。有効なコピーが見つかると、アドレス−サイクルの後の第２のサイクル すなわち次のサイクル中にＭＳＨ信号はアサートされる。これは、状態を更新し て共用されている状態を反映させることを、ラインを含むキャッシュへ指示する 。現在のバス・ブロック読出し要求を無視すべきことを主メモリへ知らせるため に、アドレス場サイクルの後の第２のサイクル中に、ＭＩＨ信号線上の信号がキ ヤツシユ・ブロックのオーナーによりアサートされる。その理由は、メモリでは なくて、オーナーがキヤツシユ・データ・ブロックの供給の責任を負うからであ る。ＭＩＨ信号がアサートされないとすると、主メモリがデータを供給する責任 を負う。

バスは仮想アドレフンノグ・キャッシュをバスへ接続するというオプシＩンを提 供する。図４に示すように、トランザクシーンのアドレス相中に送られたトラン ザクシーン・ビットに加えて、仮想的にインデックスされるキャッシュの仮想ア ドレブノ／グのために８ビツトが供給される。それらのビットは、大規模な仮！ ！亭ヤッンユに伴う「仮想アドレス・エイリアシング」問題を、同じインデック スをスヌービングーディレクトリはもちろん、仮想ディレクトリへも出すことに より解決するために用いられる。アドレスビットは、エイリアシングとは無５！ Ｉｉに、直接マツプされる仮想キャッシュが一貫することを確保する。これは、 −に出願された　という名称の未決の特許出＠Ｎｏ。

で説明されている。その特許出願を参考のためにここに記した。

多重プロセッサ環境においては、多重プロセッサ環境におけるキャッシュに関す るオベレーンーンを、サイズをブロックφサイズに等しくセットすることにより 、定めるために、図５に示すのと同じトランザクシーンの種類信号が用いられる 。コヒーレントな読出しオペレーン、ンを発することにより、キャッシュ可能な データの読出しオペレージロンが可能にされる。しかし、キャッシュ可能なデー タΦオペレージＶンが含まれるとすると、信号線はセットされない。図５に示す ように、多重プロセッサ環境において提供される付加トランザク２．２種類はコ ヒーレントな読出し、コヒーレントな無効化、コヒーレントな読出しおよび無効 化、コヒーレントな書込みおよび無効化である。

コヒーレントな無効化オペレーン替ン１図１３のタイミング図で示されている、 はキヤツシユが共用されているデータへの書込みを行う時に用いられる。書込み を実際に行うことができる前に、他の全てのシステム・キヤツシユはそれのロー カル・コピーの全てをコヒーレントな無効化トランザク／１ンにより無効にして おかねばならない。

コヒーレントな読出しオペレージワンは、キャッシュの一貫性を維持するブロッ ク読出しトランザクシーンである。トランザク／１ンに関与するものは要求して いるキャブツユと、スヌーズする他のキャブツユおよびメモリである。スヌーズ する牛ヤッシ、が経験できる３つの状況がある。

ａ）求められているブロックのコピーを持たないスヌービング０キャ、ツユに対 しては、それはこのトランザクノーンを皐に無視する。

ｂ）求められているブロックのコピーを持つが、それは所有しないスヌービング ー亭や、ツユに対しては、それはＭＳＨ線における信号を単にアサートする。

ｃ）求められているブロックを所有するスヌービング・キャッシュに対しては、 それはＭＳＨ信号１１．！−ＭＩＨ信号線における信号を単にアサートし、次に められているデータを送る。

上記のように請求められているブロックを所有するスヌーピング・牛ヤブンユに よりＭｒＨ信号はアサートされるだけである。この信号は３つのキャブツユ・す なわち、スヌービング・キャブツユと、メモリと請求めているキャブツユとに作 用を及ぼす。その信号は、メモリから状態データを受けることができたかも知れ ないこと、およびそのデータを無視して、正しいデータを待つことをめているキ ャブツユに知らせる。その信号は、データの送りを直ちに停止することをメモリ へ知らせる。共用されているデータのコヒーレントな読出しオペレージワンと、 長い待ちメモリからの所有されているデータのコヒーレントな読出しオペレーシ ーンと、智速メモリからの所有されているデータのコヒーレントな読出しとのた めのタイミング図が図＋４ａ−１４ｃに示されている。

コヒーレントな無効化トランザクン替ンの数を減らすために、コヒーレントな続 出しおよび端効化トランザクン請ンは、コヒーレントな読出しトランザク／１ン をコヒーレントな無効化トランザクン替ンに組合わせる。このトランザクシロン は、コヒーレントな読出しを行うキャブツユがデータを直ちに修正しようとして いる、という知識をもって、それらのキャブツユにより出される。バス上でこの トランザク／１ンを検出すると、牟ヤッンユはデータをまず供給し、それからそ れのブロックのコピーを無効にする。共用されているデータのコヒーレントな読 出しおよび蛾効化と、所有されているデータのコヒーレントな読出しおよび無効 化オペレーン瞠ンとのためのタイミング図が図１５ａと図１５ｂに示されてい同 様に、図１６のタイミング図に示されているコヒーレントな書込みおよび無効化 オペレーン１ンが請求められているコヒーレントな無効化オペレージ、ンの数を 減少するために、コヒーレントな無効化トランザク／１ンを有する書込みトラン ザクシリンを含む。トランザク／１ンを検出すると、バスへ接続されている各キ ャブツユは、データのそれのコピーを輌効にし、書込みに一致してメモリが更新 される。

以上、好適な実施例について本発明を説明したが、それらの説明から、数多（の 変更、修正、使用が当業者には明らかである。

ＦＩＧ、　２ ＥＧ、θ ＦＩＧ、７ ｊＬ舊あン・・・”−スト続出し　ＦＩＧ、８ｃｌＬ杓しｃｈバースト［み　Ｆ ＩＧ、９ｂ放棄及ドＡ試行 ｉ：ｙａ　ｙｏｂ 特表千５−５０４８５９　（１０） マスタ王カ゛５マスタ２へのイ中截 Ｅ０．１２ａ り皇車求”て°のイ申載 ｓａ　１ｄ４ｂ 要約 本完明は高速バス構造に関するものであり、更にそれはバスのオペレーションを 制御するいくつかの論理機能がモジュール（４０）から除去されて、集中化され 、バスに組み込まれるようなアクティブバスを有する。

モジュール（４０）により供給されるバスの機能の量は最少にされるから、複雑 さが減少し、バスを動作させるための機能性をサポートすることに起因するモジ ュール（４０）の計算オーバーヘッドを減少する。集中化されたバス機能に関連 するバスにまとめられた線を多重化し、！！＜すことによりバスにまとめられる 信号線（１０）の数が最少にされる。

バスにまとめられる信号線の代わりに、専用信号線（３０）がバスに挿入される モジュールと、集中化された論理機能を供給するバスコンポーネント（２０）と を接続する。したがって１分離された命令であるある状態または指令が基本的な 指令の一つに含まれ、又は集中化されているバスコンポーネント（２０）および モジュール（４０）を接続する専用信号線を介して通信する。

図　１ 手続補正書（方式） ％式％ １、事件の表示 平成３年特許願　第５０３３１８号 （国際出願番号）第ＰＣＴ／ＵＳ９０１０７６５７号２、発明の名称 高速アクティブ・バス ３、補正をする者 事件との関係　特許出願人 氏名　サン・マイクロシステムズ・ インコーホレーテッド ４、代理人 居　所　東京都千代田区永田町２丁目４番２号秀和溜池ビル８＃ 山川国際特許事務所内 （１）特許法第１８４条の５第１項の規定による書面の

Claims (20)

【特許請求の範囲】
1. １．同じ回路板の上に配置されて、少なくとも１つのプロセッサ・モジュールと 少なくとも１つの装置モジュールを接続するアクティブ高速バスにおいて、モジ ュールを接続する第１の複数のバスにまとめられた信号線と、装置モジュールに よりプロセッサ・モジュールへ戻され、現在のバストランザクションの状態を示 す多ピット符号を送る第２の複数のバスにまとめられた信号線と、 バスへ接続されているモジュールを制御するために集中化された論理機能を提供 する複数のバスコンポーネントと、 集中化された論理機能を提供する各バスコンポーネントへ各モジュールを接続す る複数の専用信号線と、 を備え、前記第１の複数のバスにまとめられた信号線は、アドレス情報と、トラ ンザクションに固有の情報と、バストランザクションのデータとを送るバスにま とめられた信号線を備え、前記アドレスおよびトランザクションに固有の情報は 第１の時間フレーム中にバスにまとめられた信号線を横切って送られ、前記デー タはバストランザクションの第２の時間フレーム中にバスにまとめられた信号線 を横切って送られ、前記アドレスに固有の情報はトランザクションに固有の情報 が送られる装置のアドレスを含み、 前記トランザクションに固有の情報はバストランザクション種類とバストランザ クション・データサイズを含み、前記バストランザクション種類は読出しオペレ ーションと書込みオペレーションを含み、前記複数のバスコンポーネントは、 バスにまとめられた信号線に対するアクセスを要求するモジュールの仲裁を行う 仲裁器と、 モジュールにより出された割込みを取り扱う割込みハンドラーと、バスへ接続さ れているモジュールのバスに関連する状態をリセットするシステム・リセット機 能と、 クロック信号をモジュールへ供給するシステム・クロック機能と、を備えるアク ティブ高速バス。
2. ２．請求項１記載の高速バスにおいて、第２の列のバスにまとめられた信号線と バストランザクションを更に備え、この第２の列のバスにまとめられた信号線と バストランザクションは、 メモリ禁止信号線および多量プロセッサ環境において多重キャッシュ装置を制御 するために共用されるプロセッサ標識信号線を有し、多重プロセッサ環境におい て動作するバスにまとめられた信号線、を備え、前記トランザクションに固有の 情報は、キャッシュ内に存在することがあるキャッシュデータに対して読出しオ ペレーションと書込みオペレーションを行うことができるバストランザクション 種類を更に備える、高速バス。
3. ３．請求項２記載の高速バスにおいて、前記アドレス情報は仮想キャッシュ装置 との間でデータをやり取りするキャッシュ情報を含む高速バス。
4. ４．請求項１記載の高速バスにおいて、前記トランザクションに固有の情報は、 モジュール識別情報と、バストランザクションに関する通知情報とを備える高速 バス。
5. ５．請求項１記載の高速バスにおいて、複数のバスコンポーネントは、バスへ接 続されている各モジュールへＩＤを割当てるＩＤ論理を更に備える高速バス。
6. ６．請求項１記載の高速バスにおいて、戻される種々の状態は、バスがアイドル であることを示す状態と、有効なデータ転送が行われたことを示す状態と、バス 誤りが生じたことを示す状態と、 時間切れが生じたことを示す状態と、 訂正できない誤りが生じたことを示す状態と、プロセッサ・モジュールがバスを 放棄せねばならず、その後でバスに対するアクセスを再試行する状態と、 再試行が行われたことを示す状態と、 を備える高速バス。
7. ７．請求項１記載の高速バスにおいて、装置モジュールが、バストランザクシ・ ンへ割当てられた所定の時間内にトランザクションを完了できないか、デッドロ ック状況を解決する必要があるものとすると、プロセッサ・モジュールがバスを 放棄せねばならず、その後でバスに対するアクセスを再試行する状態が第３の時 間フレーム中に装置モジュールからプロセッサモジュールへ戻され、前記バスは プロセッサ・モジュールのＩＤを装置モジュールへ供給する手段を更に備え、 前記プロセッサ・モジュールは、状態を受けた時にプロセッサ・モジュールがバ スを放棄し、その後でバスを再びアクセスすることを試みるようにする手段を備 え、 前記装置モジュールは、プロセッサモジュールがバスに対するアクセスを再び行 う時にプロセッサ・モジュールとのトランザクションを終了し、状態が戻された ときに、装置モジュールはトランザクションを終了でき、プロセッサ・モジュー ルＩＤが装置モジュールへ供給されたＩＤに一致し、装置モジュールからの応答 を待っている間にバスを制御するモジュールに起因するバス速度の低下が最低に される高速バス。
8. ８．請求項７記載の高速バスにおいて、状態が戻され、プロセッサ・モジュール がバスを放棄し、異なるＩＤを有する第２のプロセッサ・モジュールがバスを制 御し、装置モジュールをアクセスすることを試みた後で、装置モジュールが第２ のプロセッサ・モジュールとのトランザクションを終了できないとすると、プロ セッサ・モジュールがバスを放棄せねばならず、その後でバスに対するアクセス を再試行することを示す状態を装置モリュールは戻す高速バス。
9. ９．請求項１記載の高速バスにおいて、信号線上の信号は、システム・クロック 機能によりアサートされたクロック信号の立ち上がり縁部と同期して変化する高 速バス。
10. １０．請求項１記載の高速バスにおいて、前記信号線には、信号線の状態を示す 所定の状態へ信号線を駆動するためにモジュールにより制御可能であるドライブ 手段が接続される高速バス。
11. １１．請求項１０記載の高速バスにおいて、バイアス手段はプルアツプ抵抗を備 える高速バス。
12. １２．請求項１０記載の高速バスにおいて、前記バイアス手段は保持増幅器を備 える高速バス。
13. １３．請求項１０記載の高速バスにおいて、ドライブ手段はモジュールを備える 高速バス。
14. １４．請求項１０記載の高速バスにおいて、アドレス情報と、トランザクション に固有の請報と、データとを送るためにバイアス手段はバスにまとめられた信号 線へ接続されたバイアス手段は保持増幅器を備える高速バス。
15. １５．請求項１０記載の高速バスにおいて、制御信号線へ接続されたバイアス手 段はプルアップ抵抗を備える高速バス。
16. １６．バス要求信号をプロセッサ・モジュールから第１の専用信号線を介して仲 裁器モジュールへ送る過程と、 バス許可信号を仲裁器モジュールから第２の専用信号線を介してプロセッサ・モ ジュールへ送る過程と、 第１の瞬間フレーム中にアドレスおよびトランザクション種類符号を第１の複数 のバスにまとめられた信号線へ加える過程と、第２の時間フレーム中にデータを 第１の複数のバスにまとめられた信号線へ加える過程と、 バストランザクション終了状態を示す第２の複数のバスにまとめられた信号線へ 加える過程と、 を備えるコンピュータ・システムにおいてバストランザクション中にデータを、 バスへ選択的に結合きれているモジュールの間に転送する方法。
17. １７．請求項１６記載の方法において、前記バスは各モジュールへ接続される専 用クロック信号線を更に備える方法。
18. １８．請求項１７記載の方法において、バスにおける信号は、クロック信号線を 介してアサートされたクロック信号の立ち上がり縁部と同期して変化する方法。
19. １９．請求項１６記載の方法において、前記バスはクロック信号線を更に備え、 信号線における信号は、前記クロック信号線を介してアサートされたクロック信 号の立ち上がり縁部と同期して変化する方法。
20. ２０．請求項１６記載の方法において、バスがアイドルであることを示す状態と 、有効なデータ転送が行われたことを示す状態と、バス誤りが生じたことを示す 状態と、 時間切れが生じたことを示す状態と、 訂正できない誤りが生じたことを示す状態と、プロセッサ・モジュールがバスを 放棄せねばならず、その後でバスに対するアクセスを再試行ずる状態と、 再試行が行われたことを示す状態と、 を備える方法。