JPH05505703A - インターライン転送ｃｃｄエリアイメージセンサにおけるブルーミング制御及びイメージラグの低減 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 インターライン転送ＣＣＤエリアイメージセンサにおけるブルーミング制御及び イメージラグの低減技術分野 本発明はインターラインイメージセンサ、特にフォトダイオードから電荷を完全 転送可能にすると同時に、垂直ブルーミング防止機能を保持可能な構造に関する 。

背景技術 図１は、フォトダイオードセンサ素子アレイを有するインターラインエリアイメ ージセンサの模式的構成を示す。図１に示した各センサ素子１６の一部に対して 、符号Ａ、Ｂ、ＣＳＤ、Ｅ、Ｆ、Ｇ、Ｈ及びｌが付されている。各素子は列と行 に配列されている。光電荷が各フォトダイオード内に集積され、所定時刻に転送 ゲートへ印加された適切なバイアスパルスによって電荷がフォトダイオードから ＣＣＤシフトレジスタ２６へ転送される。当業者であれば、シフトレジスタ２６ は２相型埋設チヤンネルデバイスとして構成することが好都合であることが理解 される。

各ＣＣＤシフトレジスタ２６は、複数の電極２６ａ及び２６ｂにより制御されて いる（図３参照）。電圧がある電極に供給されると、空乏領域がその電極下方に 形成される。例えば、埋設チャンネルＣＣＤシフトレジスタについて考えてみる 。このＣＣＤシフトレジスタは、ｎ埋設チャンネルを含む二酸化シリコン層にて 被覆されたｐ基板により形成され、このｐ基板上面には、シフトレジスタ２６を 作動させるために横方向に密集配置された電極が堆積されている。図３は、従来 のインターライン転送ＣＣＤイメージセンサの単一画素を示す。電極２６ａ及び ２６ｂは、インターレースイメージセンサに適するような４相または偽２相シフ トレジスタの１／２ステージであるか、あるいはもし２相の電極２６ａおよび２ ６ｂの各々が転送領域及び記憶領域双方を含むのであれば、電極２６ａ及び２６ ｂは真正２相ＣＣＤと呼ばれる一つの完全なＣＣＤ段となる。このような２相Ｃ ＣＤは、非インターレースイメージセンナとして有効である。

信号電荷がフォトダイオード１６から垂直シフトレジスタ２６へ転送された後、 信号電荷は、一度に１ラインずつシフトレジスタ２６を垂直に下降し、水平シフ トレジスタ２７ヘシフトされる。画素電荷情報は出力増幅器へシフトされ、ここ で画素電荷に比例した出力電圧に変換され、オフチップ信号処理、記憶及び／ま たは表示に適用可能な状態にされる。

イメージラグ及びブルーミングは、インターライン転送型イメージセンサの性能 を激しく劣化させてしまう。この双方の現象は、センサの設計段階で制御されて いなければならない。イメージラグは、あるイメージが次のフィールドにも残留 してしまうことであり、これは信号をフォトダイオードから垂直ＣＣＤシフトレ ジスタへ読み出した時にフォトダイオードを完全な空乏状態にリセットできない ことが直接の原因となっている。これによって残存信号が生じ、該残存信号が次 フィールドの信号として生きてしまうという不都合を起こす。フォトダイオード を完全リセットできないというこの問題は、センサにおける他の所望の特徴であ る垂直ブルーミング防止ドレインを形成するために必要となるドーピングの分布 に起因する。ブルーミングは、イメージセンサの領域に対して、フォトダイオー ドまたは垂直シフトレジスタの一ステージの容量を超える信号電荷を発生する照 明量が供給された時に生じる。その過剰電荷は垂直レジスタに沿って拡散し或い は「ブルームを起こし」、この結果、他の画素からの信号を汚染することとなる 。ブルーミング制御は、光レベルが制御されない装置には必須のものである。

垂直オーバフロードレイン（ＶＯＤ）は、ブルーミング防止制御のための技術と して広く使用されている。本発明は、イメージラグを完全に排除すると同時に、 ブルーミング防止のための垂直オーバフロードレインを保持できる完全空乏化可 能なダイオードを構成可能なインターライン転送ＣＣＤ製造技術に関する。

図２ａに、垂直オーバフローブルーミング防止機能をもつ従来のインターライン ＣＣＤイメージセンサ１０の一例を断面で表した。ｎウェル１２は、ｎ型基板１ ４ヘイオン注入されている。０層１６は、フォトダイオードを形成している。

そして、完全空乏化可能フォトダイオードを製造するために、付加９層１６ａが 形成されている。ゲート酸化膜１８が基板表面に形成されている。適切なチャン ネルストップ１７も設けられている。ｎ埋設チャンネルは、フォトダイオード１ ６から隔離されたｎウェル内に形成されている。ポリシリコンまたは他の金属か ら成るゲート２２はゲート酸化膜１８上に配置されており、これは複数のＣＣＤ 位相ゲートの内の一つ及びフォトダイオードから埋設チャンネルＣＣＤへの転送 ゲート双方の役割を果たしている。まず、ｎウェルイオン注入ドーピングが、フ ォトダイオード下方を除き、あらゆる位置で行われる。その後、高温及び／また は長時間炉拡散ステップが実行され、ｎウェルはフォトダイオード中央下方に完 全に伸長するまで垂直及び水平両方向に成長される。基板へのオーバフロー電流 は、ｎウェルド−ピングが最小となる図２ａに示した部分で発生する。このプロ セスでは、矢印により示された電位バリヤのために、完全空乏化可能なダイオー ドを構成することはできない。ＣＣＤの読み出し及びフォトダイオードのリセッ ト双方に対する静電ポテンシャルを図２ｂ及び２ｃに示す。第１の状態（垂直Ｃ ＣＤの読出し）においては、転送ゲート２２に対し、正電位は供給されないか、 供給されたとしてもわずかにすぎない。第２の状態においては、より多くの正電 位がゲート２２に供給され、電荷はフォトダイオードから埋設チャンネルに流れ る。しかし、この時もなお、大きな静電ポテンシャルバリヤがフォトダイオード の中央と転送ゲートのエツジとの間に発生する。これは、フォトダイオード下方 におけるｎウェルの拡散によって生じるｎウェルド−ピングの傾きが直接原因で ある。この電位バリヤは、転送ゲートを介してフォトダイオードが完全に空乏化 することを妨げ、この結果イメージラグが除去できなくなる。

本発明の目的は、有効な垂直オーバフロードレインブルーミング制御及びイメー ジラグの低減または除去を実行可能なインターラインＣＣＤを提供することにあ る。

発明の開示 本発明は、フォトダイオードアレイと、電尚転送のための複数の垂直ＣＣＤと、 凌数の転送ゲート電極と、を含み、各電極は、特定フォトダイオードと対応し、 ＣＣＤ及び近接転送領域を超えてフォトダイオードへ向けて伸長し、そして電圧 信号に応答して電荷をそのフォトダイオードから特定ＣＣＤへ転送するインター ラインエリアイメージセンサを改良したものであり、ａ）基板表面から隔離され 微量ドープされた均一なｎウェルと、微量ドープされた均一なｎウェルと、を基 板内に有し、その結果上部及び下部ダイオード接合を有するｎ−ｐ−ｎ層　構造 を含む各フォトダイオードが設けられ、基板頂面下方の上部接合の深さは高量子 効率を保持するように選択されたｎ導電型基板と、 ｂ）各フォトダイオードに対応して形成され、各ＣＣＤシフトレジスタ下方に形 成された部分と、熱拡散部分と、を有し、転送ゲート下方で十分なドーピングを 与えるがフォトダイオードまでは伸長せずこれによって電圧信号が転送ゲートに 供給された時にフォトダイオード内に収集された信号電荷がｎ埋設チャンネルへ 転送されるｐストライブと、を含み、Ｃ）各フォトダイオードは、ブルーミング 防止のための垂直オーバフロードレインを形成するように選択されたドーピング レベルを有し、均−ｎウェル内に形成されたｎ層と浅凹ｐ層とを有し、 ｄ）所定電圧をｐ層へ印加する手段であって、有効オーバフロードレインには垂 直ブルーミング防止オーバフローポイントがｎウェル内に形成された手段を備え たことを特徴とする。

図面の簡単な説明 図１は、従来のインターラインＣＣＤエリアイメージセンサの模式的平面図；図 ２ａは、図３の２−２線に沿って切断された従来技術のＣＣＤの画素の断面図で あって、フォトダイオード下方で単−ｐウェルの拡散により形成された垂直オー バフロードレイン及び不図示の導電体を備えた図；図２ｂは、図２ａのデバイス の作動における静電ポテンシャル曲線を示す図：図３は、クロスハツチされたゲ ート及び隠された隔離体を示す本発明に係る画素の平面図； 図４は、図３の４−４線に沿って切断され、不図示の導電体を含む断面図：図５ は、図３の５−５線に沿って切断された断面図；図６は、図５の画素作動におけ る静電ポテンシャル曲線である。

本発明の実施例 本発明に係るインターラインＣＣＤ　（図１参照）に対する単一画素の平面図を 図３に示す。画素は、先にフォトダイオード１６と呼んだ感光領域と、垂直シフ トレジスタの１段または１層２段（それぞれ非インターレース構造及びインター レース構造に対応）と、それを介して信号電荷がダイオードからインターライン ＣＣＤ２６に転送されるポリシリコン転送ゲート２４と、ダイオードとＣＣＤ２ ６を分離するチャンネルストップ絶縁領域１７とから成る。この平面図は、それ がインターレースであるか非インターレースであるか、そして画素の寸法にかか わらず、あらゆるインターライン転送ＣＣＤイメージセンサに共通のものである 。

転送ゲート２４は、従来は垂直ＣＣＤ電極２６ｂの一部であるが、分離電極とし ても構成可能である。この平面図は、２個の電極ゲート電極２６ａ及び２６ｂを クロスハツチした領域として示し、チャンネル隔離体１７を隠された領域として 示している。

図４において、ｎ型基板３０は、注入されその後内部へ熱拡散された均−ｐウェ ル３２を有する。均−ｎウェルは、その後ｐウェル３２へ注入され、均−ｎ層と ｐ層との合成体が更に熱拡散され、これによってシリコン面下方に、通常は数マ イクロメータのｐ型シリコンの狭い微量ドープ層が得られることとなる。９層３ ８及び０層４０は、それぞれフォトダイオード及び垂直オーバフロー構造を完成 するためにｎウェル内に形成されている。熱酸化膜４４は、９層３８の表面上に 形成されている。

図２の平面図に示したような転送ゲートに対するものを除き、図３に示したよう な垂直方向及び水平方向のフォトダイオード隔離体は、図３及び６に示したよう なＬＯＧＯ３または任意の他の隔離技術によって達成される。この隔離は、標準 的インターライン転送ＣＯＤプロセスの一部である。隔離体下方のｐ型ドーピン グ及びｐストライブは、ｎウェルとなり、該ｎウェルは電圧バイアス供給源に電 気的に接続されている。

ダイオードオーバフロ一点は、常に、ｎウェル３４とｎ基板３０との間のｎウェ ル３２の中央点近傍に限定される。表面からこの深さまで吸収された全ての光子 は収集され、信号となる。緑及び赤色光は、これよりも深い侵入深さをもつのチ オ−バフロ一点の深さが増大し、この結果、スペクトルの緑及び赤部における量 子効率が増大する。

図５及び６において、ｐストライプ３６がポリシリコンゲート電極２２下方のｎ ウェル３４内に形成されている。これは、上方へゲート酸化膜に向けて伸長して いるが、フォトダイオードからは隔離されている。ｐストライブは、シフトレジ スタの構成に対する「有効基板」となる。従って、埋設チャンネルＣＣＤはｐス トライブ内に構成され、ＣＣＤはｐストライブに対してクロックされる。従って 、電気接点はｐストライブに対して形成されなければならない。すなわち、デバ イスはｎウェル接点をもつことが必要になる。

転送ゲート下方のｐストライブの側方拡散の被制御量は、転送ゲートのスレッシ ョルド電圧の制御に必須のものである。このｐドーピングがないと、転送ゲート 下方の領域は均−ｎウェルからｎ型となり、転送ゲートは負スレッショルド電圧 をもつ空乏モードトランジスタとなり、位相駆動電圧を過負値に制限することと なる。

ｎ基板３０は、ｎ型基板上のｎオンｎのエピタキシャルである。処理ステップは 、次のようになる：　（１）均−ｎウェル３２（ボロン）をウェハの表面へイオ ン注入する。量は、３−７Ｘ１０°／ｃｍ２程度が望ましい。このボロン層を長 い時間／温度のセットによって拡散させ、基板表面下で２−３ミクロン程度の接 合を生じさせる。この光均−ｐウェル注入にはグロスマスキングのみが必要であ り、撮像器のどこでも生じ得る。（２）光均−ｎウェル３４にイオン注入する。

この注入は、光ｎウェルの場合と同じ量、すなわち３−７Ｅ１１／ｃｍ２のＩル を用いて行われる。均−ｎ及びｎウェル注入量及びエネルギーの正確な大きさは 、２次元処理及び静電モデリングによって容易に定められる。この注入は、その 後長い時間にわたって熱拡散され、この結果得られる光ｎウェルの接合は、１− １゜５μｍとなる。ｎウェル３４を更に拡散することによって、ｎウェル接合を ３゜５−４μｍまで拡大させる。この結果得られるドーピング分布は、基板表面 において、表面から下方に１−１．５μｍに伸長した均−ｎ層と、表面から下方 に１−１．５μｍから３．　５４４μｍに伸長した均−ｐ層となる。初期ｎ基板 は、ｐ層下方に存在している。この先ｎウェル３４はまた、グロスマスキングの みを必要とする。それはイメージ領域下方に配置され、水平ＣＣＤシフトレジス タ下方には含まれる場合も含まれない場合もあるが、出力源フォロワ増幅器下方 で配置するのは望ましくない。重要なファクタは、基板と均−ｎ層との間に残存 する集積非補償ボロンであり、０．５　１．５Ｅ１１／ｃｍ２の範囲で存在する 。正確な量は、後述する隔離体とｐストライプとの間の近接性による影響を受け る。

（３）垂直ＣＣＤシフトレジスタが構成される領域においてｎウェルストライプ ３６ヘイオン注入する。これはマスクされたボロン注入であり、注入に対する開 口は、埋設チャンネルの転送ゲート側に沿った埋設チャンネルに対するものとほ ぼ同じであり、埋設チャンネルのエツジに沿ってまたは転送ゲートに対向した側 の隔離体内に配置されている。ｐストライプ３６を熱拡散し、これによって光ｎ ウェルと共に接合は頂面下方で約１，２５μｍとなる。

この拡散ステップは、若干深いだけの他の接合を発生する。拡散ステップは、転 送ゲート下方でｐストライプ３６を側方向に向けて成長する。転送ゲート下方で スレッショルド電圧またはチャンネル電位を制御するのはこのｐ型ドーパントで あり、従って拡散ステップは転送ゲート下方を十分な高濃度に保持するのに適切 でなければならない。しかし、ｐストライブは、転送ゲートを越えてダイオード ２２までは拡散しない。理由は、そこまで拡散してしまうと、上述したように、 転送ゲートに対する静電バリヤが形成されてしまうからである。モデリング及び 実験結果では、１．２μｍの転送ゲートが、バリヤを排除し且つ適切なゲート制 御を維持するのに十分であることが示されている。ｎウェル内に構成されたあら ゆるインターラインＣＣＤイメージセンサに対して製造ステップが継続される。

図４の断面図より明らかなように、ダイオードは垂直方向に空乏分離されている 。

ｎ型ダイオードはｐフィールド隔離体下方と共にショートされているが、０層の ドーピングは十分に低く、これによって該領域は作用中に完全に空乏化され、大 電位バリヤがフォトダイオードをこの方向に分離する。この間じ空乏絶縁によっ て、フォトダイオードと近接垂直シフトレジスタとの間の任意の境界が確保され る。

産業上の利用性及び効果 本発明の効果として、次のことが挙げられる＝　（１）ラグのないイメージセン サを実現てきる完全空乏化可能ダイオードが得られる。理由は、フォトダイオー ドが均−ｎウェル及びｎウェルで製造され、従って、完全空乏化状態を阻止する 電位バリヤを生成する中央から転送ゲートエツジまでのドーピング傾度が存在し ないからである。（２）チャンネルストップ及び垂直シフトレジスタ双方の下方 で微量のｎウェルが側方向に伸長するので、光学的に発生した信号がフォトダイ オード近傍の領域からシフトレジスタへ拡散することによって生じるイメージス ミアが低減される。これは、フォトダイオード、シフトレジスタ、ｎウェル及び 基板のドーピングプロフィール及びバイアスから生じる電界によって起こされる 。（３）本発明に従って製造されるＣＣＤは、特に、より小さな寸法のスケーリ ングに適する。垂直オーバフローは均−ｐ及びｎウェルの並置から形成されるか ら、画素の寸法は、オーバフロ一点におけるドーピングのファクタとはならない 。オーバフローターンオンの柔軟性は、ｐストライブ及びｐフィールドからのオ ーバフロ一点の分離に影響される。しかし、これは、このターンオンがより鋭く なるように、すなわち下位スレッショルド電流非理想ファクタは、画素が小さく なればなるほど小さくなる。（４）オーバフロ一点は、常に均−ｎウェル下方に ある均−ｎウェルに限定されるので、光学的吸収量及ｑ信号発生量によって光ス ペクトルの緑及び赤部の量子効率が増大される。更に、プロセスの簡略化が可能 となる。理由は、均−ｐ及びｎウェルはグロスマスキングによる製造のみですむ からである。

ＦＩＧ、　Ｉ ＦＩＧ、２ｂ　＜従来ｔｉ術） ＦＩＧ、　３ ”　ＦＩＧ、５ ＦＩＧ、　６ インターライン転送ＣＣＤエリアイメージセンサにおけるブルーミング制御及び イメージラグの低減要約 有効なブルーミング防止制御を行う特定ドーピングシステムを備えたインターラ インエリアイメージセンサ構造であって、各転送ゲートに電圧信号が印加される と、フォトダイオード内に収集された全電荷が空乏化され、インターラインＣＣ Ｄへ転送されるインターラインエリアイメージセンサ構造。

１１−−Ａ、ｌｌｃ、、Ｎ―ＰＣＴ／ｕＳ９２１００４８９

Claims (2)

【特許請求の範囲】
1. １．イメージラグを除去しつつグルーミングを防止するインターラインエリアイ メージセンサであって、該イメージセンサは、頂面と底面とを有する基板を含み 、該基板内にはフォトダイオードアレイと複数の転送ゲート電極を有し前記イメ ージセンサ内の電荷を転送する複数の垂直ＣＣＤとが配設され、各転送ゲート電 極は基板の頂面上に形成されると共に特定のフォトダイオードに対応し、該対応 フォトダイオード近傍に配置された基板転送領域上に伸長し、電荷をその対応フ ォトダイオードからその特定ＣＣＤへ転送するための電圧信号に応答し、前記イ ンターラインエリアイメージセンサは、 （ａ）ｎ導電性部と、ｎ導電性部内に基板頂面から隔離して形成され側方向に均 一に微量ドープされたｐウェルと、均一ｐウェルの頂部上の基板内に形成され側 方向に均一に微量ドープされたｎウェルと、ｎウェル内でフォトダイオードアレ イに対応したアレイとして形成された複数の局在ｎ層と、光電荷を収集するフォ トダイオードを完成するために各ｎ層内に形成され所定電位に接続された隔離局 在ｐ層と、を含み、これによって均一ｐウェル内に限定された電位バリヤの最大 点を有する垂直グルーミング防止オーバフロードレインが得られることで高量子 効率を維持できる基板と、 （ｂ）フォトダイオード近傍の均一微量ドープされたｎウェル内に形成された複 数ｐストライプであって、該ｐストライプは各ＣＣＤ下方に形成された部分と、 電圧信号が転送ゲート電極に印加された時にフォトダイオード内に収集された信 号電荷がそのＣＣＤへ転送されてフォトダイオードを完全空乏化するように転送 ゲート電極下方に十分なドーピングを与えるが、近接フォトダイオードまでは伸 長しない熱拡散部と、を有し、所定電位に接続されたｐストライプと、を含むこ とを特徴とするインターラインエリアイメージセンサ。
2. ２．請求項１に記載のインターラインエリアイメージセンサにおいて、浅面ｐ層 及びｐストライプが所定電位に接続されていることを特徴とするインターライン エリアイメージセンサ。