JPH0550727B2 - - Google Patents
Info
- Publication number
- JPH0550727B2 JPH0550727B2 JP60137380A JP13738085A JPH0550727B2 JP H0550727 B2 JPH0550727 B2 JP H0550727B2 JP 60137380 A JP60137380 A JP 60137380A JP 13738085 A JP13738085 A JP 13738085A JP H0550727 B2 JPH0550727 B2 JP H0550727B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electrode
- column
- row
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報端末及びパーソナルコンピユタ等
に用いる大表示容量の液晶表示装置に関する。
に用いる大表示容量の液晶表示装置に関する。
近年ツイスト・ネマテイツク型を中心とした液
晶表示装置（LCD）の応用が発展し、腕時計や
電卓の分野で大量に用いられている。それに加
え、近年文字、図形、等の任意の表示が可能なマ
トリツクス型LCDも使われている。このマトリ
ツクス型LCDの応用分野を広げるためには、表
示容量の増大が必要である。
晶表示装置（LCD）の応用が発展し、腕時計や
電卓の分野で大量に用いられている。それに加
え、近年文字、図形、等の任意の表示が可能なマ
トリツクス型LCDも使われている。このマトリ
ツクス型LCDの応用分野を広げるためには、表
示容量の増大が必要である。
従来のLCDは電圧−透過率変化特性の立上り
はあまり急峻ではないので、クロストークを起こ
しやすく、コントラストと視野角との点から、走
査本数は100本ぐらいが限界である。この限界を
大幅に改善する為に、近年、LCDの各画素にス
イツチング素子を配置したアクテイブマトリツク
スLCDが考案されている。スイツチング素子に
は、アモルフアスシリコン（ａ−Si）やポリシリ
コン（poly−Si）を半導体材料とした薄膜トラン
ジスタ素子（TFT）や、金属−絶縁体−金属素
子（以下MIMと略す）等の非線形抵抗素子があ
る。これらを用いたLCDの原理的な回路図を第
２図に示す。第２図イは、非線形抵抗素子１１
が、液晶画素１０と直列に接続され、更に画素行
電極１２と画素列電極１３とに接続した回路であ
る。ロは、薄膜トランジスタ素子１４のゲートが
画素行電極１２に、ソースが画素列電極１３に、
ドレインが液晶画素１０に接続された例を示して
いる。なお、液晶画素１０の他方は対向電極にな
る。詳細は、高橋、他著「非線形・能動素子を用
いた液晶表示装置」シヤープ技報、24巻、頁19
（1983年発行）に詳しい。
はあまり急峻ではないので、クロストークを起こ
しやすく、コントラストと視野角との点から、走
査本数は100本ぐらいが限界である。この限界を
大幅に改善する為に、近年、LCDの各画素にス
イツチング素子を配置したアクテイブマトリツク
スLCDが考案されている。スイツチング素子に
は、アモルフアスシリコン（ａ−Si）やポリシリ
コン（poly−Si）を半導体材料とした薄膜トラン
ジスタ素子（TFT）や、金属−絶縁体−金属素
子（以下MIMと略す）等の非線形抵抗素子があ
る。これらを用いたLCDの原理的な回路図を第
２図に示す。第２図イは、非線形抵抗素子１１
が、液晶画素１０と直列に接続され、更に画素行
電極１２と画素列電極１３とに接続した回路であ
る。ロは、薄膜トランジスタ素子１４のゲートが
画素行電極１２に、ソースが画素列電極１３に、
ドレインが液晶画素１０に接続された例を示して
いる。なお、液晶画素１０の他方は対向電極にな
る。詳細は、高橋、他著「非線形・能動素子を用
いた液晶表示装置」シヤープ技報、24巻、頁19
（1983年発行）に詳しい。
ところが、このような方法により表示容量が増
大すると、それに伴い端子数も増加する。将来必
要とされるA4版程度の大きさの1000×1000画素
程度のLCDにおいては、端子の接続が困難とな
るばかりでなく、周辺駆動用ICの個数も増加し、
ひいては周辺回路関係部品が占める容積の増加を
もたらし、又、コスト高となる。
大すると、それに伴い端子数も増加する。将来必
要とされるA4版程度の大きさの1000×1000画素
程度のLCDにおいては、端子の接続が困難とな
るばかりでなく、周辺駆動用ICの個数も増加し、
ひいては周辺回路関係部品が占める容積の増加を
もたらし、又、コスト高となる。
このような欠点を除去する方法として、従来は
周辺駆動ICをTFT化し、LCDの基板上に積層す
る方法が提案され、poly−SiTFTを用いた試作
品が発表されている。しかし、poly−SiTFTは
素子製作温度の関係で、石英基板を用いる必要が
あり、又、製造設備も基板の大面積化の対応が困
難であるので、大面積化、低コスト化は困難であ
る。又、シリコンICの機能をそのままTFT化す
るため歩留りは低いことが予想される。
周辺駆動ICをTFT化し、LCDの基板上に積層す
る方法が提案され、poly−SiTFTを用いた試作
品が発表されている。しかし、poly−SiTFTは
素子製作温度の関係で、石英基板を用いる必要が
あり、又、製造設備も基板の大面積化の対応が困
難であるので、大面積化、低コスト化は困難であ
る。又、シリコンICの機能をそのままTFT化す
るため歩留りは低いことが予想される。
本発明の目的は、このような従来の欠点を除去
し、外部駆動回路と接続する端子数を減少せしめ
たマトリツクス端子型液晶表示装置を提供するこ
とにある。
し、外部駆動回路と接続する端子数を減少せしめ
たマトリツクス端子型液晶表示装置を提供するこ
とにある。
本発明は、行デコーダ部または列デコーダ部の
少なくとも一方を表示部と同一の基板上に形成し
てなるマトリツクス端子型液晶表示装置であつ
て、前記表示部は多数の行電極端子および多数の
列電極端子を有するアクテイブマトリツクス液晶
表示装置からなり、前記行デコーダ部は前記各行
電極端子に接続し、該各行電極端子を周辺二端子
素子を介したマトリツクス配線により端子行電極
と端子列電極とに変換し、前記列デコーダ部は前
記各列電極端子に接続し、該各列電極端子を周辺
二端子素子を介したマトリツクス配線により端子
行電極と端子列電極とに変換することを特徴とす
るマトリツクス端子型液晶表示装置である。本発
明において、二端子素子とは、代表的には、コン
デンサ素子又は、抵抗素子をいう。第２図イ，ロ
に示したような各液晶画素に接続される非線形抵
抗素子と区別する為に、端子のマトリツクス化に
用いるためのこのような二端子素子を以下周辺二
端子素子という。
少なくとも一方を表示部と同一の基板上に形成し
てなるマトリツクス端子型液晶表示装置であつ
て、前記表示部は多数の行電極端子および多数の
列電極端子を有するアクテイブマトリツクス液晶
表示装置からなり、前記行デコーダ部は前記各行
電極端子に接続し、該各行電極端子を周辺二端子
素子を介したマトリツクス配線により端子行電極
と端子列電極とに変換し、前記列デコーダ部は前
記各列電極端子に接続し、該各列電極端子を周辺
二端子素子を介したマトリツクス配線により端子
行電極と端子列電極とに変換することを特徴とす
るマトリツクス端子型液晶表示装置である。本発
明において、二端子素子とは、代表的には、コン
デンサ素子又は、抵抗素子をいう。第２図イ，ロ
に示したような各液晶画素に接続される非線形抵
抗素子と区別する為に、端子のマトリツクス化に
用いるためのこのような二端子素子を以下周辺二
端子素子という。
また、アクテイブマトリツクス液晶表示装置と
は、第２図イ，ロに示されるように、各液晶画素
にスイツチング素子を直列に配置したLCDをい
う。
は、第２図イ，ロに示されるように、各液晶画素
にスイツチング素子を直列に配置したLCDをい
う。
本発明によつて得られる液晶表示装置の回路列
を第１図に示し、以下、第１図に基づき本発明の
構成を説明する。
を第１図に示し、以下、第１図に基づき本発明の
構成を説明する。
本発明は表示部１、行デコーダ部２、列デコー
ダ部３、駆動部４で構成される。表示部１は、従
来のツイスト・ネマテイツク（TN）型液晶を用
いた単純マトリツクスLCDでもよいが、表示容
量とコントラストとの点で各画素５を第２図イ，
ロに示す回路構成としたアクテイブ・マトリツク
スLCDが望ましい。
ダ部３、駆動部４で構成される。表示部１は、従
来のツイスト・ネマテイツク（TN）型液晶を用
いた単純マトリツクスLCDでもよいが、表示容
量とコントラストとの点で各画素５を第２図イ，
ロに示す回路構成としたアクテイブ・マトリツク
スLCDが望ましい。
行デコーダ部及び列デコーダ部が本発明の主要
な個所である。前者は、第１図に示すように、各
画素行電極を引き出した画素行電極端子６を周辺
二端子素子２８の媒介によりマトリツクス化し、
端子行電極７と端子列電極８とに変換する。一種
のデコーダである。画素行電極端子６がＮ本の場
合は、端子行電極、端子列電極、各々の数が√
本となり、合計した２√本が外部の駆動部４と
接続される。√が整数でない場合は、√より
大きく、且つこれに一番近い整数が端子行及び列
電極の本数になる。又、端子行及び列電極の数は
同数である必要はなく、これらを掛けて画素行電
極端子の数に等しいか、又はそれ以上になればよ
い。後者の列デコーダ部も行デコーダ部と基本的
には同じ構成である。
な個所である。前者は、第１図に示すように、各
画素行電極を引き出した画素行電極端子６を周辺
二端子素子２８の媒介によりマトリツクス化し、
端子行電極７と端子列電極８とに変換する。一種
のデコーダである。画素行電極端子６がＮ本の場
合は、端子行電極、端子列電極、各々の数が√
本となり、合計した２√本が外部の駆動部４と
接続される。√が整数でない場合は、√より
大きく、且つこれに一番近い整数が端子行及び列
電極の本数になる。又、端子行及び列電極の数は
同数である必要はなく、これらを掛けて画素行電
極端子の数に等しいか、又はそれ以上になればよ
い。後者の列デコーダ部も行デコーダ部と基本的
には同じ構成である。
行デコーダ部及び、列デコーダ部、各々の端子
行電極と端子列電極は駆動部に接続される。駆動
部は、通常、１個又は数個の集積回路素子（IC）
で構成される。
行電極と端子列電極は駆動部に接続される。駆動
部は、通常、１個又は数個の集積回路素子（IC）
で構成される。
本発明のマトリツクス端子型液晶表示装置の駆
動方法を以下に述べる。
動方法を以下に述べる。
表示部の画素行電極端子６と画素列電極端子９
に印加される電圧波形は、基本的には、通常の単
純マトリツクス型、又はアクテイブマトリツクス
型LCDと同じである。又、そのような電圧波形
が出るように、端子行電極８と端子列電極７に印
加する電圧波形を設定する。ここで、端子行・列
電極８，７に印加した電圧と、画素行又は列電極
端子６，９に印加される電圧との関係は、二端子
素子がコンデンサ素子又は抵抗素子いずれの場合
でも、単純マトリツクスの行・列端子電圧と液晶
への印加電圧の関係と同じである。従つて、本発
明の表示装置にも電圧平均化法的な駆動方法が用
いられる。薄膜トランジスタ（TFT）を積層し
たTFT−LCDに本発明を適用した場合の駆動方
法について、具体的に説明する。
に印加される電圧波形は、基本的には、通常の単
純マトリツクス型、又はアクテイブマトリツクス
型LCDと同じである。又、そのような電圧波形
が出るように、端子行電極８と端子列電極７に印
加する電圧波形を設定する。ここで、端子行・列
電極８，７に印加した電圧と、画素行又は列電極
端子６，９に印加される電圧との関係は、二端子
素子がコンデンサ素子又は抵抗素子いずれの場合
でも、単純マトリツクスの行・列端子電圧と液晶
への印加電圧の関係と同じである。従つて、本発
明の表示装置にも電圧平均化法的な駆動方法が用
いられる。薄膜トランジスタ（TFT）を積層し
たTFT−LCDに本発明を適用した場合の駆動方
法について、具体的に説明する。
まず、行デコーダ部について説明する。簡単の
為、画素行電極端子６が４本で、端子行電極７が
２本、端子列電極８が２本の場合を説明するが、
画素行電極端子がＮ本で端子行電極と端子列電極
とが各々√本の場合に、当然本駆動法は適用で
きる。本行デコーダの一例を第７図に示す。この
ように本行デコーダは、二端子素子にコンデンサ
を用いており、コンデンサが２個交点にある２×
２のマトリツクスになつている。画素行電極は２
個のコンデンサの間に接続されている。これは第
１図の一部を抽出したものに対応する。次に、第
一端子行電極Ａ１、第二端子行電極Ａ２、第一端
子列電極Ｂ１、第二端子列電極Ｂ２各々に印加さ
れる電圧波形を第８図に示す。ここに示した駆動
波形例は、いわゆる1/3バイアスマルチプレツク
ス駆動法に基づくものである。このような波形を
印加した場合の第一から第四画素行電極に印加さ
れる信号Ｃ１，Ｃ２，Ｃ３，Ｃ４は、端子行電極
と端子列電極各々に印加される信号の平均値にな
り、その波形を第８図に示す。
為、画素行電極端子６が４本で、端子行電極７が
２本、端子列電極８が２本の場合を説明するが、
画素行電極端子がＮ本で端子行電極と端子列電極
とが各々√本の場合に、当然本駆動法は適用で
きる。本行デコーダの一例を第７図に示す。この
ように本行デコーダは、二端子素子にコンデンサ
を用いており、コンデンサが２個交点にある２×
２のマトリツクスになつている。画素行電極は２
個のコンデンサの間に接続されている。これは第
１図の一部を抽出したものに対応する。次に、第
一端子行電極Ａ１、第二端子行電極Ａ２、第一端
子列電極Ｂ１、第二端子列電極Ｂ２各々に印加さ
れる電圧波形を第８図に示す。ここに示した駆動
波形例は、いわゆる1/3バイアスマルチプレツク
ス駆動法に基づくものである。このような波形を
印加した場合の第一から第四画素行電極に印加さ
れる信号Ｃ１，Ｃ２，Ｃ３，Ｃ４は、端子行電極
と端子列電極各々に印加される信号の平均値にな
り、その波形を第８図に示す。
このように、Ｔ１，Ｔ２，Ｔ３，Ｔ４に対応し
て、第一から第四端子行電極に高い電圧が印加さ
れ、この高電圧パルスに対応してTFTのゲート
がONし液晶が充電される。このピーク電圧とバ
イアス電圧の比は３であり、このピーク電圧が
TFTのゲートに印加されるオン電圧、バイアス
電圧がオフ電圧になる。また、端子行、列電極に
印加される電圧は比が決まつているだけで、その
絶対値はTFTの電流−電圧特性から決める。ま
た、オフセツトを付けることも容易であり、任意
のTFTの電流−電圧に対応できる。
て、第一から第四端子行電極に高い電圧が印加さ
れ、この高電圧パルスに対応してTFTのゲート
がONし液晶が充電される。このピーク電圧とバ
イアス電圧の比は３であり、このピーク電圧が
TFTのゲートに印加されるオン電圧、バイアス
電圧がオフ電圧になる。また、端子行、列電極に
印加される電圧は比が決まつているだけで、その
絶対値はTFTの電流−電圧特性から決める。ま
た、オフセツトを付けることも容易であり、任意
のTFTの電流−電圧に対応できる。
第８図に示された第一から第四画素行電極に印
加される電圧波形Ｃ１，Ｃ２，Ｃ３，Ｃ４による
TFT−LCDの駆動を次に説明する。第９図に示
されたドレイン電流−ゲート電圧特性は、TFT
特性の一例である。一般にTFT−LCDを駆動す
るためには、液晶画素に電圧を書き込むTFTの
オン時にはTFTのドレイン電流は約10-6アンペ
ア以上、電圧を保持するTFTのオフ時にはドレ
イン電流は約10-12アンペア以下であればよい。
第９図に示したようにTFTのドレイン電流−ゲ
ート電圧特性は強い非線形特性を有するため、オ
フ電圧が4V、オン電圧が12Vと両者の比が１：
３であつても、状のドレイン電流の条件を満たす
ことができる。
加される電圧波形Ｃ１，Ｃ２，Ｃ３，Ｃ４による
TFT−LCDの駆動を次に説明する。第９図に示
されたドレイン電流−ゲート電圧特性は、TFT
特性の一例である。一般にTFT−LCDを駆動す
るためには、液晶画素に電圧を書き込むTFTの
オン時にはTFTのドレイン電流は約10-6アンペ
ア以上、電圧を保持するTFTのオフ時にはドレ
イン電流は約10-12アンペア以下であればよい。
第９図に示したようにTFTのドレイン電流−ゲ
ート電圧特性は強い非線形特性を有するため、オ
フ電圧が4V、オン電圧が12Vと両者の比が１：
３であつても、状のドレイン電流の条件を満たす
ことができる。
以上は行デコーダ部の駆動法の説明であるが、
列デコーダ部の駆動も液晶の電気光学特性の非線
形特性を利用して同様の方法で駆動できる。ま
た、以上の説明はTFT−LCDの駆動に関する説
明であるが、非線形抵抗素子である金属−絶縁体
−金属（MIM）素子を用いたアクテイブマトリ
ツクスLCDに、本発明を適用した場合において
も同様な駆動法が用いられる。
列デコーダ部の駆動も液晶の電気光学特性の非線
形特性を利用して同様の方法で駆動できる。ま
た、以上の説明はTFT−LCDの駆動に関する説
明であるが、非線形抵抗素子である金属−絶縁体
−金属（MIM）素子を用いたアクテイブマトリ
ツクスLCDに、本発明を適用した場合において
も同様な駆動法が用いられる。
以下実施例に基づいて本発明を詳細に説明す
る。
る。
実施例 １
本実施例は、非線形抵抗素子の一種である金属
−絶縁体−金属（MIM）素子を用いたアクテイ
ブ・マトリツクス型LCDに、本発明を適用した
例である。周辺二端子素子２８には、コンデンサ
素子を用いる。MIM素子及び液晶画素の代表例
の断面図を第３図に示す。デコーダのコンデンサ
素子の代表例の断面図を第４図に示す。
−絶縁体−金属（MIM）素子を用いたアクテイ
ブ・マトリツクス型LCDに、本発明を適用した
例である。周辺二端子素子２８には、コンデンサ
素子を用いる。MIM素子及び液晶画素の代表例
の断面図を第３図に示す。デコーダのコンデンサ
素子の代表例の断面図を第４図に示す。
まず、下部ガラス基板１９上に膜形成工程を説
明する。第３図，第４図において、最初に下部ガ
ラス基板１９をTa2O5、SiO2等の保護層１８で被
覆する。この保護層１８はガラスからのナトリウ
ムイオン等の侵入を防ぐものであるが不可欠なも
のではないので省略できる。この上にタンタル
（Ta）を通常のアルゴン（Ar）中、DCスパツタ
で4000Å形成する。通常のドライ・エツチングを
用いたフオトリソグラフイによりパターン化し、
画素行電極１２と周辺下部電極２１とした。レジ
ストにより被覆した後、0.1wt％クエン酸中で陽
極酸化を行うことにより、画素行電極１２上に
500Åの五酸化タンタル（Ta2O5）からなる絶縁
体層１４、周辺下部電極２１上に、2000Åの
Ta2O5の誘電体２２を形成した。上部電極１５と
周辺上部電極２３とはクロム（Cr）とし、通常
の真空蒸着法により形成後、フオトリソグラフイ
によりパターン化した。画素電極１６は、透明電
極の酸化インジウム−酸化スズ（ITO）とし、マ
グネトロン・スパツタリングにより形成し、通常
のフオト・リソグラフイ法によりパターン化し
た。
明する。第３図，第４図において、最初に下部ガ
ラス基板１９をTa2O5、SiO2等の保護層１８で被
覆する。この保護層１８はガラスからのナトリウ
ムイオン等の侵入を防ぐものであるが不可欠なも
のではないので省略できる。この上にタンタル
（Ta）を通常のアルゴン（Ar）中、DCスパツタ
で4000Å形成する。通常のドライ・エツチングを
用いたフオトリソグラフイによりパターン化し、
画素行電極１２と周辺下部電極２１とした。レジ
ストにより被覆した後、0.1wt％クエン酸中で陽
極酸化を行うことにより、画素行電極１２上に
500Åの五酸化タンタル（Ta2O5）からなる絶縁
体層１４、周辺下部電極２１上に、2000Åの
Ta2O5の誘電体２２を形成した。上部電極１５と
周辺上部電極２３とはクロム（Cr）とし、通常
の真空蒸着法により形成後、フオトリソグラフイ
によりパターン化した。画素電極１６は、透明電
極の酸化インジウム−酸化スズ（ITO）とし、マ
グネトロン・スパツタリングにより形成し、通常
のフオト・リソグラフイ法によりパターン化し
た。
上部ガラス基板２０上の膜形成、パターン化は
下部ガラス基板のそれとほとんど同じである。た
だし、TaとTa2O5は、デコーダ中のコンデンサ
素子の形成のみに用い、MIM素子は形成しない。
又、画素列電極１３はITOであり、通常の単純マ
ルチプレツクスと同じくストライプ状に形成す
る。
下部ガラス基板のそれとほとんど同じである。た
だし、TaとTa2O5は、デコーダ中のコンデンサ
素子の形成のみに用い、MIM素子は形成しない。
又、画素列電極１３はITOであり、通常の単純マ
ルチプレツクスと同じくストライプ状に形成す
る。
以上の製作法により、400本の画素行電極１２
と400本の画素列電極１３とを形成し、画素ピツ
チ0.3mm、400×400画素の表示部を形成した。第
１図に示すごとく、コンデンサ素子により、行・
列デコーダを形成し、各端子行・列電極を各20本
にした。即ち、本発明により、外部への端子数は
800本から80本と１桁の減少をみた。これにより、
駆動用ICの数も20個から２個に減少し、著しい
低コスト化を実現できた。
と400本の画素列電極１３とを形成し、画素ピツ
チ0.3mm、400×400画素の表示部を形成した。第
１図に示すごとく、コンデンサ素子により、行・
列デコーダを形成し、各端子行・列電極を各20本
にした。即ち、本発明により、外部への端子数は
800本から80本と１桁の減少をみた。これにより、
駆動用ICの数も20個から２個に減少し、著しい
低コスト化を実現できた。
これらの上部・下部ガラス基板を、通常のTN
型LCDに用いられている方法で、張り合わせて
シールし、TN型液晶（メルク製、ZLI−1565）
を注入し、偏光板を張ることにより、本発明によ
るLCDを完成した。セル厚は8μｍ、偏光板は日
東電工製のNPF−1100Hである。
型LCDに用いられている方法で、張り合わせて
シールし、TN型液晶（メルク製、ZLI−1565）
を注入し、偏光板を張ることにより、本発明によ
るLCDを完成した。セル厚は8μｍ、偏光板は日
東電工製のNPF−1100Hである。
本実施例によるLCDを1/5バイアスの電圧平均
化法により駆動したところ、コントラスト比５：
１の得られる視野角が、±50°と広く、殆んどスタ
テイツク並の表示特性が得られた。
化法により駆動したところ、コントラスト比５：
１の得られる視野角が、±50°と広く、殆んどスタ
テイツク並の表示特性が得られた。
本実施例では、画素行電極側にMIMを形成し
たが、画素列電極側にMIMを形成することによ
つても、本実施例と同じ機能を有するLCDが実
現できる。
たが、画素列電極側にMIMを形成することによ
つても、本実施例と同じ機能を有するLCDが実
現できる。
又、本実施例では、画素行電極端子と画素列電
極端子との両方にデコーダを設け、マトリツクス
化したが、どちらか一方のみをマトリツクス化す
ることは可能であり、それのみでも端子数は半分
近くに減少する。
極端子との両方にデコーダを設け、マトリツクス
化したが、どちらか一方のみをマトリツクス化す
ることは可能であり、それのみでも端子数は半分
近くに減少する。
実施例 ２
本実施例では周辺二端子素子を第４図に示され
るコンデンサ素子から、第５図に示される抵抗素
子に変えた以外は、全て、実施例１と同じ製法で
試作した。薄膜抵抗体２４は、Ta又は窒化タン
タル（TaN）である。前者はアルゴン中の、後
者は窒素を若干含有するアルゴン中のTaのDCス
パツタリングにより形成した。パターニングはド
ライエツチングによるフオトリソグラフイにより
行つた。又、抵抗値を調整する為に、薄膜抵抗体
２４は適宜、蛇行のパターン等を用いた。
るコンデンサ素子から、第５図に示される抵抗素
子に変えた以外は、全て、実施例１と同じ製法で
試作した。薄膜抵抗体２４は、Ta又は窒化タン
タル（TaN）である。前者はアルゴン中の、後
者は窒素を若干含有するアルゴン中のTaのDCス
パツタリングにより形成した。パターニングはド
ライエツチングによるフオトリソグラフイにより
行つた。又、抵抗値を調整する為に、薄膜抵抗体
２４は適宜、蛇行のパターン等を用いた。
本実施例によるLCDも実施例１と同じく、ス
タテイツク駆動時並の表示特性が得られた。
タテイツク駆動時並の表示特性が得られた。
実施例 ３
本実施例はａ−Si TFTを用いたアクテイブ・
マトリツクスLCDに本発明を適用した例である。
周辺二端子素子にはコンデンサ素子を用いた、
TFT素子及び液晶画素の代表例の断面図を第６
図に示す。デコーダのコンデンサ素子の代表例の
断面図は、既に、第４図に示したとうりである。
本実施例では、行・列デコーダともに下部ガラス
基板側に形成されている。工程は原則的に実施例
１と同じである。第３図，第４図と同一構成部分
は同一番号を付して説明する。
マトリツクスLCDに本発明を適用した例である。
周辺二端子素子にはコンデンサ素子を用いた、
TFT素子及び液晶画素の代表例の断面図を第６
図に示す。デコーダのコンデンサ素子の代表例の
断面図は、既に、第４図に示したとうりである。
本実施例では、行・列デコーダともに下部ガラス
基板側に形成されている。工程は原則的に実施例
１と同じである。第３図，第４図と同一構成部分
は同一番号を付して説明する。
本実施例では最初に、タンタルをDCスパツタ
により、保護層１８の上に形成した。それをドラ
イエツチングによりパターン化し、画素行電極１
２とコンデンサの周辺下部電極とした。これらを
陽極酸化することにより2000ÅのTa2O5を形成
し、ゲート絶縁層２５と誘電体とした。この後は
通常のTFTの製法と同じく、ａ−Si層２６を形
成し、Cr等の金属で、画素列電極と接続電極２
７を形成した。又、デコーダ部の周辺上部電極も
同時に、Crで形成した。その後、ITOで、画素
電極を形成した。
により、保護層１８の上に形成した。それをドラ
イエツチングによりパターン化し、画素行電極１
２とコンデンサの周辺下部電極とした。これらを
陽極酸化することにより2000ÅのTa2O5を形成
し、ゲート絶縁層２５と誘電体とした。この後は
通常のTFTの製法と同じく、ａ−Si層２６を形
成し、Cr等の金属で、画素列電極と接続電極２
７を形成した。又、デコーダ部の周辺上部電極も
同時に、Crで形成した。その後、ITOで、画素
電極を形成した。
上部ガラス基板２０は、保護層１８の上にITO
の対向電極１５をベタに付けたのみである。
の対向電極１５をベタに付けたのみである。
これらの２枚の基板を組み合わせて実施例１と
同じ方法により、TN型LCDを製作した。これを
実施例１と同じ方法で駆動することにより、スタ
テイツク駆動時並の表示特性が得られた。
同じ方法により、TN型LCDを製作した。これを
実施例１と同じ方法で駆動することにより、スタ
テイツク駆動時並の表示特性が得られた。
実施例 ４
本実施例は周辺二端子素子をコンデンサ素子か
ら、第３図に示されたMIM素子に代えた以外は
全て実施例１と同じ製法で試作した。本実施例に
よるLCDも実施例１と同じくスタテイツク駆動
時並の表示性能が得られた。
ら、第３図に示されたMIM素子に代えた以外は
全て実施例１と同じ製法で試作した。本実施例に
よるLCDも実施例１と同じくスタテイツク駆動
時並の表示性能が得られた。
以上説明したように、本発明によれば、大表示
容量の液晶表示装置から外部に取り出す端子数を
１桁程度減少させて端子接続個所の大巾減、駆動
用ICの数の大巾減の実現が可能となり、コスト
低減、装置のコンパクト化に大きく寄与できる効
果を有するものである。
容量の液晶表示装置から外部に取り出す端子数を
１桁程度減少させて端子接続個所の大巾減、駆動
用ICの数の大巾減の実現が可能となり、コスト
低減、装置のコンパクト化に大きく寄与できる効
果を有するものである。
第１図は本発明によるマトリツクス端子型液晶
表示装置の一実施例の回路図、第２図イ，ロは、
アクテイブ・マトリツクス型LCDの一画素の回
路図、第３図は、実施例１・２の一画素の構造断
面図、第４図は、実施例１・３の周辺二端子素子
の構造断面図、第５図は、実施例２の周辺二端子
素子の構造断面図、第６図は、実施例３の一画素
の構造断面図である。第７図は行デコーダの一例
を示す図であり、第８図は端子行電極と端子列電
極に印加される信号とそれにより画素行電極端子
に印加される信号を示した図であり、第９図は、
TFTのドレイン電流−ゲート電圧特性の一例を
示す図である。 １……表示部、２……行デコーダ部、３……列
デコーダ部、４……駆動部、５……画素、６……
画素行電極端子、７……端子行電極、８……端子
列電極、９……画素列電極端子、１０……液晶画
素、１１……非線形抵抗素子、１２……画素行電
極、１３……画素列電極、１４……薄膜トランジ
スタ素子、１５……対向電極（上部電極）、１６
……画素電極、１７……液晶層、１８……画素列
電極、１９……下部ガラス基板、２０……上部ガ
ラス基板、２１……周辺下部電極、２２……誘電
体、２３……周辺上部電極、２４……薄膜抵抗
体、２５……ゲート絶縁層、２６……ｄ−Si層、
２７……接続電極、２８……周辺二端素子。
表示装置の一実施例の回路図、第２図イ，ロは、
アクテイブ・マトリツクス型LCDの一画素の回
路図、第３図は、実施例１・２の一画素の構造断
面図、第４図は、実施例１・３の周辺二端子素子
の構造断面図、第５図は、実施例２の周辺二端子
素子の構造断面図、第６図は、実施例３の一画素
の構造断面図である。第７図は行デコーダの一例
を示す図であり、第８図は端子行電極と端子列電
極に印加される信号とそれにより画素行電極端子
に印加される信号を示した図であり、第９図は、
TFTのドレイン電流−ゲート電圧特性の一例を
示す図である。 １……表示部、２……行デコーダ部、３……列
デコーダ部、４……駆動部、５……画素、６……
画素行電極端子、７……端子行電極、８……端子
列電極、９……画素列電極端子、１０……液晶画
素、１１……非線形抵抗素子、１２……画素行電
極、１３……画素列電極、１４……薄膜トランジ
スタ素子、１５……対向電極（上部電極）、１６
……画素電極、１７……液晶層、１８……画素列
電極、１９……下部ガラス基板、２０……上部ガ
ラス基板、２１……周辺下部電極、２２……誘電
体、２３……周辺上部電極、２４……薄膜抵抗
体、２５……ゲート絶縁層、２６……ｄ−Si層、
２７……接続電極、２８……周辺二端素子。
Claims (1)
- １ 行デコーダ部または列デコーダ部の少なくと
も一方を表示部と同一の基板上に形成してなるマ
トリツクス端子型液晶表示装置であつて、前記表
示部は多数の行電極端子および多数の列電極端子
を有するアクテイブマトリツクス液晶表示装置か
らなり、前記行デコーダ部は前記各行電極端子に
接続し、該各行電極端子を周辺二端子素子を介し
たマトリツクス配線により端子行電極と端子列電
極とに変換し、前記列デコーダ部は前記各列電極
端子に接続し、該各列電極端子を周辺二端子素子
を介したマトリツクス配線により端子行電極と端
子列電極とに変換することを特徴とするマトリツ
クス端子型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60137380A JPS61294414A (ja) | 1985-06-24 | 1985-06-24 | マトリツクス端子型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60137380A JPS61294414A (ja) | 1985-06-24 | 1985-06-24 | マトリツクス端子型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61294414A JPS61294414A (ja) | 1986-12-25 |
| JPH0550727B2 true JPH0550727B2 (ja) | 1993-07-29 |
Family
ID=15197330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60137380A Granted JPS61294414A (ja) | 1985-06-24 | 1985-06-24 | マトリツクス端子型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61294414A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154992A (en) * | 1978-05-29 | 1979-12-06 | Seiko Epson Corp | Semiconductor electrode substrate for liquid crystal panel drive |
-
1985
- 1985-06-24 JP JP60137380A patent/JPS61294414A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61294414A (ja) | 1986-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7354807B2 (en) | Method of fabricating liquid crystal display panel | |
| JP2952744B2 (ja) | 薄膜トランジスター集積装置 | |
| JP3567183B2 (ja) | 液晶表示装置 | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| US20070182872A1 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
| US5087113A (en) | Liquid crystal display device | |
| US8339534B2 (en) | Display device | |
| KR20080009897A (ko) | 액정 표시 장치 | |
| JPH0534673B2 (ja) | ||
| JP2518388B2 (ja) | アクティブマトリクス液晶表示素子 | |
| JPH0677186B2 (ja) | 薄膜デコ−ダ積層型液晶表示装置 | |
| KR960014824B1 (ko) | 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 | |
| US8378354B2 (en) | Liquid crystal display panel for common voltage compensation and manufacturing method of the same | |
| WO2005036653A1 (en) | Thin film transistor, thin film transistor array panel, and display device | |
| US4828370A (en) | Switching element with nonlinear resistive, nonstoichiometric material | |
| US20070146563A1 (en) | Liquid crystal display and method of manufacturing thereof | |
| EP0182484B1 (en) | Liquid crystal display device | |
| JP3724163B2 (ja) | 液晶表示素子及び液晶表示装置 | |
| JP3052361B2 (ja) | アクティブマトリクス液晶表示装置とその製造方法 | |
| JPH0915646A (ja) | アクティブマトリクス液晶表示素子 | |
| JP2868758B1 (ja) | 液晶表示装置 | |
| JP2578942B2 (ja) | アクティブマトリクス液晶表示装置の駆動方法 | |
| JPS61294414A (ja) | マトリツクス端子型液晶表示装置 | |
| JP2578941B2 (ja) | アクティブマトリクス液晶表示装置の駆動方法 | |
| JPH05341318A (ja) | アクティブマトリクス型液晶表示素子 |