JPH0550852B2 - - Google Patents
Info
- Publication number
- JPH0550852B2 JPH0550852B2 JP59098455A JP9845584A JPH0550852B2 JP H0550852 B2 JPH0550852 B2 JP H0550852B2 JP 59098455 A JP59098455 A JP 59098455A JP 9845584 A JP9845584 A JP 9845584A JP H0550852 B2 JPH0550852 B2 JP H0550852B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter
- collector
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/121—BJTs having built-in components
- H10D84/125—BJTs having built-in components the built-in components being resistive elements, e.g. BJT having a built-in ballasting resistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
- H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
（発明の関連する分野）
本発明は半導体装置、特にバイポーラパワート
ランジスタに関するものである。
ランジスタに関するものである。
（従来技術）
所定のコレクタ−エミツタ電圧に対して、故障
が生ずることなくバイポーラトランジスタにより
消費される最大電力によつて、安全動作領域
（SOA）が規定されることは既知である。
が生ずることなくバイポーラトランジスタにより
消費される最大電力によつて、安全動作領域
（SOA）が規定されることは既知である。
また、コレクタ電流の集中と関連する順方向第
２降伏（Is／ｂ）と称される現象によつてバイポ
ーラトランジスタを比較的高い電圧で動作状態に
することも既知である。この現象が誘起すると、
接合温度が際限なく上昇し、トランジスタの劣化
及び故障の原因となる。従つて、トランジスタに
より消費され得る最大電力を制限する必要があ
る。言い換えれば、上記現象を防止するためにト
ランジスタの安全動作領域の範囲を狭めるように
する。
２降伏（Is／ｂ）と称される現象によつてバイポ
ーラトランジスタを比較的高い電圧で動作状態に
することも既知である。この現象が誘起すると、
接合温度が際限なく上昇し、トランジスタの劣化
及び故障の原因となる。従つて、トランジスタに
より消費され得る最大電力を制限する必要があ
る。言い換えれば、上記現象を防止するためにト
ランジスタの安全動作領域の範囲を狭めるように
する。
順方向第２降伏（以下Is／ｂと記す）による不
所望な影響を制限するため、即ち安全動作領域を
増加するために種々の装置を用いることができ
る。これら装置では、特にトランジスタのベース
或いはエミツタ或いはその双方に安定抵抗器を直
列に挿入して使用し、この安全抵抗器によつて、
ベースエミツタ接合全体にわたつて均一に電流を
配分すると共にIs／ｂ現象を防止する反作用成分
を導入し、これにより装置を安定化し、且つ高電
力レベルでの動作を信頼し得るようにする。しか
し、安定抵抗は、ベース及びエミツタの双方で一
定の限界値以上に増大させることはできない。従
つて、パワートランジスタを設計する際に、装置
の用途に関し、これら２つの相反する要求を可能
な限り折衷する必要がある。
所望な影響を制限するため、即ち安全動作領域を
増加するために種々の装置を用いることができ
る。これら装置では、特にトランジスタのベース
或いはエミツタ或いはその双方に安定抵抗器を直
列に挿入して使用し、この安全抵抗器によつて、
ベースエミツタ接合全体にわたつて均一に電流を
配分すると共にIs／ｂ現象を防止する反作用成分
を導入し、これにより装置を安定化し、且つ高電
力レベルでの動作を信頼し得るようにする。しか
し、安定抵抗は、ベース及びエミツタの双方で一
定の限界値以上に増大させることはできない。従
つて、パワートランジスタを設計する際に、装置
の用途に関し、これら２つの相反する要求を可能
な限り折衷する必要がある。
構造の観点からトランジスタ構体の集積部分と
して、複数のベース安定抵抗器を設けるために
は、高抵抗層を用いる必要がある。これら高抵抗
層を得る従来の方法は、例えばイギリス特許第
1482803号明細書（アメリカ合衆国第3860460号明
細書）に記載されているようにベースをピンチン
グすることにある。この例において、ｐ導電型の
ベース領域内にエミツタ領域を囲んで配設された
ｎ導電型の拡散領域によつて、トランジスタのベ
ース接点とエミツタ接合との間に分離ｐ−ｎ接合
を形成し、これにより分布ベース抵抗を増大させ
る利点を有するが、ベース電流が大きな場合に
は、このベース抵抗で電圧降下が大きくなるた
め、トランジスタのベース−エミツタ間電圧VBE
が高い値となる欠点がある。
して、複数のベース安定抵抗器を設けるために
は、高抵抗層を用いる必要がある。これら高抵抗
層を得る従来の方法は、例えばイギリス特許第
1482803号明細書（アメリカ合衆国第3860460号明
細書）に記載されているようにベースをピンチン
グすることにある。この例において、ｐ導電型の
ベース領域内にエミツタ領域を囲んで配設された
ｎ導電型の拡散領域によつて、トランジスタのベ
ース接点とエミツタ接合との間に分離ｐ−ｎ接合
を形成し、これにより分布ベース抵抗を増大させ
る利点を有するが、ベース電流が大きな場合に
は、このベース抵抗で電圧降下が大きくなるた
め、トランジスタのベース−エミツタ間電圧VBE
が高い値となる欠点がある。
上述のように、ベース−エミツタ間電圧VBEの
高いトランジスタは、多くの用途において不所望
である。例えばダーリントン配置で接続された１
対のトランジスタの出力トランジスタをこのトラ
ンジスタとするような場合には、出力トランジス
タのベース−エミツタ間電圧VBEが高いと、駆動
トランジスタのコレクタ−エミツタ飽和電圧と出
力トランジスタのベース−エミツタ電圧との和に
より与えられるダーリントン対のコレクタ−エミ
ツタ飽和電圧VCEsatが著しく高くなる。
高いトランジスタは、多くの用途において不所望
である。例えばダーリントン配置で接続された１
対のトランジスタの出力トランジスタをこのトラ
ンジスタとするような場合には、出力トランジス
タのベース−エミツタ間電圧VBEが高いと、駆動
トランジスタのコレクタ−エミツタ飽和電圧と出
力トランジスタのベース−エミツタ電圧との和に
より与えられるダーリントン対のコレクタ−エミ
ツタ飽和電圧VCEsatが著しく高くなる。
本発明の第１目的は、バイポーラパワートラン
ジスタのベース安定抵抗器の値の限界を除去し、
それによりIs／ｂ現象の誘因に関してトランジス
タの安全動作領域の範囲を広げ得るようにするこ
とにある。
ジスタのベース安定抵抗器の値の限界を除去し、
それによりIs／ｂ現象の誘因に関してトランジス
タの安全動作領域の範囲を広げ得るようにするこ
とにある。
本発明の第２の目的は、高いベース安定抵抗に
より生ずるトランジスタのベース−エミツタ電圧
VBE特性の劣化をも防止せんとすることにある。
より生ずるトランジスタのベース−エミツタ電圧
VBE特性の劣化をも防止せんとすることにある。
本発明の他の目的は、製造処理の更に新たな工
程を追加することなく極めて簡潔且つ簡単な構成
のトランジスタ構体を提供せんとするにある。
程を追加することなく極めて簡潔且つ簡単な構成
のトランジスタ構体を提供せんとするにある。
（発明の開示）
本発明半導体本体により構成されるバイポーラ
パワートランジスタ構体は、少なくとも１個の第
１導電型のコレクタ領域と、該コレクタ領域上に
設けられこれと相俟つて接合を形成すると共にコ
レクタ領域とは反対側に上部表面を有する第１導
電型とは反対導電型のベース領域と、前記上部表
面からベース領域内に延在し、該ベース領域と相
俟つて整合を形成する第１導電型のエミツタ領域
の夫々にオーム接触する第１、第２および第３導
電手段と、上部表面からベース領域内に延在し、
エミツタ−コレクタ通路の外側にベース−コレク
タ接合に沿つてベース領域を横切る抵抗性通路を
画成する接合を前記ベース領域と相俟つて形成す
る第１導電型の追加領域と、ベース領域および追
加領域間にオーム接触を行う第４導電手段とを具
え、該第４導電手段をエミツタ領域に最も近い追
加領域の部分上の上部表面に配置するようにし、
この追加領域によつてエミツタ領域をこれからほ
ぼ一定の距離で囲むとともに第２導電手段によつ
て上部表面で追加領域を囲んで第２導電領域およ
びエミツタ領域間に均一に分布された抵抗が形成
されるようにしたことを特徴とする。
パワートランジスタ構体は、少なくとも１個の第
１導電型のコレクタ領域と、該コレクタ領域上に
設けられこれと相俟つて接合を形成すると共にコ
レクタ領域とは反対側に上部表面を有する第１導
電型とは反対導電型のベース領域と、前記上部表
面からベース領域内に延在し、該ベース領域と相
俟つて整合を形成する第１導電型のエミツタ領域
の夫々にオーム接触する第１、第２および第３導
電手段と、上部表面からベース領域内に延在し、
エミツタ−コレクタ通路の外側にベース−コレク
タ接合に沿つてベース領域を横切る抵抗性通路を
画成する接合を前記ベース領域と相俟つて形成す
る第１導電型の追加領域と、ベース領域および追
加領域間にオーム接触を行う第４導電手段とを具
え、該第４導電手段をエミツタ領域に最も近い追
加領域の部分上の上部表面に配置するようにし、
この追加領域によつてエミツタ領域をこれからほ
ぼ一定の距離で囲むとともに第２導電手段によつ
て上部表面で追加領域を囲んで第２導電領域およ
びエミツタ領域間に均一に分布された抵抗が形成
されるようにしたことを特徴とする。
（実施例）
図面につき本発明の実施例を詳細に説明する。
第１図に既知のnpn型トランジスタの構成を簡
単且つ拡大して示す。図中、符号７，８及び９は
夫々エミツタ、ベース及びコレクタの金属接点で
ある。領域４は分布ベース安定抵抗５の値を高く
するために拡散する。
単且つ拡大して示す。図中、符号７，８及び９は
夫々エミツタ、ベース及びコレクタの金属接点で
ある。領域４は分布ベース安定抵抗５の値を高く
するために拡散する。
本発明によれば、抵抗５を第２図の基本回路図
に示すダイオードによりベース電流IBの所定のス
レシヨルド値でバイパスする。バイパスダイオー
ド１０の動作スレシヨルド値をダイオード自身を
構成するｐ−ｎ接合のスレシヨルド電圧により決
める。この動作スレシヨルド値の代表的な値はシ
リコンの場合周囲温度に対し約0.6Vである。積
IB・RBB′（RBB′はトランジスタの総合ベース抵抗で
ある）が電圧値0.6Vを超えない場合には、バイ
パスダイオード１０は動作状態にならない（か或
いはスレシヨルド値の周辺でわずかに動作する）
が積IB・RBB′が電圧値0.6V以上になる場合には、
抵抗RBB′（図で符号５で示されている）は順方向
にバイアスされたダイオードの抵抗値が低いため
バイパスされる。
に示すダイオードによりベース電流IBの所定のス
レシヨルド値でバイパスする。バイパスダイオー
ド１０の動作スレシヨルド値をダイオード自身を
構成するｐ−ｎ接合のスレシヨルド電圧により決
める。この動作スレシヨルド値の代表的な値はシ
リコンの場合周囲温度に対し約0.6Vである。積
IB・RBB′（RBB′はトランジスタの総合ベース抵抗で
ある）が電圧値0.6Vを超えない場合には、バイ
パスダイオード１０は動作状態にならない（か或
いはスレシヨルド値の周辺でわずかに動作する）
が積IB・RBB′が電圧値0.6V以上になる場合には、
抵抗RBB′（図で符号５で示されている）は順方向
にバイアスされたダイオードの抵抗値が低いため
バイパスされる。
第３図は本発明の実施例を示す。この図から明
かなように半導体構体を２つの点線で２部分に分
割する。全体の構造はエミツタ、ベース及びコレ
クタ電極７，８及び９を夫々有するトランジスタ
を表わしている。一方、この構体内部の２点線間
に延在する区域には分布安定抵抗を配設し、この
分布安定抵抗５は拡散領域４によりベース領域２
をピンチングすることによつて得られ、また寄生
トランジスタをも得られ、この寄生トランジスタ
はベース−エミツタ接合により得られる上述の機
構に従つてダイオード１０の機能を呈する。従つ
て第３図の寄生トランジスタが形成される理由を
説明する。寄生トランジスタのコレクタ接合を形
成するｐ−ｎ接合は、２点線内の分布安定化抵抗
５の下側のベース領域２とコレクタ領域１との間
の境界部分に配置される。寄生トランジスタのエ
ミツタ接合を形成するｐ−ｎ接合はベース領域２
と拡散領域４との間に配置される。本発明のトラ
ンジスタの領域２及び４の表面を金属化層１１に
より接続し、この金属化層１１はこれによりエミ
ツタ金属層７を囲むと共に上記点線を越えて突出
し、これにより領域４と領域２のエミツタ領域３
に最も近い部分との間に表面境界を形成する。
かなように半導体構体を２つの点線で２部分に分
割する。全体の構造はエミツタ、ベース及びコレ
クタ電極７，８及び９を夫々有するトランジスタ
を表わしている。一方、この構体内部の２点線間
に延在する区域には分布安定抵抗を配設し、この
分布安定抵抗５は拡散領域４によりベース領域２
をピンチングすることによつて得られ、また寄生
トランジスタをも得られ、この寄生トランジスタ
はベース−エミツタ接合により得られる上述の機
構に従つてダイオード１０の機能を呈する。従つ
て第３図の寄生トランジスタが形成される理由を
説明する。寄生トランジスタのコレクタ接合を形
成するｐ−ｎ接合は、２点線内の分布安定化抵抗
５の下側のベース領域２とコレクタ領域１との間
の境界部分に配置される。寄生トランジスタのエ
ミツタ接合を形成するｐ−ｎ接合はベース領域２
と拡散領域４との間に配置される。本発明のトラ
ンジスタの領域２及び４の表面を金属化層１１に
より接続し、この金属化層１１はこれによりエミ
ツタ金属層７を囲むと共に上記点線を越えて突出
し、これにより領域４と領域２のエミツタ領域３
に最も近い部分との間に表面境界を形成する。
金属化層１１を設けない場合には、トランジス
タの動作時に寄生トランジスタTpのエミツタ接
合をバイアスすることができない。しかし金属化
層１１を設けることにより、寄生トランジスタ
Tpのエミツタ電位E′はトランジスタの内部ベー
ス電位にリンクされるようになる。
タの動作時に寄生トランジスタTpのエミツタ接
合をバイアスすることができない。しかし金属化
層１１を設けることにより、寄生トランジスタ
Tpのエミツタ電位E′はトランジスタの内部ベー
ス電位にリンクされるようになる。
従つて第３図のトランジスタを第４図の等価回
路で表わすことができる。
路で表わすことができる。
トランジスタの動作中に寄生トランジスタのコ
レクタ−ベース接合が如何にバイアスされていて
も寄生トランジスタのエミツタ−ベース接合は、
常時順方向バイアスされているものとすると、基
本的には第４図の回路図は第２図の回路図と電気
的に等価となることは明らかである。
レクタ−ベース接合が如何にバイアスされていて
も寄生トランジスタのエミツタ−ベース接合は、
常時順方向バイアスされているものとすると、基
本的には第４図の回路図は第２図の回路図と電気
的に等価となることは明らかである。
この等価回路図（第２図）において、当業者に
既知である数学的計算を省略し、平均値を用いて
ベース電流IBを計算する。例えばRBB′＝10オーム
の場合、IBVBE′／RBB′0.6／1060ｍＡとなり、
トラン ジスタの代表的利得hFE＝40の場合、コレクタ電
流は、Ic＝hFE・IB＝40・0.06＝2.4Aとなる。即ち
抵抗RBB′＝10オームは前記電流値まで有効である
が、それ以上では有効でない。前記電流値以上の
値では、寄生トランジスタの順方向バイアスされ
た接合によりRBB′をバイパスし、従つて抵抗
RBB′を通過する電流値は著しく小さくなる。
既知である数学的計算を省略し、平均値を用いて
ベース電流IBを計算する。例えばRBB′＝10オーム
の場合、IBVBE′／RBB′0.6／1060ｍＡとなり、
トラン ジスタの代表的利得hFE＝40の場合、コレクタ電
流は、Ic＝hFE・IB＝40・0.06＝2.4Aとなる。即ち
抵抗RBB′＝10オームは前記電流値まで有効である
が、それ以上では有効でない。前記電流値以上の
値では、寄生トランジスタの順方向バイアスされ
た接合によりRBB′をバイパスし、従つて抵抗
RBB′を通過する電流値は著しく小さくなる。
従つて、本発明は次のような利点を提供する。
(1) トランジスタのベース・エミツタ間電圧VBE
は減少しない。その理由は上記スレシヨルド電
流値以上の電流では、ベース・エミツタ間電圧
VBEに決定的影響を及ぼす電圧降下RBB′・IBが
もはやベース電流IBの増加に何等役割を果たさ
ないためである。
は減少しない。その理由は上記スレシヨルド電
流値以上の電流では、ベース・エミツタ間電圧
VBEに決定的影響を及ぼす電圧降下RBB′・IBが
もはやベース電流IBの増加に何等役割を果たさ
ないためである。
(2) 順方向第２降伏（Is／ｂ）現象により影響さ
れる安全動作領域が著しく増加し、正確には第
５図の点線に示される量だけ増加する。
れる安全動作領域が著しく増加し、正確には第
５図の点線に示される量だけ増加する。
第５図のグラフ図は、より一般的及び明確に
本発明の利点を示している。
本発明の利点を示している。
従来技術を用いて構成されるトランジスタは
連続曲線２４−２６で示される第２降伏（Is／
ｂ）により制限される安全動作領域（SOA）
を有している。この安全動作領域（SOA）は、
ベースに直列に安定抵抗を挿入することにより
増加させ得るが、この場合SOAは連続曲線１
９−１７により制限されるようになり、結局ト
ランジスタは高いベース・エミツタ電圧VBEを
有するようになるので著しく不利となる。
連続曲線２４−２６で示される第２降伏（Is／
ｂ）により制限される安全動作領域（SOA）
を有している。この安全動作領域（SOA）は、
ベースに直列に安定抵抗を挿入することにより
増加させ得るが、この場合SOAは連続曲線１
９−１７により制限されるようになり、結局ト
ランジスタは高いベース・エミツタ電圧VBEを
有するようになるので著しく不利となる。
本発明によるトランジスタは曲線区域２４−
２７−１７−１５により制限される安全動作領
域を有し、その曲線区域で高いベース安定抵抗
状態から低いベース安定抵抗状態への推移即ち
部分１８から水平区域２７を通り部分２５への
推移がバイパスダイオードの動作によるように
なる。この場合には、バイパスダイオードが作
動し始める点までトランジスタが高抵抗RBB′を
有するため、本発明によるトランジスタの安全
動作領域が増加するのは明らかである。
２７−１７−１５により制限される安全動作領
域を有し、その曲線区域で高いベース安定抵抗
状態から低いベース安定抵抗状態への推移即ち
部分１８から水平区域２７を通り部分２５への
推移がバイパスダイオードの動作によるように
なる。この場合には、バイパスダイオードが作
動し始める点までトランジスタが高抵抗RBB′を
有するため、本発明によるトランジスタの安全
動作領域が増加するのは明らかである。
バイパスダイオードの動作は、トランジスタ
のベース・エミツタ電圧VBEに与える悪影響
を、水平区域２７に制限される電流値より高い
値に対して防止することができる。
のベース・エミツタ電圧VBEに与える悪影響
を、水平区域２７に制限される電流値より高い
値に対して防止することができる。
(3) 更に、第３図のトランジスタの構体の例にお
いて、第４図の回路図から明らかなように寄生
トランジスタTpはダーリントン対の駆動トラ
ンジスタを形成し、これがため寄生トランジス
タの利得hFEが１より大きくなる場合、ダーリ
ントン効果により装置全体にわたる利得を増大
させることができる。
いて、第４図の回路図から明らかなように寄生
トランジスタTpはダーリントン対の駆動トラ
ンジスタを形成し、これがため寄生トランジス
タの利得hFEが１より大きくなる場合、ダーリ
ントン効果により装置全体にわたる利得を増大
させることができる。
結論において、上述の既知の設計規準及び方
法を用いることによつて、従来のベース安定抵
抗の制限による欠点を有さず、製造コストを増
加させずにトランジスタの高電流及び高電圧状
態での使用を改善し得るバイポーラトランジス
タを提供することができる。
法を用いることによつて、従来のベース安定抵
抗の制限による欠点を有さず、製造コストを増
加させずにトランジスタの高電流及び高電圧状
態での使用を改善し得るバイポーラトランジス
タを提供することができる。
しかし、本発明は説明及び図示した一実施例
に限らず、多くの変更例が考えられることは明
らかである。
に限らず、多くの変更例が考えられることは明
らかである。
第１図は従来のトランジスタの部分を示す拡大
不等角投影図、第２図は、本発明のトランジスタ
の基礎電気回路図、第３図は本発明によるトラン
ジスタの部分を示す拡大不等角投影図、第４図は
本発明のトランジスタ構体の等価回路図、第５図
は、第１図の安全動作領域（SOA）及び本発明
により増加した安全動作領域（SOA）を示すグ
ラフ図である。 ２……ベース領域、３……エミツタ領域、４…
…拡散領域、５……分布安定抵抗（RBB′、７……
エミツタ接点、８……ベース接点、９……コレク
タ接点、１０……バイパスダイオード、１１……
金属化層、１２……寄生トランジスタ（TP）。
不等角投影図、第２図は、本発明のトランジスタ
の基礎電気回路図、第３図は本発明によるトラン
ジスタの部分を示す拡大不等角投影図、第４図は
本発明のトランジスタ構体の等価回路図、第５図
は、第１図の安全動作領域（SOA）及び本発明
により増加した安全動作領域（SOA）を示すグ
ラフ図である。 ２……ベース領域、３……エミツタ領域、４…
…拡散領域、５……分布安定抵抗（RBB′、７……
エミツタ接点、８……ベース接点、９……コレク
タ接点、１０……バイパスダイオード、１１……
金属化層、１２……寄生トランジスタ（TP）。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも１個の第１導電型のコレクタ領域
と、該コレクタ領域上に設けられこれと相俟つて
接合を形成すると共にコレクタ領域とは反対側に
上部表面を有する第１導電型とは反対導電型のベ
ース領域と、前記上部表面からベース領域内に延
在し、該ベース領域と相俟つて接合を形成する第
１導電型のエミツタ領域の夫々にオーム接触する
第１、第２および第３導電手段と、上部表面から
ベース領域内に延在し、エミツタ−コレクタ通路
の外側にベース−コレクタ接合に沿つてベース領
域を横切る抵抗性通路を画成する接合を前記ベー
ス領域と相俟つて形成する第１導電型の追加領域
と、ベース領域および追加領域間にオーム接触を
行う第４導電手段とを具え、該第４導電手段をエ
ミツタ領域に最も近い追加領域の部分上の上部表
面に配置するようにし、この追加領域によつてエ
ミツタ領域をこれからほぼ一定の距離で囲むとと
もに第２導電手段によつて上部表面で追加領域を
囲んで第２導電領域およびエミツタ領域間に均一
に分布された抵抗が形成されるようにしたことを
特徴とする半導体本体により構成されるバイポー
ラパワートランジスタ構体。 ２ 第４導電手段を連続金属層とすることを特徴
とする特許請求の範囲第１項記載のバイポーラパ
ワートランジスタ構体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT6613A/83 | 1983-05-16 | ||
| IT06613/83A IT1221867B (it) | 1983-05-16 | 1983-05-16 | Struttura di transistore bipolare di potenza con resistenza di bilanciamento di base incroporata by-passable |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59219961A JPS59219961A (ja) | 1984-12-11 |
| JPH0550852B2 true JPH0550852B2 (ja) | 1993-07-30 |
Family
ID=11121419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59098455A Granted JPS59219961A (ja) | 1983-05-16 | 1984-05-16 | バイポ−ラパワ−トランジスタ構体 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4800416A (ja) |
| JP (1) | JPS59219961A (ja) |
| DE (1) | DE3417887C2 (ja) |
| FR (1) | FR2546335B1 (ja) |
| GB (1) | GB2140204B (ja) |
| IT (1) | IT1221867B (ja) |
| MT (1) | MTP949B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2204445B (en) * | 1987-03-06 | 1991-04-24 | Texas Instruments Ltd | Semiconductor switch |
| IT1230895B (it) * | 1989-06-22 | 1991-11-08 | Sgs Thomson Microelectronics | Transistore di potenza integrabile con ottimizzazione dei fenomeni di rottura secondaria diretta. |
| GB8914554D0 (en) * | 1989-06-24 | 1989-08-16 | Lucas Ind Plc | Semiconductor device |
| DE58908843D1 (de) * | 1989-10-30 | 1995-02-09 | Siemens Ag | Eingangsschutzstruktur für integrierte Schaltungen. |
| US5321279A (en) * | 1992-11-09 | 1994-06-14 | Texas Instruments Incorporated | Base ballasting |
| US5684326A (en) * | 1995-02-24 | 1997-11-04 | Telefonaktiebolaget L.M. Ericsson | Emitter ballast bypass for radio frequency power transistors |
| US5939739A (en) * | 1996-05-31 | 1999-08-17 | The Whitaker Corporation | Separation of thermal and electrical paths in flip chip ballasted power heterojunction bipolar transistors |
| US6455919B1 (en) | 2001-03-19 | 2002-09-24 | International Business Machines Corporation | Internally ballasted silicon germanium transistor |
| KR100451752B1 (ko) * | 2002-02-06 | 2004-10-08 | 엘지전자 주식회사 | 베이스 밸러스팅 캐패시터를 갖는 이종접합 바이폴라트랜지스터 |
| US6784747B1 (en) | 2003-03-20 | 2004-08-31 | Analog Devices, Inc. | Amplifier circuit |
| US6816015B2 (en) | 2003-03-27 | 2004-11-09 | Analog Devices, Inc. | Amplifier circuit having a plurality of first and second base resistors |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL260481A (ja) * | 1960-02-08 | |||
| GB1319037A (en) * | 1971-03-26 | 1973-05-31 | Ferranti Ltd | Transistors |
| BE791487A (fr) * | 1971-11-18 | 1973-03-16 | Rca Corp | Dispositif semiconducteur |
| GB1403457A (en) * | 1973-01-02 | 1975-08-28 | Motorola Inc | Single diffused monolithic darlington circuit and manufacture thereof |
| US3858234A (en) * | 1973-01-08 | 1974-12-31 | Motorola Inc | Transistor having improved safe operating area |
| US3836995A (en) * | 1973-05-25 | 1974-09-17 | Rca Corp | Semiconductor darlington circuit |
| NL7312547A (nl) * | 1973-09-12 | 1975-03-14 | Philips Nv | Halfgeleiderinrichting, werkwijze ter vervaardiging daarvan en schakeling bevattende de inrichting. |
| US4136355A (en) * | 1976-02-10 | 1979-01-23 | Matsushita Electronics Corporation | Darlington transistor |
| IT1094080B (it) * | 1978-04-20 | 1985-07-26 | Ates Componenti Elettron | Dispositivo a semiconduttore protetto contro le sovratensioni |
| FR2458904A1 (fr) * | 1979-06-12 | 1981-01-02 | Thomson Csf | Circuit integre monolithique equivalent a un transistor associe a trois diodes anti-saturation |
| JPS5658261A (en) * | 1979-10-18 | 1981-05-21 | Toshiba Corp | Semiconductor device |
-
1983
- 1983-05-16 IT IT06613/83A patent/IT1221867B/it active
-
1984
- 1984-03-16 FR FR8404062A patent/FR2546335B1/fr not_active Expired
- 1984-04-03 GB GB08408549A patent/GB2140204B/en not_active Expired
- 1984-05-08 US US06/608,084 patent/US4800416A/en not_active Expired - Lifetime
- 1984-05-14 DE DE3417887A patent/DE3417887C2/de not_active Expired - Fee Related
- 1984-05-14 MT MT949A patent/MTP949B/xx unknown
- 1984-05-16 JP JP59098455A patent/JPS59219961A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| MTP949B (en) | 1985-07-11 |
| IT1221867B (it) | 1990-07-12 |
| IT8306613A0 (it) | 1983-05-16 |
| GB2140204A (en) | 1984-11-21 |
| GB2140204B (en) | 1986-12-31 |
| FR2546335B1 (fr) | 1988-07-08 |
| FR2546335A1 (fr) | 1984-11-23 |
| DE3417887A1 (de) | 1984-11-22 |
| US4800416A (en) | 1989-01-24 |
| DE3417887C2 (de) | 1998-07-23 |
| GB8408549D0 (en) | 1984-05-16 |
| JPS59219961A (ja) | 1984-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3990092A (en) | Resistance element for semiconductor integrated circuit | |
| JPH0324791B2 (ja) | ||
| US4543593A (en) | Semiconductor protective device | |
| JPH0550852B2 (ja) | ||
| JPH0732196B2 (ja) | モノリシツク集積電力半導体装置 | |
| US4500900A (en) | Emitter ballast resistor configuration | |
| US3702955A (en) | Multiple emitter transistor apparatus | |
| JPS5967670A (ja) | 半導体装置 | |
| US4807009A (en) | Lateral transistor | |
| JPH0465552B2 (ja) | ||
| US3821780A (en) | Double mesa transistor with integral bleeder resistors | |
| US3702947A (en) | Monolithic darlington transistors with common collector and seperate subcollectors | |
| US4160986A (en) | Bipolar transistors having fixed gain characteristics | |
| JP3179630B2 (ja) | エピタキシャル・タブ・バイアス構体及び集積回路 | |
| JPS6331943B2 (ja) | ||
| JPS6211787B2 (ja) | ||
| JP4031640B2 (ja) | 半導体装置 | |
| KR100190352B1 (ko) | 기생전류에 보호되는 수직형 모놀리식 반도체 전력소자 | |
| US4604640A (en) | Darlington transistors | |
| JP2665820B2 (ja) | ラテラルトランジスタ | |
| JP2940377B2 (ja) | ２方向性２端子サイリスタ | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPS5915215B2 (ja) | 誘導負荷駆動用増幅回路 | |
| US4785339A (en) | Integrated lateral PNP transistor and current limiting resistor | |
| JPH0130308B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |