JPH0551203B2 - - Google Patents
Info
- Publication number
- JPH0551203B2 JPH0551203B2 JP61259733A JP25973386A JPH0551203B2 JP H0551203 B2 JPH0551203 B2 JP H0551203B2 JP 61259733 A JP61259733 A JP 61259733A JP 25973386 A JP25973386 A JP 25973386A JP H0551203 B2 JPH0551203 B2 JP H0551203B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- amplifier circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/30—Hydrogen technology
- Y02E60/50—Fuel cells
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、例えば電話機や無線機の音声信号増
幅用として使用される増幅回路の改良に関する。
幅用として使用される増幅回路の改良に関する。
（従来の技術）
従来、この種の増幅回路として例えば次のよう
な回路が知られている。第４図はその回路構成を
示すもので、この回路は作動増幅回路７と、ベー
ス接地増幅回路８とカレントミラー回路９と、出
力回路を構成するダーリントン回路１０および出
力トランジスタＱ１１とから構成される。このう
ち差動増幅回路７は、トランジスタＱ７１，Ｑ７
２，Ｑ７３および抵抗Ｒ７１，Ｒ７２，Ｒ７３を
図示する如く差動構成に接続したもので、入力端
子１２より入力された入力信号電圧と基準電圧と
の差出力を発生する。ベース接地増幅回路８はト
ランジスタＱ８１，Ｑ８２，Ｑ８３からなり、カ
レントミラー回路９と協動して上記差動増幅回路
８の差出力を増幅して出力するものである。尚、
１１は信号出力端子で、Ｃ１０は発振防止用のコ
ンデンサ、Ｃ１２は入力カツプリングコンデンサ
である。またＲ１２およびＲ１３は、この増幅回
路を反転増幅器として使用する場合の電圧増幅度
を決める抵抗であり、ちなみにこの場合の電圧増
幅度Avは Av＝−R13／R12 で表わされる。尚、１３は反転増幅器として用い
る場合の信号入力端子である。
な回路が知られている。第４図はその回路構成を
示すもので、この回路は作動増幅回路７と、ベー
ス接地増幅回路８とカレントミラー回路９と、出
力回路を構成するダーリントン回路１０および出
力トランジスタＱ１１とから構成される。このう
ち差動増幅回路７は、トランジスタＱ７１，Ｑ７
２，Ｑ７３および抵抗Ｒ７１，Ｒ７２，Ｒ７３を
図示する如く差動構成に接続したもので、入力端
子１２より入力された入力信号電圧と基準電圧と
の差出力を発生する。ベース接地増幅回路８はト
ランジスタＱ８１，Ｑ８２，Ｑ８３からなり、カ
レントミラー回路９と協動して上記差動増幅回路
８の差出力を増幅して出力するものである。尚、
１１は信号出力端子で、Ｃ１０は発振防止用のコ
ンデンサ、Ｃ１２は入力カツプリングコンデンサ
である。またＲ１２およびＲ１３は、この増幅回
路を反転増幅器として使用する場合の電圧増幅度
を決める抵抗であり、ちなみにこの場合の電圧増
幅度Avは Av＝−R13／R12 で表わされる。尚、１３は反転増幅器として用い
る場合の信号入力端子である。
一方、第５図は上記増幅回路を駆動する電源回
路の構成を示すものである。この回路は電源入力
端子１ａと接地端子１ｂとの間にバンドギヤツプ
形の定電流源３と、そのスタータ回路４と、基準
となるPNP形カレントミラー回路をNPN形カレ
ントミラー回路に変換する回路５と、定電圧源６
とをそれぞれ接続したものである。このうち先ず
定電流源３は、トランジスタＱ３１〜Ｑ３４およ
び抵抗Ｒ３１〜Ｒ３３を図示する如く接続したも
ので、トランジスタＱ３３，Ｑ３４のエミツタ面
積比Ｎと抵抗Ｒ３３とにより定まる定電流１ １＝VT／R33lnN を出力する。但しVTはVT＝KT／ｑ≒26ｍＶで
あり、Ｋはボルツマン定数、Ｔは絶対温度、ｑは
電気素量である。
路の構成を示すものである。この回路は電源入力
端子１ａと接地端子１ｂとの間にバンドギヤツプ
形の定電流源３と、そのスタータ回路４と、基準
となるPNP形カレントミラー回路をNPN形カレ
ントミラー回路に変換する回路５と、定電圧源６
とをそれぞれ接続したものである。このうち先ず
定電流源３は、トランジスタＱ３１〜Ｑ３４およ
び抵抗Ｒ３１〜Ｒ３３を図示する如く接続したも
ので、トランジスタＱ３３，Ｑ３４のエミツタ面
積比Ｎと抵抗Ｒ３３とにより定まる定電流１ １＝VT／R33lnN を出力する。但しVTはVT＝KT／ｑ≒26ｍＶで
あり、Ｋはボルツマン定数、Ｔは絶対温度、ｑは
電気素量である。
また定電圧源６は、トランジスタＱ６１〜Ｑ６
８および抵抗Ｒ６１〜Ｒ６４を図示する如く接続
したもので、抵抗Ｒ６３、トランジスタＱ６７の
ベース・エミツタ間電圧VBEおよび抵抗Ｒ６３に
流れる電流I2により設定される定電圧Vref Vref＝VBE＋２・R63 を発生する。また、この定電圧の出力端子２と接
地端子１ｂとの間には、定電圧源６のインピーダ
ンスを低下させるためにバイパスコンデンサＣ２
が接続してある。したがつて、上記定電圧源６か
ら発生される定電圧Vrefは、このバイパスコン
デンサＣ２の容量、定電圧源６の抵抗Ｒ６２の値
で決まるトランジスタＱ６２のコレクタ電流によ
り決定される時定数に従つて立上がる。すなわ
ち、上記定電圧Vrefは電源電圧Vccに比べて立上
がり遅れを有する。
８および抵抗Ｒ６１〜Ｒ６４を図示する如く接続
したもので、抵抗Ｒ６３、トランジスタＱ６７の
ベース・エミツタ間電圧VBEおよび抵抗Ｒ６３に
流れる電流I2により設定される定電圧Vref Vref＝VBE＋２・R63 を発生する。また、この定電圧の出力端子２と接
地端子１ｂとの間には、定電圧源６のインピーダ
ンスを低下させるためにバイパスコンデンサＣ２
が接続してある。したがつて、上記定電圧源６か
ら発生される定電圧Vrefは、このバイパスコン
デンサＣ２の容量、定電圧源６の抵抗Ｒ６２の値
で決まるトランジスタＱ６２のコレクタ電流によ
り決定される時定数に従つて立上がる。すなわ
ち、上記定電圧Vrefは電源電圧Vccに比べて立上
がり遅れを有する。
そして電源回路は、電源入力端子１ａから入力
された電源電圧Vccを接続端子Ｊ１を経てそのま
ま前記増幅回路に電源電圧として供給し、かつ定
電圧源６により再生された定電圧Vrefを差動増
幅回路のトランジスタＱ７１のベースに基準電圧
として供給する。また電源回路は、変換回路５の
PNP形カレントミラー回路のベース電圧を接続
端子Ｊ２を経たのち抵抗Ｒ１１を介して増幅回路
の出力トランジスタＱ１１にバイアス電圧として
供給し、かつ上記変換回路５のNPN形カレント
ミラーのベース電圧を接続端子Ｊ３を経て増幅回
路のトランジスタＱ７３およびトランジスタＱ３
のベースにそれぞれ供給している。
された電源電圧Vccを接続端子Ｊ１を経てそのま
ま前記増幅回路に電源電圧として供給し、かつ定
電圧源６により再生された定電圧Vrefを差動増
幅回路のトランジスタＱ７１のベースに基準電圧
として供給する。また電源回路は、変換回路５の
PNP形カレントミラー回路のベース電圧を接続
端子Ｊ２を経たのち抵抗Ｒ１１を介して増幅回路
の出力トランジスタＱ１１にバイアス電圧として
供給し、かつ上記変換回路５のNPN形カレント
ミラーのベース電圧を接続端子Ｊ３を経て増幅回
路のトランジスタＱ７３およびトランジスタＱ３
のベースにそれぞれ供給している。
さて、このような構成において、電源を投入し
電源入力端子１ａに第６図ａに示す如く電源電圧
Vccを印加すると、この電源電圧Vccの印加に応
じて変換回路５のPNP形カレントミラーのベー
ス電圧（Vcc−VBE）が第６図ｂに示す如く即時
立上がる。このため、増幅回路の出力トランジス
タＱ１１は上記ベース電圧により即時オン状態と
なる。また、変換回路５のNPN形カレントミラ
ーのベース電圧も第６図ｃに示す如く即時立上が
る。これに対し定電圧源６から発生される定電圧
Vrefは、先に述べたようにコンデンサＣ２とト
ランジスタＱ６２のコレクタ電流とにより決まる
時定数により立上がりが例えば第６図ｄに示す如
く遅れる。このため、増幅回路の差動増幅回路
７、ベース接地増幅回路８およびカレントミラー
回路９は、電源投入直後にはいずれもまだ非動作
状態になつている。したがつて、この電源投入直
後において増幅回路の信号出力端子１１からは、
上記出力トランジスタＱ１１を介して電源電圧
Vcc（正確には電源電圧VccからトランジスタＱ
１１の飽和電圧を引いた電圧）が第７図ｂに示す
如く出力される。
電源入力端子１ａに第６図ａに示す如く電源電圧
Vccを印加すると、この電源電圧Vccの印加に応
じて変換回路５のPNP形カレントミラーのベー
ス電圧（Vcc−VBE）が第６図ｂに示す如く即時
立上がる。このため、増幅回路の出力トランジス
タＱ１１は上記ベース電圧により即時オン状態と
なる。また、変換回路５のNPN形カレントミラ
ーのベース電圧も第６図ｃに示す如く即時立上が
る。これに対し定電圧源６から発生される定電圧
Vrefは、先に述べたようにコンデンサＣ２とト
ランジスタＱ６２のコレクタ電流とにより決まる
時定数により立上がりが例えば第６図ｄに示す如
く遅れる。このため、増幅回路の差動増幅回路
７、ベース接地増幅回路８およびカレントミラー
回路９は、電源投入直後にはいずれもまだ非動作
状態になつている。したがつて、この電源投入直
後において増幅回路の信号出力端子１１からは、
上記出力トランジスタＱ１１を介して電源電圧
Vcc（正確には電源電圧VccからトランジスタＱ
１１の飽和電圧を引いた電圧）が第７図ｂに示す
如く出力される。
そうして出力端子１１から電源電圧Vccに相当
する電圧が出力されると、この電圧は帰還抵抗Ｒ
１３を介して差動増幅回路７のトランジスタＱ７
２のベースに供給されるため、トランジスタＱ７
２がオン状態となつてそのコレクタ電圧は低下す
る。一方、このとき基準電圧Vrefはまだ十分に
立上がつていないため、トランジスタＱ７１は高
インピーダンスを保持している。このため、上記
各トランジスタＱ７１，Ｑ７２のコレクタ電流間
には差が生じ、これに応じてベース接地増幅回路
８のトランジスタＱ８１，Ｑ８２のコレクタ電流
間にも差が発生する。そうすると、カレントミラ
ー回路９によりダーリントン回路のトランジスタ
Ｑ１０１のベースに上記各トランジスタＱ８１，
Ｑ８２のコレクタ電流の差の２倍に相当する電流
が供給され、この結果トランジスタＱ１０１がオ
ン状態になつて信号出力端子１１の出力電圧値は
第７図ｂに示す如く低下する。そして、この出力
電圧の値は基準電圧の立上がりに追従して変化
し、最終的に第７図ｂに示す如く基準電圧Vref
値で安定化する。したがつて、この状態で以後信
号入力端子２から例えば音声信号が入力すれば、
この音声信号は増幅回路で増幅されて図示しない
スピーカなどに供給され、音声として出力される
ことになる。
する電圧が出力されると、この電圧は帰還抵抗Ｒ
１３を介して差動増幅回路７のトランジスタＱ７
２のベースに供給されるため、トランジスタＱ７
２がオン状態となつてそのコレクタ電圧は低下す
る。一方、このとき基準電圧Vrefはまだ十分に
立上がつていないため、トランジスタＱ７１は高
インピーダンスを保持している。このため、上記
各トランジスタＱ７１，Ｑ７２のコレクタ電流間
には差が生じ、これに応じてベース接地増幅回路
８のトランジスタＱ８１，Ｑ８２のコレクタ電流
間にも差が発生する。そうすると、カレントミラ
ー回路９によりダーリントン回路のトランジスタ
Ｑ１０１のベースに上記各トランジスタＱ８１，
Ｑ８２のコレクタ電流の差の２倍に相当する電流
が供給され、この結果トランジスタＱ１０１がオ
ン状態になつて信号出力端子１１の出力電圧値は
第７図ｂに示す如く低下する。そして、この出力
電圧の値は基準電圧の立上がりに追従して変化
し、最終的に第７図ｂに示す如く基準電圧Vref
値で安定化する。したがつて、この状態で以後信
号入力端子２から例えば音声信号が入力すれば、
この音声信号は増幅回路で増幅されて図示しない
スピーカなどに供給され、音声として出力される
ことになる。
ところが、この様な従来の増幅回路は、電源電
圧Vccと基準電圧Vrefとの立上がり時間の違いに
より、上記したように電源投入直後に信号出力端
子１１から第７図ｂに示すようなパルス状の電圧
（数ｍsec）が出力され、この電圧がスピーカから
そのまま耳障りな雑音として出力される欠点があ
つた。また、この欠点を除去するために、出力回
路にコンデンサなどからなる雑音吸収回路を設け
ることが考えられるが、このようにすると正規の
音声信号に波形歪み等の悪影響を及ぼすことにな
るため好ましくなかつた。
圧Vccと基準電圧Vrefとの立上がり時間の違いに
より、上記したように電源投入直後に信号出力端
子１１から第７図ｂに示すようなパルス状の電圧
（数ｍsec）が出力され、この電圧がスピーカから
そのまま耳障りな雑音として出力される欠点があ
つた。また、この欠点を除去するために、出力回
路にコンデンサなどからなる雑音吸収回路を設け
ることが考えられるが、このようにすると正規の
音声信号に波形歪み等の悪影響を及ぼすことにな
るため好ましくなかつた。
（発明が解決しようとする問題点）
以上のように従来の回路は、電源投入直後にパ
ルス状の雑音が発生するという問題点を有するも
ので、本発明はこの点に着目し、電源投入直後に
パルス状の電圧が出力されないようにして不要な
雑音の発生を確実に阻止し、かつ正規の信号には
何ら悪影響を及ぼさず、しかも時定数を適宜設定
した遅延回路を新たに設けることなく簡単な回路
構成で実現でき、さらには不必要な立上がり遅れ
を生じない増幅回路を提供しようとするものであ
る。
ルス状の雑音が発生するという問題点を有するも
ので、本発明はこの点に着目し、電源投入直後に
パルス状の電圧が出力されないようにして不要な
雑音の発生を確実に阻止し、かつ正規の信号には
何ら悪影響を及ぼさず、しかも時定数を適宜設定
した遅延回路を新たに設けることなく簡単な回路
構成で実現でき、さらには不必要な立上がり遅れ
を生じない増幅回路を提供しようとするものであ
る。
［発明の構成］
（問題点を解決をするための手段）
本発明は、第１図に示す如く電源回路から出力
される定電圧を基準電圧として入力信号の増幅を
行なう増幅回路本体Ａに加えて、出力バイアス回
路Ｂを設け、この出力バイアス回路Ｂにより、上
記電源回路から発生されて上記増幅回路本体Ａに
基準電圧として供給される上記定電圧を基に所定
のバイアス電流を発生してこのバイアス電流を上
記増幅回路本体Ａの出力回路Ｃに供給するように
したものである。
される定電圧を基準電圧として入力信号の増幅を
行なう増幅回路本体Ａに加えて、出力バイアス回
路Ｂを設け、この出力バイアス回路Ｂにより、上
記電源回路から発生されて上記増幅回路本体Ａに
基準電圧として供給される上記定電圧を基に所定
のバイアス電流を発生してこのバイアス電流を上
記増幅回路本体Ａの出力回路Ｃに供給するように
したものである。
（作用）
この結果、電源投入時において増幅回路本体Ａ
の出力回路Ｃには、電源回路から立上がり遅れを
有して発生される定電圧と同じ立上がり特性を有
するバイアス電流が供給されることになるため、
出力開始Ｃと増幅回路本体の他の回路との間の立
上がり特性は一致することになる。このため、信
号出力端子の出力電圧は上記定電流の立上がり特
性に従つて徐々に立上がることになり、パルス状
電圧は出力されない。したがつて、電源投入直後
の不要な雑音の発生は確実に防止される。
の出力回路Ｃには、電源回路から立上がり遅れを
有して発生される定電圧と同じ立上がり特性を有
するバイアス電流が供給されることになるため、
出力開始Ｃと増幅回路本体の他の回路との間の立
上がり特性は一致することになる。このため、信
号出力端子の出力電圧は上記定電流の立上がり特
性に従つて徐々に立上がることになり、パルス状
電圧は出力されない。したがつて、電源投入直後
の不要な雑音の発生は確実に防止される。
さらに本発明であれば、電源回路から発生され
る定電圧が有する立上がり特性をそのまま利用し
て出力回路Ｃの立上がりを遅延させているので、
時定数を適宜調整し設定した新たな遅延回路を別
途設ける必要が全くない。したがつて、その分増
幅回路を簡単な回路構成にて実現することができ
る。
る定電圧が有する立上がり特性をそのまま利用し
て出力回路Ｃの立上がりを遅延させているので、
時定数を適宜調整し設定した新たな遅延回路を別
途設ける必要が全くない。したがつて、その分増
幅回路を簡単な回路構成にて実現することができ
る。
また、先に述べたように出力回路Ｃと増幅回路
本体Ａの他の回路とはともに共通の定電圧により
それぞれ立上がるので、両回路間の立上がり特性
を一致させることができる。このため、例えば出
力回路Ｃにのみ遅延回路を設けて、出力回路Ｃを
増幅回路本体Ａの他の回路とは別々に立ち上げる
場合に比べて、出力回路Ｃの立上がりが増幅回路
本体Ａの他の回路よりも早くなつたりまた遅れる
ことはない。したがつて、雑音の発生を確実に防
止した上でしかも不必要な立上がりを遅れを生じ
ることなく増幅回路を立ち上げることができる。
本体Ａの他の回路とはともに共通の定電圧により
それぞれ立上がるので、両回路間の立上がり特性
を一致させることができる。このため、例えば出
力回路Ｃにのみ遅延回路を設けて、出力回路Ｃを
増幅回路本体Ａの他の回路とは別々に立ち上げる
場合に比べて、出力回路Ｃの立上がりが増幅回路
本体Ａの他の回路よりも早くなつたりまた遅れる
ことはない。したがつて、雑音の発生を確実に防
止した上でしかも不必要な立上がりを遅れを生じ
ることなく増幅回路を立ち上げることができる。
（実施例）
第２図は、本発明の一実施例における増幅回路
の構成を示すものである。尚、同図において前記
第４図と同一部分には同一符号を付して詳しい説
明は省略する。
の構成を示すものである。尚、同図において前記
第４図と同一部分には同一符号を付して詳しい説
明は省略する。
出力トランジスタＱ１１のベースには、トラン
ジスタＱ１１０を介して遅延バイアス回路として
の定電流回路２０が接続してある。この定電流回
路２０はトランジスタＱ２１，Ｑ２２をカレント
ミラー接続したもので、トランジスタＱ２２のコ
レクタを上記トランジスタＱ１１０のコレクタお
よびベースに接続し、かつトランジスタＱ２１の
コレクタおよびベースを抵抗Ｒ２１を介して定電
圧供給用の端子Ｊ４に接続にしている。すなわ
ち、定電流回路２０のトランジスタＱ２１には、
電源回路から発生された基準電圧としての定電圧
Vrefが供給される。
ジスタＱ１１０を介して遅延バイアス回路として
の定電流回路２０が接続してある。この定電流回
路２０はトランジスタＱ２１，Ｑ２２をカレント
ミラー接続したもので、トランジスタＱ２２のコ
レクタを上記トランジスタＱ１１０のコレクタお
よびベースに接続し、かつトランジスタＱ２１の
コレクタおよびベースを抵抗Ｒ２１を介して定電
圧供給用の端子Ｊ４に接続にしている。すなわ
ち、定電流回路２０のトランジスタＱ２１には、
電源回路から発生された基準電圧としての定電圧
Vrefが供給される。
このような構成であるから、電源回路（第５
図）で電源が投入され電源入力端子１ａに電源電
圧Vccが印加されると、この電源電圧Vccは第３
図にａに示す如く即時立上がつてそのまま増幅回
路に供給される。またこのとき第６図ｃに示した
ようにNPN形カレントミラー回路のベース電圧
VBEも即時立上がり、接続端子Ｊ３を介して増幅
回路のトランジスタＱ３のベースに供給される。
一方、この電源投入直後の状態では基準電圧とし
ての定電圧Vrefは第３図ｂに示す如くまだ立上
がつていない。このため、定電流回路２０のトラ
ンジスタＱ２１はカツトオフ状態を維持し、同様
にトランジスタＱ２２，Ｑ１１０，Ｑ１１もそれ
ぞれカツトオフ状態を維持する。したがつて、信
号出力端子１１に電圧は生じず、このためこの信
号出力端子の電圧が帰還抵抗Ｒ１３を経て供給さ
れる差動増幅回路７のトランジスタＱ７２はカツ
トオフ状態を保持する。したがつて、差動増幅回
路のトランジスタＱ７１，Ｑ７２はともにカツト
オフ状態となり、これにより各コレクタ間の電圧
差はOVとなつてベース接地増幅回路８の各トラ
ンジスタＱ８１，Ｑ８２のコレクタ電流値は等し
くなるため、ダーリントン回路１０のトランジス
タＱ１０１にはベース電流が供給されずこの結果
トランジスタＱ１０１はカツトオフ状態を保持す
る。
図）で電源が投入され電源入力端子１ａに電源電
圧Vccが印加されると、この電源電圧Vccは第３
図にａに示す如く即時立上がつてそのまま増幅回
路に供給される。またこのとき第６図ｃに示した
ようにNPN形カレントミラー回路のベース電圧
VBEも即時立上がり、接続端子Ｊ３を介して増幅
回路のトランジスタＱ３のベースに供給される。
一方、この電源投入直後の状態では基準電圧とし
ての定電圧Vrefは第３図ｂに示す如くまだ立上
がつていない。このため、定電流回路２０のトラ
ンジスタＱ２１はカツトオフ状態を維持し、同様
にトランジスタＱ２２，Ｑ１１０，Ｑ１１もそれ
ぞれカツトオフ状態を維持する。したがつて、信
号出力端子１１に電圧は生じず、このためこの信
号出力端子の電圧が帰還抵抗Ｒ１３を経て供給さ
れる差動増幅回路７のトランジスタＱ７２はカツ
トオフ状態を保持する。したがつて、差動増幅回
路のトランジスタＱ７１，Ｑ７２はともにカツト
オフ状態となり、これにより各コレクタ間の電圧
差はOVとなつてベース接地増幅回路８の各トラ
ンジスタＱ８１，Ｑ８２のコレクタ電流値は等し
くなるため、ダーリントン回路１０のトランジス
タＱ１０１にはベース電流が供給されずこの結果
トランジスタＱ１０１はカツトオフ状態を保持す
る。
そして、電源回路の定電圧Vrefが徐々に増加
してVBEを越えると、定電流回路２０のトランジ
スタＱ２１，Ｑ２２および出力トランジスタＱ１
１に電流が流れ始め、これにより信号出力端子１
１に電圧が発生し始める。しかしこの電圧の変化
は上記定電圧Vrefの立上がり特性に従うため、
第３図ｃに示す如く緩やかなものとなる。そうし
てこの信号出力端子１１の出力電圧は、以後電源
回路の定電圧Vrefの立上がりに従つて徐々に増
加して最終的に第３図ｃに示す如く定電圧Vref
で安定となる。
してVBEを越えると、定電流回路２０のトランジ
スタＱ２１，Ｑ２２および出力トランジスタＱ１
１に電流が流れ始め、これにより信号出力端子１
１に電圧が発生し始める。しかしこの電圧の変化
は上記定電圧Vrefの立上がり特性に従うため、
第３図ｃに示す如く緩やかなものとなる。そうし
てこの信号出力端子１１の出力電圧は、以後電源
回路の定電圧Vrefの立上がりに従つて徐々に増
加して最終的に第３図ｃに示す如く定電圧Vref
で安定となる。
このように本実施例であれば、出力トランジス
タＱ１１に供給するバイアス電流を基準電圧とし
ての定電圧Vrefの立上がり特性に従つて変化さ
せるようにしたので、信号出力端子１１の出力電
圧は緩やかに立上がることになり、これによりパ
ルス状電圧の発生は確実に防止される。したがつ
て、耳障りな不要な雑音が発生される不具合は解
消される。また、出力回路にコンデンサなどの雑
音吸収回路を一切設けないので、正規の音声信号
に波形歪み等の悪影響が生じることもなく、これ
により信号特性の劣化を防止することができる。
さらに、電源回路から発生される基準電圧Vref
の立上がり特性をそのまま用いて出力トランジス
タＱ１１の立上がりを遅延させるようにしている
ので、別途適当な時定数を有する遅延回路を設け
る必要がなく、その分簡単な回路構成で実現する
ことができる。
タＱ１１に供給するバイアス電流を基準電圧とし
ての定電圧Vrefの立上がり特性に従つて変化さ
せるようにしたので、信号出力端子１１の出力電
圧は緩やかに立上がることになり、これによりパ
ルス状電圧の発生は確実に防止される。したがつ
て、耳障りな不要な雑音が発生される不具合は解
消される。また、出力回路にコンデンサなどの雑
音吸収回路を一切設けないので、正規の音声信号
に波形歪み等の悪影響が生じることもなく、これ
により信号特性の劣化を防止することができる。
さらに、電源回路から発生される基準電圧Vref
の立上がり特性をそのまま用いて出力トランジス
タＱ１１の立上がりを遅延させるようにしている
ので、別途適当な時定数を有する遅延回路を設け
る必要がなく、その分簡単な回路構成で実現する
ことができる。
尚、本発明は上記実施例に限定されるものでは
なく、例えば遅延バイアス回路の構成や基準電圧
の立上がり特性、電源回路の構成、増幅回路各部
の回路構成等については、本発明の要旨を逸脱し
ない範囲で種々変形して実施できる。
なく、例えば遅延バイアス回路の構成や基準電圧
の立上がり特性、電源回路の構成、増幅回路各部
の回路構成等については、本発明の要旨を逸脱し
ない範囲で種々変形して実施できる。
［発明の効果］
以上詳述したように本発明によれば、電源回路
から出力される定電圧を基準電圧として入力信号
の増幅を行う増幅回路本体に加えて、出力バイア
ス回路を設け、この出力バイアス回路により、上
記電源回路から発生されて上記増幅回路本体に基
準電圧として供給される上記定電圧を基に所定の
バイアス電流を発生してこのバイアス電流を上記
増幅回路本体の出力回路に供給するようにしたこ
とによつて、電源投入直後にパルス状の電圧が発
生しないようにすることができ、これにより不要
な雑音の発生を確実に阻止し、かつ正規の信号に
は何ら悪影響を及ぼさずに済み、しかも時定数を
適宜設定した新たな遅延回路を設けることなく簡
単な回路構成で実現でき、さらに不必要な立上が
り遅れを生じない増幅回路を提供することができ
る。
から出力される定電圧を基準電圧として入力信号
の増幅を行う増幅回路本体に加えて、出力バイア
ス回路を設け、この出力バイアス回路により、上
記電源回路から発生されて上記増幅回路本体に基
準電圧として供給される上記定電圧を基に所定の
バイアス電流を発生してこのバイアス電流を上記
増幅回路本体の出力回路に供給するようにしたこ
とによつて、電源投入直後にパルス状の電圧が発
生しないようにすることができ、これにより不要
な雑音の発生を確実に阻止し、かつ正規の信号に
は何ら悪影響を及ぼさずに済み、しかも時定数を
適宜設定した新たな遅延回路を設けることなく簡
単な回路構成で実現でき、さらに不必要な立上が
り遅れを生じない増幅回路を提供することができ
る。
第１図は本発明の構成を示す機能ブロツク図、
第２図は本発明の一実施例における増幅回路の回
路構成図、第３図は同回路の動作説明に用いる電
圧波形図、第４図は従来の増幅回路の回路構成
図、第５図は電源回路の一例を示す回路構成図、
第６図は同電源回路から出力される電圧の波形
図、第７図は第４図に示した増幅回路の動作説明
に用いる電圧波形図である。 Ａ……増幅回路本体、Ｂ……遅延バイアス回
路、Ｃ……出力回路、１ａ……電源入力端子、１
ｂ……接地端子、２……基準電圧出力端子、３…
…定電流源、４……スタータ回路、５……PNP
形カレントミラー回路からNPN形カレントミラ
ー回路への変換回路、６……定電圧源、７……差
動増幅回路、８……ベース接地増幅回路、９……
カレントミラー回路、１０……ダーリントン回
路、１１……信号出力端子、１２……信号入力端
子、２０……定電流回路、Ｑ１１……出力トンラ
ジスタ、Ｒ１３……帰還抵抗。
第２図は本発明の一実施例における増幅回路の回
路構成図、第３図は同回路の動作説明に用いる電
圧波形図、第４図は従来の増幅回路の回路構成
図、第５図は電源回路の一例を示す回路構成図、
第６図は同電源回路から出力される電圧の波形
図、第７図は第４図に示した増幅回路の動作説明
に用いる電圧波形図である。 Ａ……増幅回路本体、Ｂ……遅延バイアス回
路、Ｃ……出力回路、１ａ……電源入力端子、１
ｂ……接地端子、２……基準電圧出力端子、３…
…定電流源、４……スタータ回路、５……PNP
形カレントミラー回路からNPN形カレントミラ
ー回路への変換回路、６……定電圧源、７……差
動増幅回路、８……ベース接地増幅回路、９……
カレントミラー回路、１０……ダーリントン回
路、１１……信号出力端子、１２……信号入力端
子、２０……定電流回路、Ｑ１１……出力トンラ
ジスタ、Ｒ１３……帰還抵抗。
Claims (1)
- 【特許請求の範囲】 １ 電源電圧に対し所定の立上がり遅れを有して
定電圧を発生する電線回路により駆動される増幅
回路において、 前記電源回路から発生される定電圧が供給さ
れ、この定電圧を基準電圧として入力信号の増幅
を行なう増幅回路本体と、 前記電源回路から発生されて前記増幅回路本体
に基準電圧として供給される前記定電圧をもとに
所定のバイアス電流を発生し、このバイアス電流
を前記増幅回路本体の出力回路に供給する出力バ
イアス回路とを具備したことを特徴とする増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61259733A JPS63114405A (ja) | 1986-10-31 | 1986-10-31 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61259733A JPS63114405A (ja) | 1986-10-31 | 1986-10-31 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63114405A JPS63114405A (ja) | 1988-05-19 |
| JPH0551203B2 true JPH0551203B2 (ja) | 1993-08-02 |
Family
ID=17338188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61259733A Granted JPS63114405A (ja) | 1986-10-31 | 1986-10-31 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63114405A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6034285B2 (ja) * | 1975-11-14 | 1985-08-08 | 新白砂電機株式会社 | 増幅回路 |
| JPS6042644B2 (ja) * | 1980-09-22 | 1985-09-24 | 日本電気株式会社 | 電力増幅器 |
| JPS59198012A (ja) * | 1983-04-25 | 1984-11-09 | Mitsubishi Electric Corp | 電源投入時過渡音軽減回路 |
-
1986
- 1986-10-31 JP JP61259733A patent/JPS63114405A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63114405A (ja) | 1988-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648923B2 (ja) | ||
| US4935703A (en) | Low bias, high slew rate operational amplifier | |
| EP1928087B1 (en) | Variable gain amplifier circuit | |
| JP3340250B2 (ja) | バッファ回路 | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JP3116884B2 (ja) | 光受信器用トランスインピーダンスアンプ | |
| JPH0551203B2 (ja) | ||
| JPH04233813A (ja) | 広帯域増幅器 | |
| JP2790095B2 (ja) | サンプルホールド回路 | |
| JP2711411B2 (ja) | 演算増幅回路 | |
| US5877655A (en) | Device for limiting the output current of an operational amplifier | |
| EP0106378A1 (en) | Electronic power overload protection circuit | |
| JP4766732B2 (ja) | オーディオアンプのバイアス回路 | |
| JP3442872B2 (ja) | Ｂｔｌ出力回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0645840A (ja) | 増幅回路 | |
| JPS63314904A (ja) | 掛算検波器用広帯域増幅回路 | |
| JP3143153B2 (ja) | 増幅回路 | |
| JPH08222971A (ja) | 演算増幅器 | |
| JPH061865B2 (ja) | 電力増幅器の出力安定化回路 | |
| JPH0421363B2 (ja) | ||
| JPH10135797A (ja) | コンパレータ | |
| KR19990001526A (ko) | 출력다이내믹 레인지가 넓은 차동증폭회로 | |
| JPH09260969A (ja) | 信号増幅回路 |