JPH0552057B2 - - Google Patents
Info
- Publication number
- JPH0552057B2 JPH0552057B2 JP62263721A JP26372187A JPH0552057B2 JP H0552057 B2 JPH0552057 B2 JP H0552057B2 JP 62263721 A JP62263721 A JP 62263721A JP 26372187 A JP26372187 A JP 26372187A JP H0552057 B2 JPH0552057 B2 JP H0552057B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- deposited
- molybdenum silicide
- forming
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は配線の形成方法に関する。
（従来の技術）
例えば、半導体装置において配線の行なう場合
には、微細なコンタクトホール部を有する下地絶
縁膜上に導体膜を堆積することによりなされる。
には、微細なコンタクトホール部を有する下地絶
縁膜上に導体膜を堆積することによりなされる。
しかし、LSIでのコンタクトホールは側面が急
峻で段差が大きいため、従来の平行平板型のスパ
ツタ法あるいは蒸着法によりアルミニウム膜（導
体膜）５を急峻なコンタクトホール３を有するシ
リコン基板１に堆積させると、第４図に示すよう
にコンタクトホール３の段差の肩部分に多く堆積
された導体膜５自身のシヤドー効果のため段差被
覆性が悪くなり、配線が切れたり薄くなつたりし
易く、LSIの製造歩留りや信頼性が著しく低下す
る。こうした欠点を防ぐため、最近では、バイア
ススパツタ法を用いてコンタクトホール部へ導体
膜を堆積することにより、コンタクトホール内の
導体膜により密に埋めることができ、かつ堆積導
体膜の表面を平坦にできることが、最上らによ
り、第16回インターナシヨナル コンフアレンス
オン ソリツド ステイト デバイス アンド
マテリアルズ（16th Internatoional
Conference on Solid State Devices and
Materials）のインクステンド アブストラクト
（Extend Abstract）の43頁〜46頁に報告されて
いる。
峻で段差が大きいため、従来の平行平板型のスパ
ツタ法あるいは蒸着法によりアルミニウム膜（導
体膜）５を急峻なコンタクトホール３を有するシ
リコン基板１に堆積させると、第４図に示すよう
にコンタクトホール３の段差の肩部分に多く堆積
された導体膜５自身のシヤドー効果のため段差被
覆性が悪くなり、配線が切れたり薄くなつたりし
易く、LSIの製造歩留りや信頼性が著しく低下す
る。こうした欠点を防ぐため、最近では、バイア
ススパツタ法を用いてコンタクトホール部へ導体
膜を堆積することにより、コンタクトホール内の
導体膜により密に埋めることができ、かつ堆積導
体膜の表面を平坦にできることが、最上らによ
り、第16回インターナシヨナル コンフアレンス
オン ソリツド ステイト デバイス アンド
マテリアルズ（16th Internatoional
Conference on Solid State Devices and
Materials）のインクステンド アブストラクト
（Extend Abstract）の43頁〜46頁に報告されて
いる。
（発明が解決しようとする問題点）
しかしながら、バイアススパツタ法を用いた場
合、堆積膜の応力がバイアス電圧に依存し、特に
高バイアス電圧条件では1010dynes／cm2程度の大
きな圧縮応力を持つ膜が形成されることが、メタ
ロジカル トランザクシヨン（Metallurgical
Transactions）第２巻699頁〜709頁に報告され
ている。このように大きな応力を有する薄膜を配
線として用いた場合には、熱処理時におけるはが
れが生じ易く、LSIの製造歩留りや信頼性が著し
く低下する。
合、堆積膜の応力がバイアス電圧に依存し、特に
高バイアス電圧条件では1010dynes／cm2程度の大
きな圧縮応力を持つ膜が形成されることが、メタ
ロジカル トランザクシヨン（Metallurgical
Transactions）第２巻699頁〜709頁に報告され
ている。このように大きな応力を有する薄膜を配
線として用いた場合には、熱処理時におけるはが
れが生じ易く、LSIの製造歩留りや信頼性が著し
く低下する。
本発明の目的は、以上述べたごとき、従来のバ
イアススパツタ法を用いた配線の形成方法の問題
点に関して、応力が小さい膜をバイアススパツタ
法により形成することにより、信頼性の高い配線
の形成方法を提供することにある。
イアススパツタ法を用いた配線の形成方法の問題
点に関して、応力が小さい膜をバイアススパツタ
法により形成することにより、信頼性の高い配線
の形成方法を提供することにある。
（問題点を解決するための手段）
本発明は、基板上に絶縁膜を形成した後、該絶
縁膜にコンタクトホールを形成する第１の工程
と、組成が2.0〜3.0ケイ化モリブデンであるター
ゲツトを用いるバイアススパツタ法により堆積シ
リサイド膜にマイクロクラツクを生じずかつ下地
基板においてホール側壁の底部に沿つて溝を生じ
ないスパツタ条件で、前記ホールをホールの高さ
の一部まで埋め込む第２の工程と前記ホールにお
いてまだ埋め込まれていない部分を組成が3.5〜
4.5ケイ化モリブデンであるターデツトを用いる
バイアススパツタ法により堆積シリサイド膜にマ
イクロクラツクを生じないスパツタ条件により埋
め込む第３の工程とを含むことを特徴とする配線
の形成方法である。
縁膜にコンタクトホールを形成する第１の工程
と、組成が2.0〜3.0ケイ化モリブデンであるター
ゲツトを用いるバイアススパツタ法により堆積シ
リサイド膜にマイクロクラツクを生じずかつ下地
基板においてホール側壁の底部に沿つて溝を生じ
ないスパツタ条件で、前記ホールをホールの高さ
の一部まで埋め込む第２の工程と前記ホールにお
いてまだ埋め込まれていない部分を組成が3.5〜
4.5ケイ化モリブデンであるターデツトを用いる
バイアススパツタ法により堆積シリサイド膜にマ
イクロクラツクを生じないスパツタ条件により埋
め込む第３の工程とを含むことを特徴とする配線
の形成方法である。
（作用）
本発明は、発明者らが高周波バイアススパツタ
法について行なつた詳細な実験に基づくものであ
る。発明者らは、配線材料としてモリブデンシリ
サイドを用い、ターゲツドとして種々の組成を有
するモリブデンシリサイドを用いて高周波バイア
ススパツタ法の実験を続けて来たが、以下の事実
を知るに到つた。モリブデンシリサイドターゲツ
トの組成比がMoSi2、MoSi2.7、MoSi4である３
種類のターゲツトを用いて、バイアススパツタ法
により堆積した薄膜の応力のバイアス電圧依存性
を第３図に示す。MoSi2又はMoSi2.7の組成のタ
ーゲツトを用いて形成した薄膜の応力は、負のバ
イアス電圧が大きくなるにつれて増大し、−400V
以上では1010dyne／cm2以上となる。これとは逆
に、MoSi4組成のターゲツトを用いて形成した薄
膜の応力は、負のバイアス電圧が大きくなるにつ
れて減少する。
法について行なつた詳細な実験に基づくものであ
る。発明者らは、配線材料としてモリブデンシリ
サイドを用い、ターゲツドとして種々の組成を有
するモリブデンシリサイドを用いて高周波バイア
ススパツタ法の実験を続けて来たが、以下の事実
を知るに到つた。モリブデンシリサイドターゲツ
トの組成比がMoSi2、MoSi2.7、MoSi4である３
種類のターゲツトを用いて、バイアススパツタ法
により堆積した薄膜の応力のバイアス電圧依存性
を第３図に示す。MoSi2又はMoSi2.7の組成のタ
ーゲツトを用いて形成した薄膜の応力は、負のバ
イアス電圧が大きくなるにつれて増大し、−400V
以上では1010dyne／cm2以上となる。これとは逆
に、MoSi4組成のターゲツトを用いて形成した薄
膜の応力は、負のバイアス電圧が大きくなるにつ
れて減少する。
従つて、高バイアス電圧条件での膜形成の際、
MoSi4組成のターゲツトを用いることにより、低
圧力の配線を形成できる。
MoSi4組成のターゲツトを用いることにより、低
圧力の配線を形成できる。
（実施例）
以下、本発明の実施例を図面を参照して説明す
る。
る。
第１図ａ〜ｄは本発明の第一の実施例を及び第
２図ａ〜ｄは、本発明の第二の実施例を、それぞ
れ工程を順に示した模式的断面図である。
２図ａ〜ｄは、本発明の第二の実施例を、それぞ
れ工程を順に示した模式的断面図である。
第１図ａは、平坦な表面を持つ単結晶シリコン
基板１上にシリコン酸化膜２を厚さ約1μｍだけ
CVD法で堆積した後、通常のフオトレジスト工
程と異方性ドライエツチング工程を経て直径1μ
ｍのコンタクトホール３を形成した状態を示す。
基板１上にシリコン酸化膜２を厚さ約1μｍだけ
CVD法で堆積した後、通常のフオトレジスト工
程と異方性ドライエツチング工程を経て直径1μ
ｍのコンタクトホール３を形成した状態を示す。
次いで、第１図ｂに示すように、コンタクトホ
ール部内にモリブデンシリサイド膜がマイクロク
ラツクなしで堆積し、かつ下地シリコン基板にお
いて、ホール部の段差の底部に沿つて溝が生じな
いスパツタ条件（アルゴンガス圧３ｍTorr、電
極間距離95mm、ターゲツト側電力密度5.7W／cm2、
基板バイアス電圧−100V）で、かつ組成が2.7ケ
イ化モイブデンであるターゲツトを用いる高周波
バイアススパツタ法で、モリブデンリサイド膜４
を、後にバイアス電圧−500Vにした時、下地シ
リコン基板においてホール部の段差の横部に沿つ
て溝が生じない厚さ（約0.1μｍ）だけ堆積する。
ール部内にモリブデンシリサイド膜がマイクロク
ラツクなしで堆積し、かつ下地シリコン基板にお
いて、ホール部の段差の底部に沿つて溝が生じな
いスパツタ条件（アルゴンガス圧３ｍTorr、電
極間距離95mm、ターゲツト側電力密度5.7W／cm2、
基板バイアス電圧−100V）で、かつ組成が2.7ケ
イ化モイブデンであるターゲツトを用いる高周波
バイアススパツタ法で、モリブデンリサイド膜４
を、後にバイアス電圧−500Vにした時、下地シ
リコン基板においてホール部の段差の横部に沿つ
て溝が生じない厚さ（約0.1μｍ）だけ堆積する。
次いで第１図ｃに示すごとく、コンタクトホー
ル部内の平坦面に堆積するモリブデンシリサイド
膜の膜堆積速度がコンタクトホール部の段差上の
平坦面に堆積するモリブデンシリサイド膜の膜堆
積速度の約２倍となるスパツタ条件（アルゴンガ
ス圧３ｍTorr、電極間距離95mm、ターゲツト側
電力密度5.7W／cm2、基板バイアス電圧−500V）
でかつ組成が４ケイ化モリブデンであるターゲツ
トを用いる高周波バイアススパツタ法で、モリブ
デンシリサイド膜４をホール部の段差上の平坦面
に約0.9μｍ堆積する。この条件では、ホール部内
には約1.8μｍのモリブデンシリサイド膜が堆積
し、ホール部の段差上の平坦面には、約1μｍの
モリブデンシリサイド膜が堆積し、コンタクトホ
ール部を有するシリコン酸化膜上のモリブデンシ
リサイド膜は殆ど平坦になる。さらに、堆積した
モリブデンシイサイド膜の応力は、109dyne／cm2
台以下と低かつた。このあと900℃の熱処理を行
なつたが膜のはがれは生じなかつた。３次元IC
等の製造工程において、例えば第１層（最下層）、
その上の第２層までのデバイス層を形成したあと
に第２層から第１層ビアホールを形成して導体膜
を埋めこみ電気的に接続したいことがある。この
ときはかなりアスペクト比が大きくなり完全に表
面が平坦になるようにすることが難しいので段差
被覆性良く埋めこむしかないが、本発明はこの場
合でも適用できる。
ル部内の平坦面に堆積するモリブデンシリサイド
膜の膜堆積速度がコンタクトホール部の段差上の
平坦面に堆積するモリブデンシリサイド膜の膜堆
積速度の約２倍となるスパツタ条件（アルゴンガ
ス圧３ｍTorr、電極間距離95mm、ターゲツト側
電力密度5.7W／cm2、基板バイアス電圧−500V）
でかつ組成が４ケイ化モリブデンであるターゲツ
トを用いる高周波バイアススパツタ法で、モリブ
デンシリサイド膜４をホール部の段差上の平坦面
に約0.9μｍ堆積する。この条件では、ホール部内
には約1.8μｍのモリブデンシリサイド膜が堆積
し、ホール部の段差上の平坦面には、約1μｍの
モリブデンシリサイド膜が堆積し、コンタクトホ
ール部を有するシリコン酸化膜上のモリブデンシ
リサイド膜は殆ど平坦になる。さらに、堆積した
モリブデンシイサイド膜の応力は、109dyne／cm2
台以下と低かつた。このあと900℃の熱処理を行
なつたが膜のはがれは生じなかつた。３次元IC
等の製造工程において、例えば第１層（最下層）、
その上の第２層までのデバイス層を形成したあと
に第２層から第１層ビアホールを形成して導体膜
を埋めこみ電気的に接続したいことがある。この
ときはかなりアスペクト比が大きくなり完全に表
面が平坦になるようにすることが難しいので段差
被覆性良く埋めこむしかないが、本発明はこの場
合でも適用できる。
また第２図ａ及びｂは、第１図ａ及びｂと同じ
工程を示す。次いで第２図ｃに示すごとく、コン
タクトホール部に堆積するモリブデンシリサイド
膜が段差被覆性良く堆積するスパツタ条件（アル
ゴンガス圧３ｍTorr、電極間距離95mm、ターゲ
ツト側電力密度5.7W／cm2、基板バイアス電圧−
400V）で、かつ組成が４ケイ化モリブデンであ
るターゲツトを用いる高周波バイアススパツタ法
で、モリブデンシリサイド膜４を約0.4μｍ堆積す
る。この条件では、モリブデンシリサイド膜はコ
ンタクトホール部において段差被覆性良く堆積す
る。さらに第１図の場合と同様に、堆積したモリ
ブデンシリサイド膜の応力は、109dyne／cm2台以
下と低かつた。このあと900℃の熱処理を行なつ
たがはがれは生じなかつた。
工程を示す。次いで第２図ｃに示すごとく、コン
タクトホール部に堆積するモリブデンシリサイド
膜が段差被覆性良く堆積するスパツタ条件（アル
ゴンガス圧３ｍTorr、電極間距離95mm、ターゲ
ツト側電力密度5.7W／cm2、基板バイアス電圧−
400V）で、かつ組成が４ケイ化モリブデンであ
るターゲツトを用いる高周波バイアススパツタ法
で、モリブデンシリサイド膜４を約0.4μｍ堆積す
る。この条件では、モリブデンシリサイド膜はコ
ンタクトホール部において段差被覆性良く堆積す
る。さらに第１図の場合と同様に、堆積したモリ
ブデンシリサイド膜の応力は、109dyne／cm2台以
下と低かつた。このあと900℃の熱処理を行なつ
たがはがれは生じなかつた。
前記実施例においては、バイアス電圧をパラメ
ータとしたが何もこれに限る必要はなく、ターゲ
ツト側電力密度や電極間距離といつた他のスパツ
タ条件をパラメータとしても良い。ターゲツト側
電力密度下げるとバイアス電圧の上げたのと同じ
効果があり、電極間距離を大きくすると、バイア
ス電圧を上げたのと同じ効果がある。
ータとしたが何もこれに限る必要はなく、ターゲ
ツト側電力密度や電極間距離といつた他のスパツ
タ条件をパラメータとしても良い。ターゲツト側
電力密度下げるとバイアス電圧の上げたのと同じ
効果があり、電極間距離を大きくすると、バイア
ス電圧を上げたのと同じ効果がある。
（発明の効果）
以上説明したように、本発明の方法を用いるこ
とにより急峻な側面を持つコンタクトホールにお
いてシヤドー効果を生じることなく、堆積シリサ
イド膜にマイクロクラツクを生じず、シリサイド
膜で埋め込むかあるいは段差被覆性良いシリサイ
ド膜を堆積できるバイアススパツタ条件におい
て、低応力のシリサイド膜を形成できる。この結
果、配線形成後の熱処理におけるはがれの可能性
を大幅に減少でき、それをLSIに使用した場合、
信頼性、歩留まりを大幅に向上することができ
る。
とにより急峻な側面を持つコンタクトホールにお
いてシヤドー効果を生じることなく、堆積シリサ
イド膜にマイクロクラツクを生じず、シリサイド
膜で埋め込むかあるいは段差被覆性良いシリサイ
ド膜を堆積できるバイアススパツタ条件におい
て、低応力のシリサイド膜を形成できる。この結
果、配線形成後の熱処理におけるはがれの可能性
を大幅に減少でき、それをLSIに使用した場合、
信頼性、歩留まりを大幅に向上することができ
る。
第１図ａ〜ｃは本発明の第一の実施例を工程を
追つて順次示した模式的断面図、第２図ａ〜ｃは
本発明の第二の実施例を工程を追つて順次示した
模式的断面図、第３図はMoSi2、MoSi2.7、
MoSi4組成の３種類のターゲツトを用いた高周波
バイアススパツタ法により堆積したモリブデンシ
リサイド膜の応力のバイアス電圧依存性を説明す
るための図、第４図は従来のスパツタ法あるいは
蒸着法により導体膜を急峻な側面を有するコンタ
クトホールの形成された基板上に堆積した場合
の、コンタクトホール部の模式的断面図である。 １……シリコン基板、２……シリコン酸化膜、
３……コンタクトホール、４……モリブデンシリ
サイド膜、５……アルミニウム膜。
追つて順次示した模式的断面図、第２図ａ〜ｃは
本発明の第二の実施例を工程を追つて順次示した
模式的断面図、第３図はMoSi2、MoSi2.7、
MoSi4組成の３種類のターゲツトを用いた高周波
バイアススパツタ法により堆積したモリブデンシ
リサイド膜の応力のバイアス電圧依存性を説明す
るための図、第４図は従来のスパツタ法あるいは
蒸着法により導体膜を急峻な側面を有するコンタ
クトホールの形成された基板上に堆積した場合
の、コンタクトホール部の模式的断面図である。 １……シリコン基板、２……シリコン酸化膜、
３……コンタクトホール、４……モリブデンシリ
サイド膜、５……アルミニウム膜。
Claims (1)
- １ 基板上に絶縁膜を形成した後、該絶縁膜にコ
ンタクトホールを形成する第１の工程と、組成が
2.0〜3.0ケイ化モリブデンであるターゲツトを用
いるバイアススパツタ法により堆積シリサイド膜
にマイクロクラツクを生じずかつ下地基板におい
てホール側壁の底部に沿つて溝を生じないスパツ
タ条件で、前記ホールをホールの高さの一部まで
埋め込む第２の工程と前記ホールにおいてまだ埋
め込まれていない部分を組成が3.5〜4.5ケイ化モ
リブデンであるターゲツトを用いるバイアススパ
ツタ法により堆積シリサイド膜にマイクロクラツ
クを生じないスパツタ条件により埋め込む第３の
工程とを含むことを特徴とする配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26372187A JPH01107557A (ja) | 1987-10-21 | 1987-10-21 | 配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26372187A JPH01107557A (ja) | 1987-10-21 | 1987-10-21 | 配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01107557A JPH01107557A (ja) | 1989-04-25 |
| JPH0552057B2 true JPH0552057B2 (ja) | 1993-08-04 |
Family
ID=17393386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26372187A Granted JPH01107557A (ja) | 1987-10-21 | 1987-10-21 | 配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01107557A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6119883A (en) * | 1998-12-07 | 2000-09-19 | Owens-Illinois Closure Inc. | Tamper-indicating closure and method of manufacture |
| US6382443B1 (en) | 1999-04-28 | 2002-05-07 | Owens-Illinois Closure Inc. | Tamper-indicating closure with lugs on a stop flange for spacing the flange from the finish of a container |
| US6152316A (en) * | 1999-05-17 | 2000-11-28 | Owens-Illinois Closure Inc. | Tamper-indicating closure and method of manufacture |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189241A (ja) * | 1984-03-08 | 1985-09-26 | Agency Of Ind Science & Technol | 段差の被覆方法 |
| JPS60193336A (ja) * | 1984-03-15 | 1985-10-01 | Nec Corp | コンタクト電極の形成方法 |
-
1987
- 1987-10-21 JP JP26372187A patent/JPH01107557A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01107557A (ja) | 1989-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0063916B1 (en) | Semiconductor intregrated circuits and manufacturing process thereof | |
| JPH1167907A (ja) | 半導体装置およびその製造方法 | |
| US4764483A (en) | Method for burying a step in a semiconductor substrate | |
| JP2001053026A (ja) | 半導体装置の製造方法 | |
| JPH0552057B2 (ja) | ||
| JPS62204523A (ja) | コンタクト電極の形成方法 | |
| US5940730A (en) | Method of forming a contact hole of a semiconductor device | |
| JP2737762B2 (ja) | 半導体装置の製造方法 | |
| KR100197669B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH07201826A (ja) | ドライエッチング方法 | |
| JPS61172327A (ja) | 導体膜の堆積方法 | |
| KR20050069599A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPS5932151A (ja) | 半導体装置の製造方法 | |
| JPS62199033A (ja) | 薄膜形成方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPH01107559A (ja) | 配線の形成方法 | |
| JPS6346751A (ja) | ２つの金属化面間の絶縁層中に低抵抗接合層を製造する方法 | |
| JPH0244718A (ja) | 半導体装置の製造方法 | |
| JPH0569294B2 (ja) | ||
| JP2614331B2 (ja) | 半導体装置の製造方法 | |
| JPH03263833A (ja) | テーパエツチング方法 | |
| KR100236095B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS6351659A (ja) | 配線の形成方法 | |
| JPH04127527A (ja) | 多層配線の形成方法 | |
| JPS63253631A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |