JPH0553301B2 - - Google Patents

Info

Publication number
JPH0553301B2
JPH0553301B2 JP62500235A JP50023587A JPH0553301B2 JP H0553301 B2 JPH0553301 B2 JP H0553301B2 JP 62500235 A JP62500235 A JP 62500235A JP 50023587 A JP50023587 A JP 50023587A JP H0553301 B2 JPH0553301 B2 JP H0553301B2
Authority
JP
Japan
Prior art keywords
chip
substrate
chips
wire
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62500235A
Other languages
English (en)
Other versions
JPS63501995A (ja
Inventor
Nirusu Ii Patorau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPS63501995A publication Critical patent/JPS63501995A/ja
Publication of JPH0553301B2 publication Critical patent/JPH0553301B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by abutting or pinching; Mechanical auxiliary parts therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07141Means for applying energy, e.g. ovens or lasers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07178Means for aligning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07231Techniques
    • H10W72/07236Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Multi-Conductor Connections (AREA)

Description

請求の範囲 1 基板の表面上の導電路に結合された表面から
突出する電気接続端子の製造方法において、 基板の表面上の導電路の一部を露出させる孔を
有する基板マスクを基板の表面に形成し、 前記基板マスクの孔を充填材料で満たして前記
孔内の基板上に頭部が凸レンズ状の柱状体を形成
し、 前記基板から前記基板マスクを除去して前記基
板上に前記頭部が凸レンズ状の柱状体を残し、 前記柱状体の表面に金属層を付着させて凸レン
ズ状の部分に付着された頭部領域と、この頭部領
域から柱状体の側面に沿つて下方に延びる複数の
脚部領域と、脚部領域の導電路に接触する端部に
設けられた幅の拡大された終端部とよりなる金属
層の弾性接続部材を形成し、 前記柱状体を溶解して除去して前記基板上に前
記弾性接続部材を残すことを特徴とする突出する
電気接続端子の製造方法。
2 基板マスクは、基板の表面にフオトレジスト
を被覆し、基板の表面上の導電路の一部が孔によ
つて露出されるようにフオトレジストを処理して
円形孔に形成され、前記マスクの孔を塩化カリウ
ムで満たして乾燥させて前記円形孔内の基板上に
頭部が凸レンズ状の柱状体を形成し、前記基板か
ら前記フオトレジストマスクを除去して前記基板
上に前記柱状体を残し、前記柱状体上に金属層付
着させる請求項1記載の製造方法。
3 基板マスクはプラスチツクで構成され、 前記マスクの孔をフオトレジストで満たして前
記円形孔内の基板上に頭部が凸レンズ状の柱状体
を形成し、前記基板から前記プラスチツクマスク
を除去して前記基板上に前記柱状体を残すことを
特徴とする請求項1記載の製造方法。
[産業上の利用分野] 本発明は、非常に多数の集積回路のマイクロエ
レクトロニクス部品の超高密度で大規模に集積さ
れたウエハスケールの集積回路のための接続端子
の製造方法に関するものであり、特に、非常に高
い信号処理能力と巨大なメモリ容量を有するマル
チチツプVHSICハイブリツドを可能にする能動
マイクロエレクトロニクス回路素子の平面的な、
2次元空間の最適化を可能にすることを意図する
ものである。
[従来の技術] 過去40年に渡つて、エレクトロニクス産業は発
展し、電子部品の性能の大いなる改善を果たし
た。熱イオンデバイスから固体ダイオードおよび
トランジスタへの変換は、強力なデジタルコンピ
ユータを構成するために回路を小形化するための
著しい努力の第1のステツプであつた。技術革新
の第2段階は、デイスクリートな固体デバイスを
単一のハウジングの中に収容された小型の単体の
回路に統合することであつた。集積回路が開発さ
れる以前は、トランジスタのような部品は、個々
にプラスチツクケース、あるいはメタンキヤンに
密封されていた。これらの単一の素子は一般に回
路基板に取付けられ、それぞれが半田付けによる
ワイヤによつて接続される多数のリード端子を有
する。集積回路の第1段階は、絶縁基板上にいく
つかの層を形成するように交互に蒸着された金属
と誘電体からなる薄膜上において多数のデイスク
リートな能動素子を結合したものであつた。薄膜
ハイブリツドと呼ばれるこれらの初期の集積回路
は単独であるが非常に強力で高密度にパツクされ
た半導体チツプを含んでいる現在の集積回路のは
しりである。この半導体チツプは半導体材料の基
板を有し、その上には多くの薄膜層が形成され、
それらはいくつかの水平な層を突抜ける小さい金
属性の内部接続、すなわち貫通孔接続によつて結
合されていた。シリコン、ゲルマニユウムあるい
は砒化ガリウムのような半導体材料は、注意深く
選択された異なる電気的特性を有する微細な領域
を形成するためにその性質を変化される。これら
の各領域は、高い精度に製造され、今や1インチ
の100万分の1以下に達する。電気導電度が異な
るいくつかの領域は、計算を実行し、あるいは情
報を蓄積するデバイスを作成するために、グルー
プ化される。一つのモノリシツクチツプの多層の
一つの層内の顕微鏡的な微細な領域のこれらのグ
ループは、20年から30年前にそれらに先行して使
用されていたデイスクリートにパツケージされた
部品と類似した大きさである。
電子部品の各発展ステツプで計算速度とメモリ
容量の向上が達成されるにつれ、これらの部品を
パツケージする方法がより重要となつてきた。半
導体材料およびデバイスをさらに小型化するため
の製造上の問題が技術的発展により解決されると
同時に、パツケージの問題が生じてきた。回路部
品の大きさがより縮小されるにつれて、各部品に
接続部を設けることの困難性が増加した。集積回
路がますます高密度に集積され、100万もの別々
の能動デバイスがエンピツの端部の消しゴムの直
径より小さい空間に集積されるようになると、小
さい回路素子から形成される巨大な回路網と外部
との間で情報を電気信号の形で変換することは非
常に困難となつた。
複雑さによる他の問題は、設計者が一体化シス
テム中の多くの集積回路を接続しようとするとき
生じる。エンピツの端部の消しゴムの断面よりも
小さい1インチの1/100以下の小さい半導体チツ
プが約4インチの半導体材料の薄い円形ウエハ上
に何百と同時に製造される。ウエハ上の別々のチ
ツプを全て結合しようという最近の試みは、ウエ
ハスケール集積回路と呼ばれる。1つのウエハ上
に数百、数千、あるいは数万個にのぼる非常に強
力な個別のチツプを組込んだ電子デバイス(それ
らはざつと100万個の能動素子を有する)は、電
子技術の著しい技術的飛躍の成果である。
集積回路および複数の集積回路アレイを設計製
造する場合において、集積回路の内部回路と外部
との間にアクセスポイントである小さな端子すな
わちパツドとを接続するために細いフイラメント
状のワイヤを使用しなければならない。接続ワイ
ヤは脆弱な、1/1000インチ程度の直径の、非常に
細いワイヤである。これらのワイヤすなわちリー
ド線をチツプの外部導出端子に取付ける一般的な
技術は熱圧縮接合である。このプロセスのために
集積回路チツプには熱と圧力が加えられる。ボン
デイングウエツジとよばれる非常に小さいくさび
型のプローブを使用して顕微鏡で観察しながら導
電パツド上にワイヤを導かなければならない。パ
ツドは普通半導体チツプの周縁部にあり、それは
パツドを構成する金属材料を柔やかくするために
加熱装置上に置かれている。ボンデイングウエツ
ジによつて作られたものは、ネールヘツドボン
ダ、あるいはボールボンダとよばれ、圧力接合具
は、その中心を通してワイヤをそのパツドに供給
するためのガラス製の毛細管を有する。炎により
毛細管の開放端から突出たワイヤの先端が溶かさ
れ、ワイヤの太さの約2倍の直径を有するボール
が形成される。その後そのワイヤは、毛細管の中
に引込められ、ボールが毛細管の端部に保持され
た状態で毛細管がパツド上に動かされ、かなりの
力でパツドに押付けられる。その間ボールは毛細
管端部にぴつたりと保持されている。圧縮により
そのボールは爪の先のような形状をした平らな熱
圧縮接合に変形される。毛細管はパツドから引離
され、チツプ上のパツドに今付けられたワイヤを
溶かすために再び炎が使用される。そのワイヤと
接点パツドの材料は金またはアルミニウムであ
る。
熱圧縮接合は長年にわたる製造において有効で
あつたが、この方法には多くの欠点があつた。ワ
イヤとパツドを手動で、あるいは高価な自動装置
で接合する場合の高額な費用に加えて、圧縮接合
のような機械的接続は多くの環境因子によつて故
障を生じる可能性がある。製造過程は完全ではあ
りえないので、いくつかのワイヤ接合は製造後故
障する可能性がある。接続の僅か1%が不適当で
あつたとしも、接続不良のチツプを使用する電子
システム全体が結果として完全には動作しなくな
る。接続された材料の温度に変化による膨脹収縮
の違いにより長時間経過後には接合の破壊がもた
らされる。大気は金属接続を腐蝕し破壊する酸化
のような化学プロセスを開始する成分を含有す
る。部品の部分の設置、取扱い、および使用中の
震動はこれ等のワイヤの接続を破壊する。
エレクトロニクスデバイスの寿命がつきるまで
ワイヤ接合を無傷で保つという難しい問題に加え
て、チツプ内部間の、あるいは多数のチツプ間の
接続には、全ての接合が完全に形成されれ、決し
て壊れないとしても、なお多くの問題がつきまと
う。非常に多くのチツプ間に接続するために必要
とされる非常に多くのワイヤ接合のため、システ
ム回路内の導電パスの全体としての長さは巨大な
ものとなる。これらの導電体は抵抗成分を有する
ので電力を消費する。この加熱によつて生じる周
囲温度の増加により関連する集積回路の動作に悪
影響が生じる。そのワイヤにより、正確に平衝し
た回路に対して望ましくないインダクタンスとキ
ヤパシタンスが誘起する。導電体間のクロストー
クによりシステム全体の性能が非常に妨げられ
る。さらにその長いパスに固有の遅延時間により
計算能力は低下させられる。
チツプ内部間を、あるいは多くのチツプアレイ
を一緒に接続するためにワイヤが使用される時、
多くの空間が消費されるということが最大の問題
である。はぼ同じ平面上にある2つの点を接続す
るワイヤはループ状に曲げられた長いワイヤを必
要とする。ワイヤが曲がられることのできる量
は、ワイヤのもろさのワイヤの割れる限界によつ
て制御される。さらに、ワイヤ接合具のサイズに
より熱圧縮接合される接点間の最少の間隔が制限
される。隣合うチツプ間を各ループにより接続す
るために必要とされる最少の間隔用により、チツ
プを並べるときの水平密度に制限が与えられる。
従来のワイヤ接合技術はチツプの厚さの2倍以上
の高さを必要とした。チツプの高さが20ミルのオ
ーダーであるならばワイヤ接合をするために必要
とされる適当な空間は約50ミルである。ワイヤ接
合されるパツドも、チツプ上にかなりの空間を必
要とする。各パツドはワイヤ接合具によつて伝え
られる大きな圧力を許容するのに十分な大きさと
強さを必要とする。ワイヤ接合はチツプの水平表
面のかなりの領域を必要とするばかりでなく、チ
ツプの上方の空間も必要とする。接続ワイヤのル
ープの部分はチツプ面よりはかる上方に広がり、
そのためチツプをいくつかのレベルに積みあげる
ことができない。ワイヤを接続するためには能動
チツプの上下に空間を必要とするので、この能動
回路に垂直な上下方向の空間がワイヤを伸ばすた
めに確保されなければならない。この伸ばされた
ワイヤは、物理的衝撃、振動、温度の異常、およ
びアツセンブル過程におけるダメージを含む多く
の環境の変化によつて破損しやすい。
従来マイクロエレクトロニクスにおける接続お
よびウエハスケール集積回路では、数百万個の能
動回路部品を接続し結合する際に、固有のチツプ
アレイとパツケージングの問題を種々の方法を使
用して解決しようとしてきた。米国特許3436605
号明細書において、ランドロン(Landron)は、
接合表面を有する複数の離された丸い接触突起端
子で終端する基板上に展開された導電パスを有す
る半導体デバイスに対するパケージプロセスを開
示している。
ウエイクリ(WaKely)は、米国特許3483308
号明細書において、半導体デバイスのためのモジ
ユラパツケージを開示する。ウエイクリの構成で
は、ループとなつたワイヤ接合を使用して導電パ
スに結合された半導体チツプを含む平らな上部表
面を有する絶縁材料でできた矩形の本体が組込ま
れている。矩形の本体を通つて下方向に存在する
接触突起端子に導電パスは接続されている。パス
はそれらがプリント基板に電気的に結合される接
触突起端子の端で終わる。
米国特許4179802号明細書では、ジヨシ
(Joshi)等は、スタツドチツプアタツチメントプ
ロセスを説明している。金属スタツドはそのチツ
プ端子金属フツトポイントをマツチングさせるた
めのチツプキヤリア表面に設けられている。キヤ
リアのシリコン基板上のそのスタツドにチツプ上
の金属パツドを接続することによりチツプをキヤ
リアに固定される。スタツドとパツドの間の接合
を完成させるために非常に少量のハンダが使用さ
れる。
ロビラード(Robillard)等は、米国特許
4189825号明細書に集積検査組立てデバイスを開
示している。この発明は、集積回路デバイスと、
パツケージ絶縁部分を通して伸びる導電性のリー
ドを有するパケージフレームと、チツプを受取る
ための開口部を有する内部接続基板を具備する。
マルチウエハ回路構成におけるウエハを製造す
るために正確なスタンピングを使用する方法は、
米国特許3813773号明細書においてパーク
(Parks)によつて開示されている。この発明は、
集積回路チツプを含むパラレルパイプライン構造
を形成するために、加圧した一体に積層された複
数の導電性ウエハを使用する。パークは、集積回
路を外部デバイスに接続するための端子として、
誘電材料によつて分離された均一な矩形のマトリ
クス状のz軸スラグを使用している。
米国特許2850681号明細書では、ホートン
(Horton)は剛性の絶縁材料からなるウエハと、
各ウエハに固定された導電体と、これらのウエハ
上の電子部品間の接続部分からならサブミニチユ
ア微細構造を示している。
ビザ(Vizzer)は、米国特許3107319号明細書
において、モジユール化された部品のプリント基
板コネクタを開示している。この発明では、スプ
リング付きターミナルによつて保持される回路コ
ネクタ要素を挿入するためのエンドスロツトを有
するプリント基板に取付けられるモジユール化さ
れた部品基本ブロツクが使用される。
金の表面に結合された半導体ウエハを受けるチ
ヤンネルを有する絶縁セラミツク基板を含む半導
体のフラツトパツケージが米国特許3271507号明
細書においてエリオツト(Elliott)によつて開示
されている。
米国特許428841号明細書においてゴーガル
(Gogal)は、一対のチツプ空洞を有するサンド
イツチ構造の多層セラミツクスの二重空洞チツプ
キヤリアを有する半導体デバイスを開示してい
る。発明者は、異なるターミナルパターンを有す
る二つの集積回路を接続するためにこの構造が有
効であると述べている。
ミネツチ(Minetti)は、米国特許4332341号明
細書において、基板と接続部材を接合するために
固体ハンダを使用して回路パツケージを形成する
方法を明らかにした。ミネツトのセラミツクチツ
プキヤリアはキヤリア表面のエツジに璧が形成さ
れたセラミツク本体を有している。多層接続部材
はパツドと接触するように結合され、パツドは集
積回路チツプからのリードに接続されている。
ホール(Hall)等は、米国特許4352449号明細
書において、支持基板上に取付けられたマクロ部
品を使用して回路パツケージを製造する方法を説
明している。部品と基板の間に十分なクリアラン
スを維持し、高信頼性を有する接合を達成するた
めに、ホール等は部品または基板のいずれかの上
に形成されたパツトに接触されるために予め形成
された多量のハンダを使用した。この発明では、
チツプキヤリア上のパツドと接続させるために20
から40ミルと直径を有する鉛スズハンダ球が使用
される。
米国特許3811186号明細書では、ラーナード
(Larnerd)等は、導電体が基板に取付けられる
時に、基板の導電体面上にマイクロ回路デバイス
を並べ、支持するための方法を述べている。その
デバイスと、対応する導電体との間に置かれる整
形された柔軟な絶縁材料は、それらが適当に並べ
てられた後、導電体を接続するために加熱により
溶かされる。
ビービツト(Beavitt)らは、米国特許3825801
号明細書において、チツプを保持するベース内に
形成された空洞とカバーとの間に接続される多数
の導電体を含む集積回路のパツケージを開示して
いる。この空洞は、チツプのキヤリアとして機能
し、チツプは絶縁材料のカバーとベースとの間に
固定された弾性材料の導電性スリツプお間に保持
される。
ハンダ付け可能な外部接続を有し、リード線を
使用しない反転チツプキヤリアのような小型のセ
ラミツクデバイスを製造する方法は、米国特許
3864810号明細書にハージス(Hargis)によつて
開示されている。ベースシート上のセラミツク材
料の複数の層を加熱した後、ハージスは、チツプ
に接続されているリード線をチツプの端子ではな
く外部デバイスにより簡単に接続するために、そ
れをエポキシ樹脂の中に埋設し、あるいは密封す
ることによつてセラミツクキヤリヤ上にチツプを
取付けている。
米国特許3868724号明細書では、パリノ
(Parrino)は、フレキシブルなテープ上に多く
のリード線の組を形成することによつて製造され
る集積回路チツプに対する接続構造を明らかにし
ている。これらのリード線はテープに形成された
穴を突抜け、集積回路チツプ上の接点パターンに
対応するパターンで配置されている接点で終端し
ている。チツプは、それらが接点に接続されたあ
とエポキシカプセルによつて密封される。
ハートラロード(Hartleroad)等は、輸送プ
ローブの一端に半導体フリツプチツプを配置する
方法と装置を説明している。それはチツプを自動
的に磁気的に整列させ、重ねて置かれたリードフ
レーム構造にそれらを接続する。位置合せ装置の
細長い溝の一端にフリツプチツプを置き、接合の
前にチツプを適当に置くために磁気力を使用して
ガイドレールでそれらを運ぶ方法は、米国特許
3937386号明細書に述べられている。
キヤリア、回路移送器およびLSIデバイスを相
互接続するためにハンダ技術を使用するLSIデバ
イスの電気的パツケージは、米国特許4074342号
明細書にホーン(Honn)等によつて開示されて
いる。このパツケージでは、半導体材料、端子ピ
ンの標準的な配列、および移送器と同様の熱膨脹
係数を有するキヤリアが使用される。それらは
種々のパツケージ材料の熱膨脹率の不一致によつ
て生じるハンダ接合部の機械的応力が減少させる
ことが述べられている。
イノウエ(Inoue)は米国特許4143456におい
て、半導体デバイスの絶縁方法を開示している。
この発明では、導電性パターンとチツプとを保持
する回路基板を有する半導体デバイスのために保
護カバーが使用される。イノウエはアルミニウム
ワイヤを回路基板パターンのチツプ接続部に共融
的に、あるいは電気的に接続する接着材でチツプ
を固定している。
米国特許4147889号明細書にはアンドリユース
(Andrews)らが、メツキされた、あるいは接合
されたハンダ付けを可能な導電トレースおよびパ
スを有する柔軟な取付けフランジを有する薄い誘
電体でできた皿型のチツプキヤリアを開示してい
る。これらのトレースとパスは、電気的に接地さ
れ、一体構造を提供するヒートシンクと接続され
ている。
集積回路デバイスと、外部出力端子と、出力導
電体配列との支持部材および電気的絶縁包囲カバ
ーを具備する出力パツドを有する集積回路デバイ
ス用のフラツトパツケージが、米国特許4264917
号明細書にユーゴン(Ugon)によつて開示され
ている。この発明は、厚さが薄くなり、表面領域
が減少された1つ以上の集積回路デバイスに対す
るパツケージを提供するために、支持ウエハ上に
配置された接点島を有する。
[発明が解決しようとする課題] 上記の発明のいずれかもが平面上あるいは垂直
方向の大きい空間を必要とするという問題を解決
してはいない。それはチツプアツセンブリの大部
分が、ワイヤ接合のようなチツプの相互接続に費
やされるためである。これ等の従来の方法あるい
は装置のいずれもが、能動半導体部品の超高密度
集積を達成するための複雑な問題を全てを解決す
るための有効で明確な手段を提供していない。こ
の問題を解決するための手段は30年にわたつて半
導体および集積回路産業によつて長いこと必要と
感じられたものである。
チツプの平面空間および垂直空間をあまり使う
ことなく、チツプ内部接続およびチツプ間の接続
をするための真に実際的で信頼性のある有効な手
段は、マイクロエレクトロニクスの分野において
大きな進歩を提供するものである。半導体チツプ
の製造者は現在の技術水準をはるかに越えるスピ
ードで情報を処理することができ、今日のほとん
どの高密度パツケージ設計をはかるに越えて大量
のデータを蓄積することができる集積回路を作り
出すための革新的な設計を使用することが可能に
なるであろう。そのような発明は、種々のコンピ
ユータシステムと協同して動作するように理想的
に適用され、広範囲の動作条件とシステムアプリ
ケーシヨンに渡つて一貫して高信頼性をもつて実
行されるであろう。超LSI回路はまた、スーパー
コンピユータおよび軌道防衛システムの厳しい要
求を満足するであろう。航空マイクロエレクトロ
ニクスの設計者をして非常に強力な、そして非常
にコンパクトな集積回路を宇宙防衛システムに対
して使用させることができるような発明は、エレ
クトロニクスの分野における大きな技術的進歩を
もたらすものである。
本発明の目的は、この大いなる技術的進歩の達
成を促進することである。マイクロミニチユア接
続のための本発明の圧接接点は、従来のデイスク
リートに接続された複数の集積回路からなるシス
テムでは実現されなつた信号処理とメモリー容量
を有する一体となつたオンウエハチツプアレイを
形成するために、集積回路を一緒に接続すること
を可能にする。
本発明の構成の1実施態様はチツプインターフ
エイスメサで使用されるように設計されている。
チツプインターフエイスメサは、誘電体材料から
作られ、通常それが載せられた半導体チツプより
も一般に僅かに小さい長方形形状である。そのメ
サは矩形の断面を有し、能動回路の最上位レベル
にあるチツプの上部にエポキシで固着される。メ
サの周囲には誘電材料層で被覆された垂直チヤン
ネルが、すなわちノツチが設けられている。メサ
の上面には、通常の接合パツドよりもはるかに大
きい導電領域すなわち外部インターフエイスパツ
ドアレイが存在する。これらの外部インターフエ
イスパツドは薄い導電パスによつてメサの側壁上
のノツチに電気的に接続されている。メサの各ノ
ツチは半導体チツプ上の導電性のチツプインター
フエイスパツドと整列されている。チツプインタ
ーフエイスパツドはメサに接合されるチツプの上
面の周囲に展開されている。加熱されたハンダあ
るいは他の容易に変形される導電材料の滴が、メ
サの上から各ノツチに入れられ、その滴はノツチ
の垂直な壁とパツドの両者を接続するので、メサ
とチツプインターフエイスパツドの間に電気的接
続を形成する。
このマイクロエレクトロニクスパツケージ構成
は、米国特許第4695870号明細書に記載されてい
るパトロー反転チツプキヤリアに対して顕著な改
善を与える。それはチツプの能動回路の上下を空
間でチツプ内部接続とチツプ間接続を再構造する
ことによつて、長いループを形成するワイヤ接合
を殆ど無くすことを可能にする。チツプインター
フエイスメサではワイヤ接合を完全に無くすこと
ができる。全ての望ましくないワイヤ接合は、対
応するチツプパツドと関連するノツチ内の耐久性
があり容易に形成されることができるハンダの微
小滴による接続によつて代えられる。能動回路に
わたつてチツプ内部接続とチツプ間接続を空間的
に再配置することは、集積回路組立体のパツケー
ジ空間を最適化し、隣接するチツプ間のワイヤ接
合によつてかつて浪費されていた莫大な空間を節
約することにより半導体デバイスに対して与えら
ていた理論的な密度の限界近くまで集積すること
を可能にする。チツプインターフエイスメサは、
能動半導体回路に対する多数のチツプアレイの平
面スペースの殆ど全てを利用可能に確保し、能動
回路の平面と垂直な空間が非効率的な内部接続の
ために使用される必要をなくすことができる。こ
の重要な新しい集積回路組立体の設計方法は、パ
ツケージ方式を最適化するばかりでなく、チツプ
間の専有空間を最小にして隣接して多くのチツプ
を平行に並べることを可能にする。多くのチツプ
を一緒に接続することによつてウエハ上の多くの
半導体チツプは、ウエハスケールの全体の再構成
を実現するために結合されることができる。従つ
て、本発明の目的は、容易にまたコスト的に有効
に大量生産されるデバイスを使用して、相互接続
された集積回路アツセンブリの大きなアレイを接
続する簡単で信頼性のある手段を提供することで
ある。
本発明の目的は、集積回路の大きくて複雑なシ
ステムに組込む手段を破壊せずにチツプが反復的
に検査され、交換されるように、チツプインター
フエイスメサとチツプアツセンブリの部品が分離
されているとき、その対応するチツプあるいはキ
ヤリアを破壊しないマイクロエレクトロニクス装
置の内部接続装置を提供することである。
本発明の別の目的は、チツプ製造プロセスにお
いて、高価なチツプの生産に悪影響を与えない集
積回路のパツケージ方法を提供することである。
本発明の別の目的は、望ましくなく信頼性のな
いワイヤ接合を完全に除去するマイクロエレクト
ロニクス装置の内部接続のための装置を提供する
ことである。
本発明のさらに別の目的は、所定の容積内の能
動集積回路デバイスの密度を最大にするマイクロ
ミニチユア電気的内部接続のための装置を提供す
ることである。
本発明のさらに別の目的は、従来不可能とされ
ていたウエハスケールの合成設計を実用可能と
し、コスト的に有効にするために多数の別々のチ
ツプ内の回路を接続し、あるいはチツプ内の回路
を接続する簡単で信頼性のある手段を提供するこ
とである。
更に本発明の別の目的は、現在一般に使用され
ているチツプと既存のパツケージ技術を使用し
て、非常に多くの半導体チツプを接続する手段を
提供することである。
また本発明のさらに別の目的は、内部接続ワイ
ヤを全体として無くしたことにより伝播遅延時間
を劇的な減少させてシステム速度を向上させたチ
ツプアレイを提供することである。
本発明のさらに別の目的は、多数の長いワイヤ
接合をなくすことにより、無駄な容量性負荷の発
生の主原因をなくし、電力浪費を非常に減少させ
ることを可能にするチツプキヤリアを提供するこ
とである。
本発明のさらに別の目的は、容易に試験され、
検査され、加熱され、修理されることができる多
くのチツプをチツプキヤリア上に一緒に取付ける
方法を提供することである。
さらに本発明の他の目的は、チツプ間の入力、
出力の要求を最小にするチツプ展開法を提供する
ことである。
本発明のさらに別の目的は、集積回路組立体内
の多数の長いワイヤ接続を伴う従来のデバイスに
よつて生じていた妨害となる付加的なキヤパシタ
ンスとインダクタンスをさけるマイクロエレクト
ロニクス装置の内部接続のための装置を提供する
ことである。
本発明のさらに別の目的は、軌道環境に経済的
に配置されることができるシステムを製造するた
めに、集積回路のシステムの重量を減少させるこ
とである。
[課題解決のための手段] 本発明は、基板の表面上の導電路に結合された
表面から突出する電気接続端子の製造方法におい
て、基板の表面上の導電路の一部を露出させる孔
を有する基板マスクを基板の表面に形成し、この
基板マスクの孔を充填材料で満たしてその孔内の
基板上に頭部が凸レンズ状の柱状体を形成し、基
板から基板マスクを除去して基板上に頭部が凸レ
ンズ状の柱状体を残し、この柱状体の表面に金属
層を付着させて凸レンズ状の部分に付着された頭
部領域と、この頭部領域から柱状体の側面に沿つ
て下方に延びる複数の脚部領域と、脚部領域の導
電路に接触する端部に設けられた幅の拡大された
終端部とよりなる金属層の弾性接続部材を形成
し、柱状体を溶解して除去して基板上に弾性接続
部材を残すことを特徴とする。
基板マスクとしては例えばフオトレジストが使
用され、このフオトレジストマスクの孔に塩化カ
リウムを満たして乾燥させて頭部が凸レンズ状の
柱状体を形成する。
或いは、基板マスクはプラスチツクで構成さ
れ、マスクの孔に充填する充填材料としてフオト
レジストを使用することもできる。
【図面の簡単な説明】
第1図のa乃至eは、基板上に圧接接点を形成
する種々の段階を示している本発明の製造方法の
説明図である。第1図のfは導電路により接続さ
れた基板上の2個の圧接接点の斜視図である。
第2図は圧接接点が使用されるチツプとチツプ
インターフエイスメサ構造の斜視図である。
第3図は圧接接点を使用する単一チツプキヤリ
アの断面図である。
[実施例] 第1図のa乃至eは本発明による圧接接点の1
実施例の製造工程を示す。基板10は約4乃至12
ミルの直径の円形孔14が所定のパターンで形成
されているワツクス、フオトレジスト、プラスチ
ツク、或いは金属から構成された基板マスク12
で覆われている。例えば基板マスク12としてフ
オトレジストを使用する場合には、通常のフオト
リングラフ法でよく知られているように基板10
の表面がフオトレジストで被覆され、マスクを使
用して所定の孔のパターンに露光して現像して円
形孔14が形成される。この円形孔14は第1図
のbに示されるように塩化カリウムのような充填
材料によつて孔の上方に表面張力によつて凸レン
ズ状の突出部分が形成されるレベルまで満たさ
れ、それによつて頭部が凸レンズ状の円柱状体1
6が円形孔14内に形成される。充填材料として
は塩化カリウムの外にフオトレジスト等も使用で
きる。フオトレジストを充填材料として使用する
ことには基体マスクにはフオトレジスト以外のワ
ツクス、プラスチツク、或いは金属から構成され
た基板マスク12を使用する。例えば基板マスク
12の材料としてプラスチツクのポリイミドが使
用される場合には液体のポリイミドで基板10の
表面が被覆され、キユアされてマスク基板が形成
される。次にその上にフオトレジストが被覆され
てフオトリソグラフ法を使用して露光し現像して
円形孔14が形成される。次に充填材料のフオト
レジストが前記のように孔に満たされ、頭部が凸
レンズ状の円柱状体16が円形孔14内に形成さ
れる。
それからマスク12は適当な溶液を使用して溶
解して除去され、基板10上に第1図のcに示さ
れるように円柱状体16だけが残される。次に第
1図のdに示されるように中央開口部とこの中央
開口部から半径方向に延びている4個の溝部とを
有する開口18を有する金属マスク19が円柱状
体16上に設置される。このマスクを使用してア
ルミニウム層を蒸着することによつて第1図のe
に示されるように円柱状体16上にはその上面か
ら周囲に沿つて下方へ延びて基板10面に接触し
ている4個の脚部21を有する圧接接点20が形
成される。脚部21の先端は円柱状体16の周囲
の基板10の表面に付着されて周縁部にほぼ平坦
な終端部25が形成されている。その後円柱状体
16を溶解して除去することによつて第1図のf
に示すような圧接接点20だけが基板10上に残
される。第1図のfにおいては、周縁部にほぼ平
坦な終端部を有する4個の下方に延びた脚部21
有する2個の完成した圧接接点が示され、図では
このような2個の圧接接点20が導電路22によ
つて互いに接続されて示されている。圧接接点2
0は例えば前記“チツプインターフエイスメサ”
という名称の米国特許明細書に記載された接点と
同様に配置されることができる。圧接接点20と
それと接触する導電表面との間の接続を信頼性の
あるものとするために圧接接点は約150℃に加熱
された状態でインジユウム合金で被覆される。
第2図は、マトリツクス状に配置された多数の
チツプインターフエイスメサ23と、それに接合
されるチツプ組立体28とを含むマルチチツプア
レイを示している。各チツプ組立体28は導電路
22に接続された複数の前記第1図fに関連して
説明した複数の圧接接点20を備えているチツプ
インターフエイスメサ23に接続され、受け部内
に保持されている。それらのメサ23上の導電路
22は相互接続基体24と関連する外部端子(図
示せず)に電気的に接続されている。受け部は基
体24上に設けられた整列用スペーサ26を備え
ており、そのスペーサ26の開口内にチツプイン
ターフエイスメサ23が配置されている。各チツ
プ組立体28はメサ30、メサ部分32、導電柱
ハンダ滴(図示せず)を保持するノツチ34、お
よびメサ部分32の上面のメサ平面36にマトリ
ツクス状に配置された大型のメサインターフエイ
スパツド40を具備している。パツド40は導電
路38によつて各チツプ30に接続され、圧接接
点20と圧接されることによつてチツプインター
フエイスメサ23の導電路22に接続される。
第3図は、前記のような圧接接点20を使用す
る単一のチツプキヤリア42を示している。セラ
ミツク基体44は第2図の受け部の基体24およ
びその上の整列用スペーサ26の1つの開口を囲
む部分、およびその開口内のチツプインターフエ
イスメサ23の部分を一体にしたものに相当し、
チツプ組立体28を受ける受け部を構成してい
る。保持リング47を内周壁の下部に有する取外
し可能なカバー46が受け部に配置されたチツプ
組立体28を覆つて取付けられ、ピストン50は
このカバー46の内部で保持リング47によつて
落下しないように保持されており、ピストン50
とカバー46の間に設けられたスプリング48に
よつて下方に圧力を加えられ、受け部の底部に設
けられたチツプインターフエイスメサの前記圧接
接点20のような構造の端子60にチツプ組立体
28のパツド40が圧接されるようにチツプ5
2、メサ部材54、および導電性ハンダ滴56を
含むチツプ組立体28の背面を加圧している。端
子60はセラミツク基体44の内部で適当なコネ
クタ(図示せず)に接続されている。
関連する米国特許第4695870号明細書に記載さ
れている反転チツプキヤリアに本発明の方法によ
り製造された圧接接点を使用した場合に、市販の
チツプを使用してこれをこのチツプキヤリア内に
配置すると、同数の裸のチツプを使用する場合と
比較して僅か3%の平面領域の増加だけで能動回
路を65%増加させることが可能である。このよう
に本発明の方法により製造された圧接接点を使用
した反転チツプキヤリアおよびチツプインターフ
エイスメサによつて大きい表面領域比を得ること
ができる。
また、高密度構成でパツケージされ、交換も容
易であるため大型マツチチツプアレイとして特に
有効である。
本発明を特定の実施例を参照して詳細に説明し
たが、当業者には本発明の技術的範囲を逸脱する
ことなく種々の変形変更がかのうであることは明
白であろう。
JP62500235A 1985-12-20 1986-11-24 マイクロミニチュア装置の圧接接続端子の製造方法 Granted JPS63501995A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US81156085A 1985-12-20 1985-12-20
US811,560 1985-12-20

Publications (2)

Publication Number Publication Date
JPS63501995A JPS63501995A (ja) 1988-08-04
JPH0553301B2 true JPH0553301B2 (ja) 1993-08-09

Family

ID=25206887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62500235A Granted JPS63501995A (ja) 1985-12-20 1986-11-24 マイクロミニチュア装置の圧接接続端子の製造方法

Country Status (8)

Country Link
EP (1) EP0252115B1 (ja)
JP (1) JPS63501995A (ja)
KR (1) KR900005147B1 (ja)
DE (1) DE3680336D1 (ja)
ES (1) ES2002935A6 (ja)
IL (1) IL80785A (ja)
TR (1) TR22767A (ja)
WO (1) WO1987004009A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047830A (en) * 1990-05-22 1991-09-10 Amp Incorporated Field emitter array integrated circuit chip interconnection
JP3002512B2 (ja) * 1990-09-10 2000-01-24 株式会社日立製作所 集積回路装置
US5345365A (en) * 1992-05-05 1994-09-06 Massachusetts Institute Of Technology Interconnection system for high performance electronic hybrids
DE4417586A1 (de) * 1993-08-03 1995-02-09 Hewlett Packard Co Familie von demontierbaren Hybridanordnungen unterschiedlicher Größe mit Mikrowellenbandbreitenverbindern
US6840777B2 (en) * 2000-11-30 2005-01-11 Intel Corporation Solderless electronics packaging
US11152707B1 (en) * 2020-07-02 2021-10-19 International Business Machines Corporation Fast radio frequency package
EP4261872A1 (en) * 2022-04-11 2023-10-18 Nexperia B.V. Molded electronic package with an electronic component encapsulated between two substrates with a spring member between the electronic component and one of the substrates and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1021066A (en) * 1974-10-17 1977-11-15 James B. Morris (Sr.) Semiconductor chip interconnect package
US4070688A (en) * 1976-12-27 1978-01-24 International Rectifier Corporation Flexible lead
FR2471048A1 (fr) * 1979-12-07 1981-06-12 Silicium Semiconducteur Ssc Structure et procede de montage d'un composant semi-conducteur principal et d'un circuit auxiliaire
JPS58110778A (ja) * 1981-12-23 1983-07-01 ワイケイケイ株式会社 自動開閉扉の制御装置

Also Published As

Publication number Publication date
EP0252115B1 (en) 1991-07-17
KR880701021A (ko) 1988-04-13
KR900005147B1 (ko) 1990-07-20
WO1987004009A1 (en) 1987-07-02
DE3680336D1 (de) 1991-08-22
JPS63501995A (ja) 1988-08-04
IL80785A (en) 1994-05-30
TR22767A (tr) 1988-07-01
EP0252115A1 (en) 1988-01-13
ES2002935A6 (es) 1988-10-01
IL80785A0 (en) 1987-02-27

Similar Documents

Publication Publication Date Title
US4716049A (en) Compressive pedestal for microminiature connections
US4902606A (en) Compressive pedestal for microminiature connections
US4924353A (en) Connector system for coupling to an integrated circuit chip
KR910004506B1 (ko) 반전 칩 캐리어
EP0531724B1 (en) Stepped electronic device package
US5289346A (en) Peripheral to area adapter with protective bumper for an integrated circuit chip
US5379191A (en) Compact adapter package providing peripheral to area translation for an integrated circuit chip
US6762488B2 (en) Light thin stacked package semiconductor device and process for fabrication thereof
US6388340B2 (en) Compliant semiconductor chip package with fan-out leads and method of making same
CN1105483C (zh) 半导体器件封装
US6392429B1 (en) Temporary semiconductor package having dense array external contacts
US6798057B2 (en) Thin stacked ball-grid array package
US6195268B1 (en) Stacking layers containing enclosed IC chips
US5367763A (en) TAB testing of area array interconnected chips
US20010003049A1 (en) Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device
JPS5811100B2 (ja) デンキテキパツケ−ジ
JPH0553301B2 (ja)
KR101267651B1 (ko) 유연성을 갖는 마이크로 전자회로 조립체
KR900004719B1 (ko) 칩 인터페이스 메사
JP4206779B2 (ja) 半導体装置の製造方法
KR20180036947A (ko) 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법
JPH05235091A (ja) フィルムキャリア半導体装置
US7514798B2 (en) Arrangement for the protection of three-dimensional structures on wafers
KR19980022524A (ko) 적층 칩 패키지 제조 방법
KR19980022525A (ko) 적층 칩 패키지 제조 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term