JPS5811100B2 - デンキテキパツケ−ジ - Google Patents

デンキテキパツケ−ジ

Info

Publication number
JPS5811100B2
JPS5811100B2 JP50138288A JP13828875A JPS5811100B2 JP S5811100 B2 JPS5811100 B2 JP S5811100B2 JP 50138288 A JP50138288 A JP 50138288A JP 13828875 A JP13828875 A JP 13828875A JP S5811100 B2 JPS5811100 B2 JP S5811100B2
Authority
JP
Japan
Prior art keywords
terminal
transposer
carrier
semiconductor
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50138288A
Other languages
English (en)
Other versions
JPS5178176A (ja
Inventor
ケネス・ピー・スタビイ
ジエームズ・ジエイ・ホーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5178176A publication Critical patent/JPS5178176A/ja
Publication of JPS5811100B2 publication Critical patent/JPS5811100B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/212—Top-view shapes or dispositions, e.g. top-view layouts of the vias
    • H10W20/2125—Top-view shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Wire Bonding (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は電気的パッケージ及びその組立て方法に関する
。
更に具体的に云えば、本発明は集積回路装置（ＩＣ）の
ための電気的パッケージ及びその組立て方法に関する。
米国特許第３６４８３１０号若しくは第 ３３４０３８号明細書中に示されるタイプの電気的パッ
ケージには、（１）基体即ちキャリアと該キャリアに取
付けられた半導体装置との熱膨張係数が釣り合わない問
題、（２）−（ｉ）半導体装置とキャリア相互間の１０
０個以上のはんだパッド又は接続体及び（ｉｉ）ＩＣを
端子ピン若しくは他の外部接続体に接続するためのキャ
リアの導体の独特の回路設定即ちキャリア導体の個性化
に関連した信頼性の問題がある。
熱膨張係数の不釣り合いの問題の一解決法は、取付けら
れる半導体装置の熱膨張係数とほぼ同じ熱膨張係数を有
する材料をキャリア材として選択することである。
例えば、米国特許第３７７７２１０号明細書には、熱膨
張係数の不釣り合いの問題に関しては記述されているが
、はんだバット若しくは導体の信頼性の問題に関しては
記述されていない。
はんだパッドの信頼性の問題に関する解決法としては、
パッケージ内のＩＣの数を増加させてそれぞれのＩＣの
はんだパッドの数を１００個よりも少なくすることであ
る。
しかしながら、ＩＣの異なる組合せを可能にするために
必要とされる個性化された基体即ちキャリアの数が増え
ることによって新たな問題が生じる。
それぞれの電気的パッケージを個性化する問題を簡単に
するために、米国特許第３５８８１６６号明細書に記述
されている如く、ＩＣとキャリアとの間に回路トランス
ポーザ（Ｃｉｒｃｕｉｔ Ｔｒａｎｓｐｏｓｅｒ）を介
在させ得る。
しかしながら、このトランスポーザは熱膨張係数の見地
からキャリア及び半導体装置と釣り合うものでなければ
ならない。
更に、キャリアの導体の信頼性の問題が増加しないよう
に若しくはトランスポーザに転換されないようにしなけ
ればならない。
半導体装置とキャリアとの熱膨張係数の不釣り合いの問
題、部品番号別の個性化及び制御の問題、半導体装置及
びキャリアのはんだパットの信頼性の問題を克服する電
気的パッケージを用いることによって大規模集積回路技
術の利点が一層データ処理システムに利用できるように
なる。
本発明の概括的な目的は大規模半導体集積回路技術のた
めの改良されたパッケージを提供することにある。
本発明の１つの目的はキャリアと、取付けられた半導体
装置とがほぼ同じ熱膨張係数を有する電気的パッケージ
を提供することにある。
本発明の他の目的は複数の大規模集積回路装置（ＬＳＩ
）を標準の端子配列を介して適当な外部回路に接続する
ことを可能にする電気的パッケージを提供することにあ
る。
本発明の更に他の目的は複数のＬＳＩを適当な外部回路
に接続するために、一層正確で、信頼性があり、且つ密
度の高いキャリアの個性化を簡単にする電気的パッケー
ジを提供することにある。
本発明の更に他の目的はキャリアと半導体素子相互可の
相互接協部における機械的応力を最小にする電気的パッ
ケージを提供することにある。
本発明の更に他の目的は半導体装置とキャリアとの熱膨
張係数の不釣り合いを最小にし、且つ半導体装置を標準
の端子配列を介して適当な外部回路に接続するためのキ
ャリアの信頼性及び個性化を改良した電気的パッケージ
の組立て方法を提供することにある。
本発明の一実施例によれば、絶縁性の基体即ちキャリア
は以下の工程に従って、即ち、（ａ）取付体に熱膨張係
数の小さい金属製ウェブを配置し、（ｂ）ウェブのそれ
ぞれの開孔内に端子即ちピンを標準の配列に位置決めし
、（ｃ）端子ピンの両側が露出されるように有機材料で
ウェブと端子配列の一部分とを封止することにより、組
立てられる。
端子ピンの一方の端部は、半導体ウェハ内の複数の半導
体装置、または、絶縁性若しくは半導体性のいずれのも
のでもよいトランスポーザに取付けられた複数の半導体
装置への接続部として働く。
端子の他方の端部は適当な外部回路に接続される。
−態様でのトランスポーザは、取付けられた半導体装置
若しくは半導体素子の中に一体に形成された半導体装置
を標準の端子配列に接続するように適当に配設された拡
散導電路若しくは付着金属を有する半導体素子から成る
。
それぞれの半導体装置とトランスポーザと端子配列相互
間にはんだ接続体が形成されて完全な電気的パッケージ
を形成する。
金属製ウェブはキャリアの熱膨張係数特性をトランスポ
ーザの熱膨張係数とほぼ同じになるように変える。
同様に、半導体トランスポーザと、取付けられた半導体
装置との熱膨張係数は等しい。
キャリアとトランスポーザと半導体装置との熱膨張係数
がほぼ一定であることによりはんだ接続部における機械
的応力が最小になる。
トランスポーザは、複数の半導体装置を標準の端子配列
に接続するためのキャリアの個性化を簡単にする。
キャリアの精度と信頼性は、キャリアに接着されるペー
スト若しくは薄膜導体の代りに端子配列を用いることに
よって改善される。
別の実施例によれば、キャリアの端子部材が延長されて
トランスポーザ若しくは半導体装置の端子に接続される
ことによって更に応力が減らされる。
電気的パッケージ内の半導体装置の密度は（１）半導体
装置をトランスポーザの両側に取付けること及び／若し
くは（２）半導体装置の配列をトランスポーザに積み重
ねて接続することによって増大され得る。
本発明の特徴は、（ａ）半導体の熱膨張係数とほぼ同じ
熱膨張係数を有するキャリアト、（ｂ）複数のＩＣを適
当な外部回路に接続することを可能にする標準の端子配
列と、（ｅ）大量生産方法に適応可能なパッケージ構成
要素とを有する電気的パッケージにある。
本発明の他の特徴は、複数の半導体装置を相互接続する
ための半導体回路トランスポーザを用い、そして半導体
装置とキャリアとトランスポーザとの熱膨張係数がほぼ
同じであることである。
本発明の更に他の特徴は、取付けられた半導体装置をキ
ャリアに包含された標準の配列の端子ピンに接続するよ
うに容易に個性化され得る半導体回路トランスポーザに
ある。
本発明の更に他の特徴は、キャリアと接続素子との熱膨
張係数の差によって、半導体装置及び／若しくはトラン
スポーザに配設された端子において生じる機械的応力を
最小にするような物理的構成を有する端子部材を含むキ
ャリアにある。
以下、図面を参照して本発明の良好なる実施例を説明す
る。
第１Ａ図及び第１Ｂ図を参照するに、本発明の原理を用
いる電気的パッケージ２０は、ウェブ２６内に位置決め
された複数の端子ピン２４を有する。
有機封止体２８でウェブ２６と端子２４の一部分を囲い
キャリア２９を形成する。
端子は、はんだに容易に濡れる例えば銅若しくは類似の
金属から成る。
この端子２４の一方の端部は従来のプリント配線板のコ
ネクタに挿入し得るような形状に選定される。
端子の他方の端部は半導体ウェハに接続し得るような形
状を有する。
通常、それぞれの端子の一端は、はんだパッド３２への
接合を容易にするために封止体２８の表面で終端する。
金属製ウェブは熱膨張係数の小さい材料で作られる。
望ましくは、このウェブの熱膨張係数は半導体の熱膨張
係数よりもかなり小さい。
シリコン半導体を用いる場合には、このウェブ２６の熱
膨張係数は０乃至２×１０−６／℃の程度でなければな
らない。
シリコン半導体装置を用いる場合の所望の熱膨張係数を
有するウェブ材料の一例としてはＩＮＶＡＲ（Ｓｏｃ、
Ａｎｏｎ、ｄｅ Ｃｏｍｍｅｎｔｒｙ Ｆｏｕｒ−ｃｈ
ａｍｂａｕｌｆ ｅｔ Ｄｅｃａｚｉｖｉｌｌｅの登録
商標名）がある。
このウェブは適当な開孔を有する約０．７６ｍｍ（３０
ミル）の厚さに形成される。
このウェブと端子とは、複数の半導体装置３６から出て
いる全ての接続回路に充分適合しうるような自在性のあ
るパターンを形成する。
有機封止体２８はウェブ及びピンを所定の位置に固定し
て保持する。
この封止体は更にウェブとピン・パターン相互間及びピ
ン相互間を電気的に絶縁する。
封止体として適当であることが判明した材料は大体、プ
ラスチック、エポキシ及びノボラック材の類である。
ウェブ２６及びピンを単一の構造体即ちキャリア２９の
様に形成するのに適当であると分った代表的な封止材料
としては、Ｅｐｊａｌｌ １９１４または１９６１（Ａ
ｌｌｉｅｄ Ｄｈ−ｅｍｉｃａｌ Ｃｏｒｐの登録商標
名）がある。
有機止材料のＦｐｉａｌｌ １９１４の熱膨張係数は１
４．４×１０−６／℃である。
ウェブ２６が封止体の熱膨張係数に近づけるように下げ
る。
代表的には、半導体の熱膨張係数は３×１０−６／℃程
度である。
トランスボーザ３０は、例えばはんだ接続体の如き適当
な接続体３２で端子ピン２４に接続される。
−態様では、このトランスポーザは半導体で作られ、取
付けられる１個若しくはそれ以上のＩＣ３５を標準の端
子配列２４に接続するための拡散及び／若しくは付着技
法で形成された導体３４を含む。
貫通導電体３８（第１Ｂ図参照）はトランスポーザの一
方の表面から他方の表面への接続を与える。
導体３４は既知の付着若しくは拡散技術によりトランス
ポーザに形成される。
例えば半導体酸化膜の如き絶縁層４０（第１Ｂ図参照）
が、トランスポーザ３０の表面を保護するために成長、
付着若しくは他の方法で形成される。
貫通導電体３８は米国特許第３６４８１３１号明細書中
に詳細に記述されている如き既知の食刻処理、絶縁処理
及びメタライゼーションによって形成される。
簡単に云えば、半導体ウェハを両側から選択的に食刻し
、酸化してからウェハの上面と下面とを接続する連続導
体を形成するようにそれぞれの側から金属を付着するこ
とによって、貫通導電体が正確に形成され得る。
第１Ｂ図に示される如きそれぞれの貫通導電体３８は接
続体３２を接続するための例えばアルミニウム若しくは
類似物の如きメタライズ導体４１を含む。
−態様では、下側の絶縁膜４０に開口が開けられる。
パッド３２は米国特許第３４９５１３３号明細書中に記
述されている方法によりキャリア及びトランスポーザ上
に形成される。
同様に、半導体チップ３６の端子位置と一致して拡散導
体３４を露出するために上側絶縁膜４０に適当な開口が
開けられる。
はんだパッドの形成に先だって、上下両方の開口にメタ
ライズ領域即ち端子パッドが形成される。
−態様では、この端子パッドはクローム−銅−金の薄膜
から成りはんだパッド３２及び４２は鉛９０％−錫１０
％から成る。
メタライゼーション法及びはんだパッド接続法に関して
は米国特許第３４２９０２９号明細書中に更に詳細に記
述されている。
半導体チップ３６は米国特許第３５０８２０９号明細書
中に記述されている如き従来の半導体集積回路装置であ
る。
それぞれのチップ３６はトランスポーザ３０に関して記
述された如き端子パッド及びはんだパッドを有する。
パッド４２の数が１００個以上あってもトランスポーザ
とキャリアと半導体チップとの熱膨張係数が釣り合うた
めに接続部の信頼性が高い。
第１Ａ図及び第１Ｂ図は、導体及び貫通導電体を介して
標準の端子配列２４に接続するように複数の半導体チッ
プ３６がトランスポーザに取付けられうろことを示して
いる。
トランスポーザ３０は、チップの端子構成を標準の端子
配列２４に適応させるための融通性を与える。
トランスポーザは顧客の要求に応じてつくられ、そして
要求に先だって作られ保管されているチップとキャリア
とに結合され得るから、パッケージ２０の組立て及び分
類は容易にできる。
第２Ａ図に示される如く、トランスポーザ３０の利用に
よれば、ＩＣを互いに積み重ねることも可能である。
トランスポーザ３０は、絶縁層４０の表面上のメタライ
ズ導体５２で受動素子５６の端子５４に接続された１個
の端子５０有する能動素子４５を包含する。
メタライズ導体５２は更に受動素子５６を、トランスポ
ーザの上面側のメタライズ導体５８に接続を形成する貫
通導電体３８に接続する。
米国特許第３６４８１３１号明細書に記述されている如
く、一連のＩＣチップ３６゜３６′及び３６″は積み重
ねられた状態に配置される。
図示の簡略化のためにＩＣチップ３６．３６′及び３６
″内の能動及び受動素子は示していない。
第２Ａ図のパッケージは、（１）はんだパッド接続体の
数を減らすことにより信頼性が高められ、（２）第１Ａ
図の拡散導体３４の代りにメタライズ導体５２が用いら
れ、（３）トランスポーザ内に能動及び受動素子を用い
ることによって回路密度が更に増加され、その結果とし
てパッケージで達成され得る電気的機能が更に増加され
る。
更に、チップ及び回路の密度の増加によって論理機能の
遂行速度が改善され、論理機能のためのチップ外の駆動
回路を用いる必要がなくなり、しかもライン容量が減じ
られる等の付加的利点が得られる。
第２Ｂ図に示される如き他の態様では、能動及び受動素
子（図示せず）を含む１若しくはそれ以上のウェハ４８
は、第１Ａ図において記述されたチップの端子と同様な
端子４２を介して標準の端子配列に直接接続される。
能動及び受動素子はウェハ４８の両方の表面に形成され
てもよい。
キャリア２９とウェハ４８との熱膨張係数が釣り合うこ
とによって、端子４２における機械的応力が最小になる
。
端子４２とピン２４相互間の接続は直接またはキャリア
上に付着されたペースト若しくは薄膜のメタライズ導体
４９を介して行なってもよい。
第３Ａ図は本発明の他の実施例を示す。
キャリア２９は、第１Ａ図において述べた金属製ウェブ
２６と有機封止体２８の代りに、例えば三酸化アルミニ
ウム若しくは類似物の如き無機材料でもよい。
端子部材２４はキャリア２９に埋められ、そしてキャリ
アを越えておよそ１２．７ｍｍ（１／２インチ）延びて
半導体トランスポーザ３０又はウェハ４８に係合する長
さを有する。
この端子２４は、はんだ接続体５９で半導体素子３０又
は４８に接続される。
無機材料２９と半導体素子４８とでは熱膨張係数が釣り
合わない。
代表的には、キャリアの熱膨張係数は６×１０−６／℃
であり、一方半導体の熱膨張係数は３×１０−６／℃で
ある。
熱膨張係数が釣り合わないことによって機械的応力が生
ぜられ、その結果はんだ接続体５９に熱的波れが生ぜら
れることになる。
しかしながら、比較的長い端子部材２４がこの機械的応
力を減らす。
この端子部材２４は銅若しくは類似物から成り、その長
さと厚さはチップのサイズと周囲温度の変化との関数と
して選定される。
通常、端子部材２４の厚さは０．１２ｍｍ乃至０．２５
ｍｍ（５乃至１０ミル）の程度である。
端子に生ぜられる機械的応力は、端子が装着されている
キャリア２９に分配される。
端子２４とウェハ４８相互間のピンとソケットとの軽い
接続は、（１）接続体５９の機械的強度を増強させ且つ
（２）組立る際にウェハとキャリアとを位置決めする部
分を提供する。
このソケットは前記貫通導電体と同様な方法で形成され
る。
しかしながら、（１）係合するピンの位置決めを容易に
し且つ（２）接続体の機械的強度を増強するために、ウ
ェハの上面開孔を下面開孔よりも小さく形成するように
食刻が行われる。
第３Ｂ図に示される如く、端子２４は酸化膜４０を含む
ＩＣ６１の端子６０に直接接続されてもよい。
第２Ｂ図に関連して先に述べられた如く、端子２４は金
６２、銅６４、クロム６５から成る端子パッド６０及び
はんだ６８を介してＩＣ６１に接合される。
端子６０と端子２４の接続面における端子６０の断面積
は端子２４の断面積よりも小さいのが好ましい。
代表例として、それぞれの断面積の比が１＝１乃至１：
１６であるのが適当である。
端子２４は、スクリーン法若しくは範膜付着技法等の適
当な技法でキャリア２９の上面若しくは下面に形成され
得るメタライズ導体６７を介して、別に埋め込まれた端
子２５に接続される。
再び、比較的長い端子２４が半導体とセラミック・キャ
リア２９との熱膨張係数の差により生ぜられる機械的応
力を吸収する。
第３０図は、第１Ａ図のトランスポーザ３０が第３Ａ図
の端子２４に接続された状態を示す。
キャリア２９とトランスポーチ３０相互間の距離を更に
隔てることにより、トランスポーザ３０の上面並びに下
面にもＩＣ３６を取付けることができる。
トランスポーザ３０の下面のＩＣ３５は拡散導体３４若
しくはメタライズ導体（図示せず）を介して端子２４に
接続され得る。
貫通導電体３８は上面のＩＣ３６を、拡散導体３４若し
くは貫通導電体３８に連接されたメタライズ導体（図示
せず）のいずれかを介して端子２４に接続する。
本発明の電気的パッケージは第４図に示される工程を経
て組立てられ得る。
工程７０では、当該技術分野においてよく知られている
従来のスタンピング若しくはコインニングＩＮＶＡＲ若
しくは類似物の金属製ウェブ２６を用意する。
前述の如く、このウェブの厚さはおよそ０．７６ｍｍ（
３０ミル）である。
工程７２では、端子ピン配列２４が作られる。
−態様では、シートを所望の形状及び断面に打抜いて端
子２４を形成する。
工程７４では、端子配列２４をウェブ２６の開孔（図示
せず）内に位置決めする。
任意の都合のよいジグを用いて端子配列２４とウェブ２
６とを所定の位置に固定して保持する。
工程７６では、この端子配列２４及びウェブ２６が従来
の成型法で封止される。
変形例としては、成型工程に先だってピンを型の所定の
位置に自動的に固定してもよい。
端子２４の一部分は成型から突き出される。
トランスポーザ即ち半導体素子と係合する側の端子の端
部はキャリアの上面とほぼ同平面になるようにラップ仕
上される。
封止体は前述の如く無機材料でもよい。有機材料の用意
及び成型工程に関する詳細については当該技術分野にお
いてよく知られている。
キャリア２９が無機材料から成る場合には、端子は無機
材料内に植え込まれるか若しくは杭い打ちされる。
杭い打ち技法の一例としては、米国特許第３２５７７０
８号明細書中に記述されている。
工程７６が完了すると、キャリアはトランスポーザ３０
に接続される用意ができる。
工程７８では、トランスポーザとして半導体ウェハを用
意する。
導体または能動若しくは受動素子を形成するための拡散
及び／若しくは付着を受は入れるような表面を準備する
ために、このウェハは通常の洗浄、研摩及び食刻処理を
施される。
ウェハ表面の準備に関する詳細については前記米国特許
第３５０８２０９号明細書中に記述されている。
工程８０では、ウェハ上に絶縁層４０を形成する。
従来のプレーナ技法を用いて拡散導電路能動及び受動素
子を形成する。
貫通導電体３８は前記米国特許第３６４８１３８号明細
書中に記述されている方法でウェハに形成される。
工程８２ではＩＣチップ及び関連した端子構成に従って
ウェハの拡散導電路若しくはメタライズ導体の個性化が
行われる。
工程８４では、トランスポーザの端子が形成される。
絶縁層４０の開孔内にクロム、銅及び金が付着されてウ
ェハ内の拡散導体及び他の素子に接続を形成する。
パッケージで達成されるべき電気的機能に従って、はん
だパッドが適当な貫通導電体、拡散若しくはメタライズ
導体及び能動若しくは受動素子に形成される。
トランスポーザは今や、キャリアとの組立ての前に、Ｉ
Ｃ３６を取付けられ得る状態にある。
ＩＣ３５は従来の半導体製造技法で作られる。
このＩＣはＦＥＴ及び／若しくはバイポーラ能動素子で
あってもよい。
抵抗、キャパシタ及び他の素子も同様にＩＣの中若しく
はその上に形成されてもよい。
米国特許第３５０８２０９号明細書には、代表的なＬＳ
Ｉの製造方法及び構造が記述されている。
工程８８では、前記米国特許第３４９５１３３号明細書
中に記述されている如きはんだ接続技法を用いてトラン
スポーザにＬＳＩを接合する。
工程９０では、工程８８で用いられた技法と同様な技法
でキャリアと、ＩＣが取付けられたトランスポーザとが
結合される。
トランスポーザ及びＩＣを包囲して取扱い中に保護する
ために金属ハウジングをキャリアに取付けてもよい。
端子２４を介して試験すれば、この電気的パッケージは
電子装置に適用する準備ができる。
このパッケージで今や可能となった大規模な回路の場合
は、例えばフルオロカーボンを用いた特別な内部冷却が
必要になり得る。
第３Ａ図乃至第３Ｃ図の電気的パッケージを組立てるの
にも同様な工程を使用しうる。
【図面の簡単な説明】
第１Ａ図は本発明の原理を用いる。 キャリア、トランスポーザ及び取付けられた半導体装置
とから成る電気的パッケージの斜視図、第１Ｂ図は第１
Ａ図の概略断面図、第２Ａ図は本発明の他の態様を示す
概略断面図、第２Ｂ図は本発明の更に他の態様を示す概
略断面図、第３Ａ図は相互接続された無機材料から成る
キャリアと半導体素材との熱膨張係数の不釣り合いを補
償する電気的パッケージの概略断面図、第３Ｂ図は第３
Ａ図の半導体素材がＬＳＩウェハである場合の電気的パ
ッケージの概略断面図、第３Ｃ図は第３Ａ図の本発明の
原理を用いる電気的パッケージの概略断面図、第４図は
第１Ａ図に示される本発明の組立て工程を示すダイヤグ
ラムである。 ２４・・・・・・端子、２６・・・・・・ウェブ、２８
・・・・・・有機封止体、２９・・・・・・キャリア、
３０・・・・・・トランスポーザ、３２・・・・・・は
んだ接続体、３４・・・・・・拡散導体、３６・・・・
・・半導体チップ、３８・・・・・・貫通導電体、４０
・・・・・・絶縁層。

Claims (1)

    【特許請求の範囲】
  1. １ 複数の端子部材を有するキャリアと、その実質的部
    分が半導体材料で形成された回路トランスポーザと、前
    記回路トランスポーザに取付けられた半導体素子とを有
    し、前記回路トランスポーザは前記端子部材と対応する
    位置に設けられた端子接続部と、前記半導体素子と前記
    端子接続部との間に相互接続を与える相互接続部とを含
    む相互接続導体を有し且つ前記端子接続部を前記端子部
    材に結合して前記キャリアに取付けられており、前記の
    キャリア、回路トランスポーザ及び半導体素子が同じ熱
    膨張係数を持つことを特徴とする集積回路のための電気
    的パッケージ。
JP50138288A 1974-12-20 1975-11-19 デンキテキパツケ−ジ Expired JPS5811100B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/534,967 US4074342A (en) 1974-12-20 1974-12-20 Electrical package for lsi devices and assembly process therefor

Publications (2)

Publication Number Publication Date
JPS5178176A JPS5178176A (ja) 1976-07-07
JPS5811100B2 true JPS5811100B2 (ja) 1983-03-01

Family

ID=24132261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50138288A Expired JPS5811100B2 (ja) 1974-12-20 1975-11-19 デンキテキパツケ−ジ

Country Status (5)

Country Link
US (1) US4074342A (ja)
JP (1) JPS5811100B2 (ja)
DE (1) DE2554965A1 (ja)
FR (1) FR2295570A1 (ja)
GB (2) GB1488759A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6360000U (ja) * 1986-10-09 1988-04-21
JPS63148800U (ja) * 1987-03-19 1988-09-30
DE19748075C2 (de) * 1997-03-03 2001-03-08 Hitachi Chemical Co Ltd Klebstoffzusammensetzung für isolierende Klebschichten für Leiterplatten

Families Citing this family (245)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0007993A1 (de) * 1978-07-12 1980-02-20 Siemens Aktiengesellschaft Leiterplatte zur Halterung und elektrischen Verbindung von Halbleiterchips
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US4231154A (en) * 1979-01-10 1980-11-04 International Business Machines Corporation Electronic package assembly method
DE2902002A1 (de) * 1979-01-19 1980-07-31 Gerhard Krause Dreidimensional integrierte elektronische schaltungen
JPS5687395A (en) * 1979-12-18 1981-07-15 Fujitsu Ltd Semiconductor device
JPS575388A (en) * 1980-06-11 1982-01-12 Hitachi Ltd Circuit module
US4394712A (en) * 1981-03-18 1983-07-19 General Electric Company Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers
US4446477A (en) * 1981-08-21 1984-05-01 Sperry Corporation Multichip thin film module
ZA826825B (en) * 1981-10-02 1983-07-27 Int Computers Ltd Devices for mounting integrated circuit packages on a printed circuit board
US4447857A (en) * 1981-12-09 1984-05-08 International Business Machines Corporation Substrate with multiple type connections
FR2525815B1 (fr) * 1982-04-27 1985-08-30 Inf Milit Spatiale Aeronaut Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs
DE3319339A1 (de) * 1982-05-31 1983-12-29 Sharp K.K., Osaka Treiberanordnung fuer eine x-y-elektrodenmatrix
US4761681A (en) * 1982-09-08 1988-08-02 Texas Instruments Incorporated Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration
EP0118553A1 (en) * 1982-09-13 1984-09-19 Hughes Aircraft Company Feedthrough structure for three dimensional microelectronic devices
JPS5952859A (ja) * 1982-09-20 1984-03-27 Nec Corp 半導体装置
US4574331A (en) * 1983-05-31 1986-03-04 Trw Inc. Multi-element circuit construction
JPS6053035A (ja) * 1983-09-02 1985-03-26 Hitachi Ltd 半導体装置の製造方法
US4847732A (en) * 1983-09-15 1989-07-11 Mosaic Systems, Inc. Wafer and method of making same
US4920454A (en) * 1983-09-15 1990-04-24 Mosaic Systems, Inc. Wafer scale package system and header and method of manufacture thereof
JPS6080264A (ja) * 1983-10-07 1985-05-08 Toshiba Corp 半導体装置
USH208H (en) 1984-02-17 1987-02-03 At&T Bell Laboratories Packaging microminiature devices
JP2673424B2 (ja) * 1984-02-21 1997-11-05 エンバィアロンメンタル・リサーチ・インスティテュート・オブ・ミシガン 集積回路用サブストレート
EP0174950A4 (en) * 1984-02-21 1988-02-05 Mosaic Systems Inc WAFER SCALE HOUSING SYSTEM, BAR, AND MANUFACTURING METHOD.
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
US4616406A (en) * 1984-09-27 1986-10-14 Advanced Micro Devices, Inc. Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
US4996584A (en) * 1985-01-31 1991-02-26 Gould, Inc. Thin-film electrical connections for integrated circuits
JPS60181060U (ja) * 1985-04-18 1985-12-02 富士通株式会社 赤外線検知装置
DE3685647T2 (de) * 1985-07-16 1993-01-07 Nippon Telegraph & Telephone Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben.
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
JPS6281745A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd ウエハ−規模のｌｓｉ半導体装置とその製造方法
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US6330164B1 (en) * 1985-10-18 2001-12-11 Formfactor, Inc. Interconnect assemblies and methods including ancillary electronic component connected in immediate proximity of semiconductor device
US4982267A (en) * 1985-11-18 1991-01-01 Atmel Corporation Integrated semiconductor package
US4750092A (en) * 1985-11-20 1988-06-07 Kollmorgen Technologies Corporation Interconnection package suitable for electronic devices and methods for producing same
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
WO1987005746A1 (en) * 1986-03-19 1987-09-24 Analog Devices, Incorporated Aluminum-backed wafer and chip
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US4835593A (en) * 1986-05-07 1989-05-30 International Business Machines Corporation Multilayer thin film metallurgy for pin brazing
US4897708A (en) * 1986-07-17 1990-01-30 Laser Dynamics, Inc. Semiconductor wafer array
DE3677601D1 (de) * 1986-08-22 1991-03-28 Ibm Deutschland Integriertes verdrahtungssystem fuer sehr hochintegrierte schaltungen.
GB2196178B (en) * 1986-10-09 1990-04-11 Amp Inc Semiconductor chip carrier system
US4757934A (en) * 1987-02-06 1988-07-19 Motorola, Inc. Low stress heat sinking for semiconductors
US4814857A (en) * 1987-02-25 1989-03-21 International Business Machines Corporation Circuit module with separate signal and power connectors
US5136471A (en) * 1987-02-26 1992-08-04 Nec Corporation Laminate wiring board
EP0284820A3 (en) * 1987-03-04 1989-03-08 Canon Kabushiki Kaisha Electrically connecting member, and electric circuit member and electric circuit device with the connecting member
JP2573207B2 (ja) * 1987-03-16 1997-01-22 イビデン株式会社 表面実装部品用パツケ−ジ
US4845542A (en) * 1987-03-19 1989-07-04 Unisys Corporation Interconnect for layered integrated circuit assembly
KR910001419B1 (ko) * 1987-03-31 1991-03-05 가부시키가이샤 도시바 수지봉합형 집적회로장치
KR920006748B1 (ko) * 1987-04-24 1992-08-17 유니시스 코포레이숀 융기 및 침강 공동부를 갖는 다중칩 집적회로 패키지
US4901136A (en) * 1987-07-14 1990-02-13 General Electric Company Multi-chip interconnection package
US5138437A (en) * 1987-07-27 1992-08-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device in which integrated circuit units having different functions are stacked in three dimensional manner
DE8711105U1 (de) * 1987-08-14 1987-11-26 Siemens AG, 1000 Berlin und 8000 München Leiterplatte für die Elektronik
JPS6457789A (en) * 1987-08-28 1989-03-06 Mitsubishi Electric Corp Electronic component mounting structure
GB2209867B (en) * 1987-09-16 1990-12-19 Advanced Semiconductor Package Method of forming an integrated circuit chip carrier
US4871317A (en) * 1987-12-02 1989-10-03 A. O. Smith Corporation Surface mounted component adaptor for interconnecting of surface mounted circuit components
US5040052A (en) * 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
US5227664A (en) * 1988-02-26 1993-07-13 Hitachi, Ltd. Semiconductor device having particular mounting arrangement
JP2509969B2 (ja) * 1988-02-26 1996-06-26 株式会社日立製作所 電子装置
US4862322A (en) * 1988-05-02 1989-08-29 Bickford Harry R Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween
US5109601A (en) * 1988-05-26 1992-05-05 International Business Machines Corporation Method of marking a thin film package
FR2634340B1 (fr) * 1988-07-13 1994-06-17 Thomson Csf Dispositif d'interconnexion entre un circuit integre et un circuit electrique, application du dispositif a la connexion d'un circuit integre notamment a un circuit imprime, et procede de fabrication du dispositif
US5008213A (en) * 1988-12-09 1991-04-16 The United States Of America As Represented By The Secretary Of The Air Force Hybrid wafer scale microcircuit integration
US4989063A (en) * 1988-12-09 1991-01-29 The United States Of America As Represented By The Secretary Of The Air Force Hybrid wafer scale microcircuit integration
US5191405A (en) * 1988-12-23 1993-03-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional stacked lsi
US5021869A (en) * 1988-12-27 1991-06-04 Hewlett-Packard Company Monolithic semiconductor chip interconnection technique and arrangement
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
US5010038A (en) * 1989-06-29 1991-04-23 Digital Equipment Corp. Method of cooling and powering an integrated circuit chip using a compliant interposing pad
US4975761A (en) * 1989-09-05 1990-12-04 Advanced Micro Devices, Inc. High performance plastic encapsulated package for integrated circuit die
JP2633366B2 (ja) * 1989-11-24 1997-07-23 株式会社日立製作所 計算機モジュール用リードレスチップキャリア
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
US5056216A (en) * 1990-01-26 1991-10-15 Sri International Method of forming a plurality of solder connections
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
DE9101744U1 (de) * 1991-02-15 1991-05-08 Krohne Meßtechnik GmbH & Co KG, 47058 Duisburg Leiterkarte für die elektrische Schaltung eines Gerätes zur Füllstandmessung von Industrietanks
US5379191A (en) * 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
DE4108154A1 (de) * 1991-03-14 1992-09-17 Telefunken Electronic Gmbh Elektronische baugruppe und verfahren zur herstellung von elektronischen baugruppen
US5586388A (en) * 1991-05-31 1996-12-24 Nippondenso Co., Ltd. Method for producing multi-board electronic device
JP2705368B2 (ja) * 1991-05-31 1998-01-28 株式会社デンソー 電子装置
DE69227066T2 (de) * 1991-05-31 1999-06-10 Denso Corp., Kariya, Aichi Elektronische Vorrichtung
US5646827A (en) * 1991-05-31 1997-07-08 Nippondenso Co., Ltd. Electronic device having a plurality of circuit boards arranged therein
JP2765278B2 (ja) * 1991-05-31 1998-06-11 株式会社デンソー 電子装置の製造方法
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US5146674A (en) * 1991-07-01 1992-09-15 International Business Machines Corporation Manufacturing process of a high density substrate design
US5279711A (en) * 1991-07-01 1994-01-18 International Business Machines Corporation Chip attach and sealing method
JP3077316B2 (ja) * 1991-10-30 2000-08-14 富士電機株式会社 集積回路装置
JPH05183019A (ja) * 1991-12-27 1993-07-23 Hitachi Ltd 半導体装置およびその製造方法
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5205035A (en) * 1992-01-24 1993-04-27 International Business Machines Corporation Low cost pin and tab assembly for ceramic and glass substrates
US5313366A (en) * 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
US5481436A (en) * 1992-12-30 1996-01-02 Interconnect Systems, Inc. Multi-level assemblies and methods for interconnecting integrated circuits
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
US5367195A (en) * 1993-01-08 1994-11-22 International Business Machines Corporation Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal
US5447871A (en) * 1993-03-05 1995-09-05 Goldstein; Edward F. Electrically conductive interconnection through a body of semiconductor material
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
US5414298A (en) * 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
US5886407A (en) * 1993-04-14 1999-03-23 Frank J. Polese Heat-dissipating package for microcircuit devices
JPH08510358A (ja) * 1993-04-14 1996-10-29 アムコール・エレクトロニクス・インク 集積回路チップと基板との相互接続
US5972737A (en) * 1993-04-14 1999-10-26 Frank J. Polese Heat-dissipating package for microcircuit devices and process for manufacture
FR2706222B1 (fr) * 1993-06-08 1995-07-13 Alcatel Espace Assemblage haute densité, haute fiabilité de circuits intégrés et son procédé de réalisation.
US5442852A (en) * 1993-10-26 1995-08-22 Pacific Microelectronics Corporation Method of fabricating solder ball array
US5523619A (en) * 1993-11-03 1996-06-04 International Business Machines Corporation High density memory structure
US5772451A (en) 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US5820014A (en) * 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US7073254B2 (en) * 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
TW381328B (en) * 1994-03-07 2000-02-01 Ibm Dual substrate package assembly for being electrically coupled to a conducting member
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
EP1198001A3 (en) * 1994-11-15 2008-07-23 FormFactor, Inc. Method of testing and mounting devices using a resilient contact structure
US5567984A (en) * 1994-12-08 1996-10-22 International Business Machines Corporation Process for fabricating an electronic circuit package
US5699609A (en) * 1995-04-12 1997-12-23 Allen-Bradley Company, Inc. Method of making power substrate assembly
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5668409A (en) * 1995-06-05 1997-09-16 Harris Corporation Integrated circuit with edge connections and method
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5608264A (en) * 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
US5742481A (en) * 1995-10-04 1998-04-21 Advanced Interconnections Corporation Removable terminal support member for integrated circuit socket/adapter assemblies
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
FR2742293B1 (fr) * 1995-12-07 2000-03-24 Sagem Assemblage de cartes electroniques, et procede de fabrication d'un tel assemblage
US5994152A (en) * 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) * 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5851911A (en) 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
JP3145331B2 (ja) * 1996-04-26 2001-03-12 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法
US5793116A (en) * 1996-05-29 1998-08-11 Mcnc Microelectronic packaging using arched solder columns
US6247228B1 (en) * 1996-08-12 2001-06-19 Tessera, Inc. Electrical connection with inwardly deformable contacts
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US5815427A (en) * 1997-04-02 1998-09-29 Micron Technology, Inc. Modular memory circuit and method for forming same
JPH1168026A (ja) * 1997-06-13 1999-03-09 Ricoh Co Ltd 配線用補助パッケージおよび印刷回路配線板構造
DE19727548A1 (de) * 1997-06-28 1999-01-07 Bosch Gmbh Robert Elektronisches Steuergerät
AU8280398A (en) * 1997-06-30 1999-01-19 Formfactor, Inc. Sockets for semiconductor devices with spring contact elements
US6271598B1 (en) * 1997-07-29 2001-08-07 Cubic Memory, Inc. Conductive epoxy flip-chip on chip
US5991161A (en) * 1997-12-19 1999-11-23 Intel Corporation Multi-chip land grid array carrier
US6100593A (en) * 1998-02-27 2000-08-08 Advanced Micro Devices, Inc. Multiple chip hybrid package using bump technology
US6664628B2 (en) 1998-07-13 2003-12-16 Formfactor, Inc. Electronic component overlapping dice of unsingulated semiconductor wafer
US6595408B1 (en) * 1998-10-07 2003-07-22 Micron Technology, Inc. Method of attaching solder balls to BGA package utilizing a tool to pick and dip the solder ball in flux prior to placement
US6268275B1 (en) 1998-10-08 2001-07-31 Micron Technology, Inc. Method of locating conductive spheres utilizing screen and hopper of solder balls
US6432724B1 (en) * 1998-11-25 2002-08-13 Micron Technology, Inc. Buried ground plane for high performance system modules
TW396462B (en) * 1998-12-17 2000-07-01 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
US6725536B1 (en) * 1999-03-10 2004-04-27 Micron Technology, Inc. Methods for the fabrication of electrical connectors
WO2000060662A1 (de) * 1999-03-31 2000-10-12 Infineon Technologies Ag Verfahren zur herstellung einer vorrichtung zum elektrischen anschliessen eines halbleiterbauelements an eine montageoberfläche und derartige vorrichtung
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
JP2003502866A (ja) * 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
US6617681B1 (en) 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
US6282100B1 (en) * 1999-07-01 2001-08-28 Agere Systems Guardian Corp. Low cost ball grid array package
US6319829B1 (en) 1999-08-18 2001-11-20 International Business Machines Corporation Enhanced interconnection to ceramic substrates
US6278264B1 (en) * 2000-02-04 2001-08-21 Volterra Semiconductor Corporation Flip-chip switching regulator
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6413852B1 (en) 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
EP1332654B1 (en) * 2000-11-10 2005-01-12 Unitive Electronics, Inc. Methods of positioning components using liquid prime movers and related structures
US6863209B2 (en) 2000-12-15 2005-03-08 Unitivie International Limited Low temperature methods of bonding components
DE10116069C2 (de) * 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US7189595B2 (en) * 2001-05-31 2007-03-13 International Business Machines Corporation Method of manufacture of silicon based package and devices manufactured thereby
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
US6566610B1 (en) * 2001-11-01 2003-05-20 Virtium Technology, Inc. Stacking multiple devices using direct soldering
JP2003178661A (ja) * 2001-12-11 2003-06-27 Yazaki Corp リレー素子及びその実装構造
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
TWI226139B (en) * 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US6960828B2 (en) 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
AU2003301632A1 (en) 2002-10-22 2004-05-13 Unitive International Limited Stacked electronic structures including offset substrates
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
JP4263953B2 (ja) * 2003-06-23 2009-05-13 三洋電機株式会社 半導体装置及びその製造方法
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
US7183653B2 (en) * 2003-12-17 2007-02-27 Intel Corporation Via including multiple electrical paths
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7245021B2 (en) * 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly
TW200603698A (en) 2004-04-13 2006-01-16 Unitive International Ltd Methods of forming solder bumps on exposed metal pads and related structures
US7705432B2 (en) * 2004-04-13 2010-04-27 Vertical Circuits, Inc. Three dimensional six surface conformal die coating
US20060038272A1 (en) * 2004-08-17 2006-02-23 Texas Instruments Incorporated Stacked wafer scale package
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
US20060205170A1 (en) * 2005-03-09 2006-09-14 Rinne Glenn A Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices
JP4345705B2 (ja) * 2005-04-19 2009-10-14 エルピーダメモリ株式会社 メモリモジュール
US20080099924A1 (en) * 2005-05-04 2008-05-01 Icemos Technology Corporation Silicon Wafer Having Through-Wafer Vias With A Predetermined Geometric Shape
TW200644165A (en) * 2005-05-04 2006-12-16 Icemos Technology Corp Silicon wafer having through-wafer vias
JP4507101B2 (ja) 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US7517798B2 (en) 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7759166B2 (en) * 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
US8569876B2 (en) * 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) * 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US20080157322A1 (en) * 2006-12-27 2008-07-03 Jia Miao Tang Double side stacked die package
US7952195B2 (en) * 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
WO2008142764A1 (ja) * 2007-05-18 2008-11-27 Kabushiki Kaisha Nihon Micronics 積層型パッケージ、及び、積層型パッケージの形成方法
US8367471B2 (en) 2007-06-15 2013-02-05 Micron Technology, Inc. Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
CN101809739B (zh) 2007-07-27 2014-08-20 泰塞拉公司 具有后应用的衬垫延长部分的重构晶片堆封装
EP2183770B1 (en) 2007-07-31 2020-05-13 Invensas Corporation Method of forming through-substrate vias and corresponding decvice
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US8043895B2 (en) * 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US7834462B2 (en) * 2007-09-17 2010-11-16 Qimonda Ag Electric device, stack of electric devices, and method of manufacturing a stack of electric devices
KR100929464B1 (ko) * 2007-12-21 2009-12-02 주식회사 동부하이텍 반도체칩, 이의 제조 방법 및 반도체칩 적층 패키지
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
US7808101B2 (en) * 2008-02-08 2010-10-05 Fairchild Semiconductor Corporation 3D smart power module
WO2009154761A1 (en) * 2008-06-16 2009-12-23 Tessera Research Llc Stacking of wafer-level chip scale packages having edge contacts
KR20100023641A (ko) * 2008-08-22 2010-03-04 삼성전자주식회사 회로 기판을 관통하는 비아 플러그를 포함하는 반도체 칩, 반도체 칩 적층 구조 및 반도체 패키지
JP5350745B2 (ja) * 2008-10-21 2013-11-27 新光電気工業株式会社 配線基板
US8115292B2 (en) * 2008-10-23 2012-02-14 United Test And Assembly Center Ltd. Interposer for semiconductor package
US7939926B2 (en) * 2008-12-12 2011-05-10 Qualcomm Incorporated Via first plus via last technique for IC interconnects
EP2406821A2 (en) * 2009-03-13 2012-01-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US8507940B2 (en) 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
CN102263192B (zh) * 2010-05-31 2016-02-03 精材科技股份有限公司 发光二极管次基板、发光二极管封装及其制造方法
US8319336B2 (en) * 2010-07-08 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of etch microloading for through silicon vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
SG183648A1 (en) * 2011-02-28 2012-09-27 Agency Science Tech & Res A wafer level package and a method of forming the same
KR101774938B1 (ko) 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8916481B2 (en) * 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8779601B2 (en) 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
CN104471708B (zh) * 2012-02-08 2017-05-24 吉林克斯公司 具有多个插入件的堆叠裸片组件
US20150237732A1 (en) * 2014-02-18 2015-08-20 Qualcomm Incorporated Low-profile package with passive device
US9257396B2 (en) 2014-05-22 2016-02-09 Invensas Corporation Compact semiconductor package and related methods
DE102017107648B4 (de) * 2016-04-08 2026-05-28 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung eines mikro-technischen Bauelements
JP6775374B2 (ja) * 2016-10-07 2020-10-28 昭和電工株式会社 放熱ユニットの製造方法
DE102016124646A1 (de) * 2016-12-16 2018-06-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
CN108899307B (zh) * 2018-06-22 2020-02-21 西安微电子技术研究所 一种基板堆叠系统集成模块侧向互连结构的制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL296629A (ja) * 1963-08-13
US3388301A (en) * 1964-12-09 1968-06-11 Signetics Corp Multichip integrated circuit assembly with interconnection structure
US3323022A (en) * 1965-08-23 1967-05-30 Motorola Inc Package for discrete and integrated circuit components
FR1534329A (fr) * 1966-08-16 1968-07-26 Signetics Corp Procédé de montage de circuits intégrés
US3437883A (en) * 1966-12-09 1969-04-08 Bunker Ramo Micromodular electronic package utilizing cantilevered support leads
GB1232621A (ja) * 1968-02-15 1971-05-19
FR1564787A (ja) * 1968-03-04 1969-04-25
US3577037A (en) * 1968-07-05 1971-05-04 Ibm Diffused electrical connector apparatus and method of making same
JPS5118780B1 (ja) * 1968-10-11 1976-06-12
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
DE2034718A1 (de) * 1970-07-13 1972-01-20 Siemens Ag Anordnung zur gelöteten Verbindung von auf ebenen Trägern aufgebauten elektrischen Schaltungen
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
US3952231A (en) * 1974-09-06 1976-04-20 International Business Machines Corporation Functional package for complex electronic systems with polymer-metal laminates and thermal transposer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6360000U (ja) * 1986-10-09 1988-04-21
JPS63148800U (ja) * 1987-03-19 1988-09-30
DE19748075C2 (de) * 1997-03-03 2001-03-08 Hitachi Chemical Co Ltd Klebstoffzusammensetzung für isolierende Klebschichten für Leiterplatten

Also Published As

Publication number Publication date
US4074342A (en) 1978-02-14
GB1488759A (en) 1977-10-12
GB1488760A (en) 1977-10-12
DE2554965A1 (de) 1976-07-01
JPS5178176A (ja) 1976-07-07
FR2295570B1 (ja) 1978-05-12
FR2295570A1 (fr) 1976-07-16
DE2554965C2 (ja) 1987-11-12

Similar Documents

Publication Publication Date Title
US4074342A (en) Electrical package for lsi devices and assembly process therefor
US5289346A (en) Peripheral to area adapter with protective bumper for an integrated circuit chip
US6995043B2 (en) Methods for fabricating routing elements for multichip modules
US5379191A (en) Compact adapter package providing peripheral to area translation for an integrated circuit chip
JP2996510B2 (ja) 電子回路基板
US4672421A (en) Semiconductor packaging and method
US5943213A (en) Three-dimensional electronic module
US6707141B2 (en) Multi-chip module substrate for use with leads-over chip type semiconductor devices
US5273940A (en) Multiple chip package with thinned semiconductor chips
US6916682B2 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US7317251B2 (en) Multichip module including a plurality of semiconductor chips, and printed circuit board including a plurality of components
US5061990A (en) Semiconductor device and the manufacture thereof
JPH01166543A (ja) Ｖｌｓｉのパッケージ
US6903458B1 (en) Embedded carrier for an integrated circuit chip
US4920454A (en) Wafer scale package system and header and method of manufacture thereof
JP3113005B2 (ja) キャリアのない集積回路パッケージ
US6184579B1 (en) Double-sided electronic device
JP2004056135A (ja) １つの金属層を備え折り返されたテープ領域アレイ・パッケージ
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
US5982026A (en) Inexpensive resin molded semiconductor device
JPS6220707B2 (ja)
JPH0553301B2 (ja)
CA1197627A (en) Device enclosure for high density tape bonding
JPH02343A (ja) 電子部品搭載用基板
JP3466354B2 (ja) 半導体装置