JPH0553371B2 - - Google Patents
Info
- Publication number
- JPH0553371B2 JPH0553371B2 JP57157161A JP15716182A JPH0553371B2 JP H0553371 B2 JPH0553371 B2 JP H0553371B2 JP 57157161 A JP57157161 A JP 57157161A JP 15716182 A JP15716182 A JP 15716182A JP H0553371 B2 JPH0553371 B2 JP H0553371B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- light
- receiving element
- circuit
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B7/00—Control of exposure by setting shutters, diaphragms or filters, separately or conjointly
- G03B7/08—Control effected solely on the basis of the response, to the intensity of the light received by the camera, of a built-in light-sensitive device
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Exposure Control For Cameras (AREA)
Description
【発明の詳細な説明】
本発明は測光回路、特に互いに異なつた測光範
囲を有する複数の受光素子の内の任意のいずれか
の受光素子を選択的に使用可能な、カメラ用測光
回路に関するものである。
囲を有する複数の受光素子の内の任意のいずれか
の受光素子を選択的に使用可能な、カメラ用測光
回路に関するものである。
従来、測光回路、特にカメラの測光回路におい
て受光素子を複数個用い、その内のいずれかを選
択することにより測光方式を平均測光方式と部分
測光方式とに切換えられる様に構成された測光回
路は周知である。
て受光素子を複数個用い、その内のいずれかを選
択することにより測光方式を平均測光方式と部分
測光方式とに切換えられる様に構成された測光回
路は周知である。
ここで、該測光回路における測光方式の切換方
法について第１図、第２図を用いて説明するが、
説明を簡単化する為に受光素子を２つ用い、その
内のいずれか一方の受光素子を切換スイツチを用
いて選択的に使用状態にして平均測光方式並びに
部分測光方式を選択的に実現する測光回路につい
て説明する。
法について第１図、第２図を用いて説明するが、
説明を簡単化する為に受光素子を２つ用い、その
内のいずれか一方の受光素子を切換スイツチを用
いて選択的に使用状態にして平均測光方式並びに
部分測光方式を選択的に実現する測光回路につい
て説明する。
第１図は測光回路に用いられる受光素子の平面
図にして、１はSPC（シリコンフオトセル）等の
２つの受光素子を一体成形した受光素子であり、
１ａは受光素子１がカメラの公知の受光位置（不
図示）に配置された時に画面の中心の一部分の明
るさを測光する様に配置された第一の受光素子、
即ち部分測光用の受光素子であり、１ｂは前記受
光素子１ａが測光する画面の中心の部分を除いた
残りの画面の明るさを測光する受光素子、即ち平
均測光用の受光素子である。
図にして、１はSPC（シリコンフオトセル）等の
２つの受光素子を一体成形した受光素子であり、
１ａは受光素子１がカメラの公知の受光位置（不
図示）に配置された時に画面の中心の一部分の明
るさを測光する様に配置された第一の受光素子、
即ち部分測光用の受光素子であり、１ｂは前記受
光素子１ａが測光する画面の中心の部分を除いた
残りの画面の明るさを測光する受光素子、即ち平
均測光用の受光素子である。
これら受光素子１ａ，１ｂは第２図に示す様に
切換スイツチ（第２図では理解を容易とする為に
切換スイツチとして機械的なスイツチを図示した
が、該スイツチは実際上は半導体スイツチで構成
される）５を介して互いに並列に接続され、これ
ら受光素子の出力端はMOSFET等を初段に用い
た高入力インピーダンスの演算増幅器（以下OP
アンプと称す）３の２入力端に第２図示の様に接
続される。該OPアンプ３の帰還路には前記受光
素子の光電流を対数的に圧縮するダイオード４が
接続されている。
切換スイツチ（第２図では理解を容易とする為に
切換スイツチとして機械的なスイツチを図示した
が、該スイツチは実際上は半導体スイツチで構成
される）５を介して互いに並列に接続され、これ
ら受光素子の出力端はMOSFET等を初段に用い
た高入力インピーダンスの演算増幅器（以下OP
アンプと称す）３の２入力端に第２図示の様に接
続される。該OPアンプ３の帰還路には前記受光
素子の光電流を対数的に圧縮するダイオード４が
接続されている。
かかる構成の従来の測光回路でスイツチ５が閉
成されると受光素子１ａ，１ｂの光電流の和がダ
イオード４で対数圧縮され、OPアンプ３の出力
端３Ａに電圧の形の測光値として現れる。即ちこ
れにより平均測光が実現される。
成されると受光素子１ａ，１ｂの光電流の和がダ
イオード４で対数圧縮され、OPアンプ３の出力
端３Ａに電圧の形の測光値として現れる。即ちこ
れにより平均測光が実現される。
またスイツチ５が開成された場合には受光素子
１ｂからの光電流はダイオード４には流れず、受
光素子１ａからの光電流のみが対数圧縮された電
圧に変換され、OPアンプ３の出力端３Ａより測
光値として不図示の電気シヤツタ等の露出制御回
路に出力される。即ちこれにより部分測光が実現
されるわけである。
１ｂからの光電流はダイオード４には流れず、受
光素子１ａからの光電流のみが対数圧縮された電
圧に変換され、OPアンプ３の出力端３Ａより測
光値として不図示の電気シヤツタ等の露出制御回
路に出力される。即ちこれにより部分測光が実現
されるわけである。
ところで、該従来測光回路の場合、切換スイツ
チ５の開成が完全に達成された時には上述の部分
測光が可能となるが、実際にはスイツチには所謂
「オフ抵抗」なるものが存在し、完全な開成状態
の達成は不可能である為に従来の測光回路では正
しい部分測光は不可能であつた。付言すると従来
の測光回路の場合には、部分測光時に前述の「オ
フ抵抗」を介して受光素子１ｂの光電流の一部が
ダイオード４に流れ、受光素子１ａの光電流のみ
に基づく正しい部分測光が行われない欠点があつ
た。尚このオフ抵抗に基づく測光誤差はスイツチ
５が閉成された時における受光素子１ａ，１ｂの
光電流の比に比例して大きくなる、換言すれば受
光素子１ａ，１ｂの受光面の面積比が大きくなる
程（但し受光素子１の位置による感度は均一とす
る）大きくなるので、部分測光の部分領域（受光
素子１の受光面面積）を狭めれば狭める程、前記
測光誤差は無視できないものとなる。
チ５の開成が完全に達成された時には上述の部分
測光が可能となるが、実際にはスイツチには所謂
「オフ抵抗」なるものが存在し、完全な開成状態
の達成は不可能である為に従来の測光回路では正
しい部分測光は不可能であつた。付言すると従来
の測光回路の場合には、部分測光時に前述の「オ
フ抵抗」を介して受光素子１ｂの光電流の一部が
ダイオード４に流れ、受光素子１ａの光電流のみ
に基づく正しい部分測光が行われない欠点があつ
た。尚このオフ抵抗に基づく測光誤差はスイツチ
５が閉成された時における受光素子１ａ，１ｂの
光電流の比に比例して大きくなる、換言すれば受
光素子１ａ，１ｂの受光面の面積比が大きくなる
程（但し受光素子１の位置による感度は均一とす
る）大きくなるので、部分測光の部分領域（受光
素子１の受光面面積）を狭めれば狭める程、前記
測光誤差は無視できないものとなる。
更にかかる従来の測光回路においては、スイツ
チ５が開成状態の時にOPアンプ３の反転入力端
子に片端が開放状態の受光素子１ｂが接続される
ことになる。その為、特に該受光素子１ｂに照射
される光量が少なく、該受光素子１ｂのインピー
ダンスが大きくなる場合に、誘導雑音の影響を受
け易くなり、測光誤差が生じ易くなるという欠点
もあつた。
チ５が開成状態の時にOPアンプ３の反転入力端
子に片端が開放状態の受光素子１ｂが接続される
ことになる。その為、特に該受光素子１ｂに照射
される光量が少なく、該受光素子１ｂのインピー
ダンスが大きくなる場合に、誘導雑音の影響を受
け易くなり、測光誤差が生じ易くなるという欠点
もあつた。
本発明の目的は、上記従来の測光回路の欠点を
除去した、全ての測光方式において正確な測光出
力を得ることのできる測光回路を提供せんとする
ものである。以下、図面を用いて本発明を詳細に
説明する。
除去した、全ての測光方式において正確な測光出
力を得ることのできる測光回路を提供せんとする
ものである。以下、図面を用いて本発明を詳細に
説明する。
第３図は、本発明を適用したカメラの測光回路
の一実施例の回路接続図である。尚、第２図素子
と同一機能を有する素子については、同一番号を
付してその説明を省略する。
の一実施例の回路接続図である。尚、第２図素子
と同一機能を有する素子については、同一番号を
付してその説明を省略する。
第３図において、６はOPアンプ３の反転入力
端に接続された固定接点６ａ、OPアンプ３の非
反転端子並びにアースに接続された固定接点６ｂ
並びにフオトダイオード１ｂのアノードに接続さ
れた可動接片６ｃを有する切換スイツチで、部分
測光方式が選択された時には、該スイツチ６の可
動接片６ｃは接点６ａ側に接続され、また平均測
光方式が選択された時には該スイツチ６の可動接
片６ｃは接点６ｂ側に接続される。尚、第３図で
は説明の便宜上スイツチ６は機械的スイツチとし
て描いたが、実際上は第３図示測光回路の具体例
を示す第４図に示す様に該スイツチ６としては半
導体スイツチング素子が用いられる。
端に接続された固定接点６ａ、OPアンプ３の非
反転端子並びにアースに接続された固定接点６ｂ
並びにフオトダイオード１ｂのアノードに接続さ
れた可動接片６ｃを有する切換スイツチで、部分
測光方式が選択された時には、該スイツチ６の可
動接片６ｃは接点６ａ側に接続され、また平均測
光方式が選択された時には該スイツチ６の可動接
片６ｃは接点６ｂ側に接続される。尚、第３図で
は説明の便宜上スイツチ６は機械的スイツチとし
て描いたが、実際上は第３図示測光回路の具体例
を示す第４図に示す様に該スイツチ６としては半
導体スイツチング素子が用いられる。
次に上記構成にかかる測光回路の動作について
説明する。
説明する。
まず、平均測光方式が選択された場合には、ス
イツチ６の可動接片６ｃが接点６ｂに接続され
る。この場合は受光素子１ａ，１ｂが並列接続さ
れ、該並列回路がOPアンプ３の両入力端に接続
されるので、受光素子１ａ，１ｂの光電流の和が
ダイオード４に流れ、OPアンプ３の出力端３Ａ
には該加算された光電流を対数的に圧縮した電圧
が測光結果として出力される。
イツチ６の可動接片６ｃが接点６ｂに接続され
る。この場合は受光素子１ａ，１ｂが並列接続さ
れ、該並列回路がOPアンプ３の両入力端に接続
されるので、受光素子１ａ，１ｂの光電流の和が
ダイオード４に流れ、OPアンプ３の出力端３Ａ
には該加算された光電流を対数的に圧縮した電圧
が測光結果として出力される。
また部分測光方式が選択された場合には、スイ
ツチ６の可動接片６が接点６ａに接続される。こ
の場合は受光素子（フオトダイオード）１ｂの両
端は短絡され、受光素子（フオトダイオード）１
ａの光電流のみがダイオード４に流れ、該光電流
のみが対数的に圧縮され、OPアンプ３の出力端
３Ａに被写体の明るさの測光結果として電圧の形
で現われる。この時、受光素子１ｂの両端は短絡
されている為、受光素子１ｂの光電流はスイツチ
６の共通端子である可動接片６ｃと接点６ｂ間に
前述のオフ抵抗が存在したとしても、前記オフ抵
抗を介してアース側に流れることはない。
ツチ６の可動接片６が接点６ａに接続される。こ
の場合は受光素子（フオトダイオード）１ｂの両
端は短絡され、受光素子（フオトダイオード）１
ａの光電流のみがダイオード４に流れ、該光電流
のみが対数的に圧縮され、OPアンプ３の出力端
３Ａに被写体の明るさの測光結果として電圧の形
で現われる。この時、受光素子１ｂの両端は短絡
されている為、受光素子１ｂの光電流はスイツチ
６の共通端子である可動接片６ｃと接点６ｂ間に
前述のオフ抵抗が存在したとしても、前記オフ抵
抗を介してアース側に流れることはない。
従つて本発明では、部分測光方式選択時にダイ
オード４には受光素子１ａの光電流以外の電流は
流れない。
オード４には受光素子１ａの光電流以外の電流は
流れない。
また第２図示、従来測光回路において低輝度に
発生する誘導雑音の問題も、本発明では受光素子
１ｂの両端が短絡されている（インピーダンスゼ
ロ）ために発生することはない。
発生する誘導雑音の問題も、本発明では受光素子
１ｂの両端が短絡されている（インピーダンスゼ
ロ）ために発生することはない。
従つて本発明によれば、平均測光方式並びに部
分測光方式のいずれの場合においても正しい測光
値を得ることができるものである。
分測光方式のいずれの場合においても正しい測光
値を得ることができるものである。
第４図は第３図示測光回路の具体例であり、第
４図に於て、７は定電圧回路で、電源電圧VCC，
−VEEが印加され、−VEEに対し一定電圧VRを出力
する。８はNPNトランジスタでそのベースに定
電圧回路７からの電圧VRが印加されている。９
は抵抗でトランジスタ８のエミツタ、−VEE間に
接続されている。１０，１１はPNPトランジス
タで共にダイオード接続（ベースコレクタ間短
絡）され、トランジスタ１０のエミツタはVCC
に、トランジスタ１０のコレクタはトランジスタ
１１のエミツタに、トランジスタ１１のコレクタ
はトランジスタ８のコレクタに接続されている。
７〜１１で定電流回路が構成されている。１２，
１３はPch MOSFETでそのゲートが低レベルに
なつた時、導通するアナログスイツチとして使用
されている。そして、そのサブストレートゲート
は共にVCCに接続され、ドレインは共に受光素子
１ｂに接続されている。MOSFET１２のソース
は接地され、MOSFET１３のソースは受光素子
１ｂのカソードに接続されている。１４，１５は
抵抗でMOSFET１２，１３のゲートをプルアツ
プしている。１６はインバータで、その出力は
MOSFET１３のゲートに接続されている。１７
はスイツチで、その一端は−VEEに、他端はイン
バータ１６の入力及びMOSFET１２のゲートに
接続されている。該スイツチ１７が閉成された
時、MOSFET１２のゲートは低レベルになり、
そのドレインソース間は導通する。一方
MOSFET１３のゲートはインバータ１６を介し
て高レベルとなるため、そのドレインソース間は
非導通状態、即ちオフ状態となる。１８はPNP
トランジスタで、エミツタの数がトランジスタ１
０の２倍であり、かつベースエミツタが共通に接
続されているため、そのエミツタコレクタ間には
トランジスタ１０の倍の電流が流れることにな
る。１９もPNPトランジスタであり、そのエミ
ツタがトランジスタ１８のコレクタに、ベースが
トランジスタ１１のベースに接続されていて、ベ
ース接地増幅器として動作するよう構成されてい
る。２０，２１はPch MOSFETでそのソースは
共に接続され、差動増幅器を構成している。また
サブストレートゲートは共にソースに接続されて
いる。MOSFET２１のゲートは接地され第２、
第３図のOPアンプ３の非反転入力端子に相当す
る端子を形成している。MOSFET２０のゲート
は受光素子１ａ，１ｂのカソードが接続され、
OPアンプ３の反転入力端子に相当する端子を形
成している。２２，２３は抵抗、２４はNPNト
ランジスタで抵抗２２，２３の接続点及びトラン
ジスタ２４のベースは接続され、抵抗２２の他端
とトランジスタ２４のコレクタは接続され、更に
抵抗２３の他端とトランジスタ２４のエミツタは
接続されている、抵抗２２，２３及びトランジス
タ２４でMOSFET２０，２１のソース、トラン
ジスタ２５，２６のベース間のレベルシフト回路
を構成している。２５，２６はPNPトランジス
タでそのベースは共に接続され、２５のエミツタ
はMOSFET２０のドレインに、２６のエミツタ
はMOSFET２１のドレインに接続されている。
即ちトランジスタ２５，２６はベース接地増幅回
路として動作し、MOSFET２０，２１と共にカ
スコード増幅器を構成している。２７，２８は
NPNトランジスタで共にエミツタは接地され、
ベースは共に接続されている。２７はダイオード
接続されてトランジスタ２５のコレクタに、また
トランジスタ２８のコレクタはトランジスタ２６
のコレクタに接続され、２７，２８は各々トラン
ジスタ２５，２６のカレントミラー負荷となつて
いる。２９，３０はNPNトランジスタでエミツ
タは共に接地され、ベースは共に接続され、トラ
ンジスタ３０はダイオード接続されている。即ち
カレントミラー接続されている。３１はNPNト
ランジスタでそのベース、エミツタはトランジス
タ１０と共通接続されているため、トランジスタ
１０のコレクタ電流はトランジスタ３１のそれと
同一となり、更にトランジスタ２９，３０のカレ
ントミラーにその電流は移される。３２はNPN
トランジスタでエミツタは接地され、ベースはト
ランジスタ２６，２８のコレクタに接続され、コ
レクタはトランジスタ３３のコレクタに接続され
ている。３３は後述する如く定電流源であるため
トランジスタ３２はエミツタ接地の電圧増幅段を
構成している。３３はNPNトランジスタでその
ベース、エミツタはトランジスタ１０のそれと共
通接続され、そのコレクタ電流はトランジスタ１
０のそれと同一の定電流源となつている。３４は
位相補償用のコンデンサで、トランジスタ３２の
ベース、コレクタ間に接続されている。３５は
NPNトランジスタで、そのコレクタはVCCライ
ンに接続され、エミツタは抵抗３６に接続されて
エミツタフオロワ回路を構成している。そして、
そのエミツタは第２，３図のOPアンプ３の出力
に相当している。３６は抵抗でトランジスタ３５
のエミツタ、−VEEライン間に接続されている。
１ａ，１ｂは共に受光素子としてのフオトダイオ
ード、４は第２図、第３図示ダイオード４と同一
機能を有するダイオードである。
４図に於て、７は定電圧回路で、電源電圧VCC，
−VEEが印加され、−VEEに対し一定電圧VRを出力
する。８はNPNトランジスタでそのベースに定
電圧回路７からの電圧VRが印加されている。９
は抵抗でトランジスタ８のエミツタ、−VEE間に
接続されている。１０，１１はPNPトランジス
タで共にダイオード接続（ベースコレクタ間短
絡）され、トランジスタ１０のエミツタはVCC
に、トランジスタ１０のコレクタはトランジスタ
１１のエミツタに、トランジスタ１１のコレクタ
はトランジスタ８のコレクタに接続されている。
７〜１１で定電流回路が構成されている。１２，
１３はPch MOSFETでそのゲートが低レベルに
なつた時、導通するアナログスイツチとして使用
されている。そして、そのサブストレートゲート
は共にVCCに接続され、ドレインは共に受光素子
１ｂに接続されている。MOSFET１２のソース
は接地され、MOSFET１３のソースは受光素子
１ｂのカソードに接続されている。１４，１５は
抵抗でMOSFET１２，１３のゲートをプルアツ
プしている。１６はインバータで、その出力は
MOSFET１３のゲートに接続されている。１７
はスイツチで、その一端は−VEEに、他端はイン
バータ１６の入力及びMOSFET１２のゲートに
接続されている。該スイツチ１７が閉成された
時、MOSFET１２のゲートは低レベルになり、
そのドレインソース間は導通する。一方
MOSFET１３のゲートはインバータ１６を介し
て高レベルとなるため、そのドレインソース間は
非導通状態、即ちオフ状態となる。１８はPNP
トランジスタで、エミツタの数がトランジスタ１
０の２倍であり、かつベースエミツタが共通に接
続されているため、そのエミツタコレクタ間には
トランジスタ１０の倍の電流が流れることにな
る。１９もPNPトランジスタであり、そのエミ
ツタがトランジスタ１８のコレクタに、ベースが
トランジスタ１１のベースに接続されていて、ベ
ース接地増幅器として動作するよう構成されてい
る。２０，２１はPch MOSFETでそのソースは
共に接続され、差動増幅器を構成している。また
サブストレートゲートは共にソースに接続されて
いる。MOSFET２１のゲートは接地され第２、
第３図のOPアンプ３の非反転入力端子に相当す
る端子を形成している。MOSFET２０のゲート
は受光素子１ａ，１ｂのカソードが接続され、
OPアンプ３の反転入力端子に相当する端子を形
成している。２２，２３は抵抗、２４はNPNト
ランジスタで抵抗２２，２３の接続点及びトラン
ジスタ２４のベースは接続され、抵抗２２の他端
とトランジスタ２４のコレクタは接続され、更に
抵抗２３の他端とトランジスタ２４のエミツタは
接続されている、抵抗２２，２３及びトランジス
タ２４でMOSFET２０，２１のソース、トラン
ジスタ２５，２６のベース間のレベルシフト回路
を構成している。２５，２６はPNPトランジス
タでそのベースは共に接続され、２５のエミツタ
はMOSFET２０のドレインに、２６のエミツタ
はMOSFET２１のドレインに接続されている。
即ちトランジスタ２５，２６はベース接地増幅回
路として動作し、MOSFET２０，２１と共にカ
スコード増幅器を構成している。２７，２８は
NPNトランジスタで共にエミツタは接地され、
ベースは共に接続されている。２７はダイオード
接続されてトランジスタ２５のコレクタに、また
トランジスタ２８のコレクタはトランジスタ２６
のコレクタに接続され、２７，２８は各々トラン
ジスタ２５，２６のカレントミラー負荷となつて
いる。２９，３０はNPNトランジスタでエミツ
タは共に接地され、ベースは共に接続され、トラ
ンジスタ３０はダイオード接続されている。即ち
カレントミラー接続されている。３１はNPNト
ランジスタでそのベース、エミツタはトランジス
タ１０と共通接続されているため、トランジスタ
１０のコレクタ電流はトランジスタ３１のそれと
同一となり、更にトランジスタ２９，３０のカレ
ントミラーにその電流は移される。３２はNPN
トランジスタでエミツタは接地され、ベースはト
ランジスタ２６，２８のコレクタに接続され、コ
レクタはトランジスタ３３のコレクタに接続され
ている。３３は後述する如く定電流源であるため
トランジスタ３２はエミツタ接地の電圧増幅段を
構成している。３３はNPNトランジスタでその
ベース、エミツタはトランジスタ１０のそれと共
通接続され、そのコレクタ電流はトランジスタ１
０のそれと同一の定電流源となつている。３４は
位相補償用のコンデンサで、トランジスタ３２の
ベース、コレクタ間に接続されている。３５は
NPNトランジスタで、そのコレクタはVCCライ
ンに接続され、エミツタは抵抗３６に接続されて
エミツタフオロワ回路を構成している。そして、
そのエミツタは第２，３図のOPアンプ３の出力
に相当している。３６は抵抗でトランジスタ３５
のエミツタ、−VEEライン間に接続されている。
１ａ，１ｂは共に受光素子としてのフオトダイオ
ード、４は第２図、第３図示ダイオード４と同一
機能を有するダイオードである。
以上の構成からなる測光回路において、不図示
の電源スイツチの押圧によりVCC，−VEEに所定の
電圧が印加されると、定電圧回路７は一定電圧
VRを出力する。該電圧VRはトランジスタ８のベ
ース、エミツタ間及び抵抗９に印加されるため、
トランジスタ８のコレクタ電流はVR−VBE／Ｒ（Ｒ は抵抗９の抵抗値、VBEはトランジスタ８のベー
ス、エミツタ間電圧とする）となる。そのコレク
タ電流はダイオード接続されたトランジスタ１
０，１１に流れる。トランジスタ１０のベース、
エミツタとトランジスタ１８，３１，３３のそれ
とは各々共通に接続されているため、トランジス
タ３１，３３はVR−VBE／Ｒと同一、トランジスタ １８はVR−VBE／Ｒの２倍の定電流源となる。また トランジスタ１９のベースはトランジスタ１１の
ベースと同電位であるため、トランジスタ１９の
エミツタ、即ちトランジスタ１８のコレクタとエ
ミツタ間はVCC，−VEEに無関係に一定となる。抵
抗２２，２３とトランジスタ２４で構成されるレ
ベルシフト回路は、MOSFET２０，２１のソー
スとトランジスタ２５，２６のベースにつながれ
ているため、MOSFET２０，２１のゲート、ド
レイン間は何らかの事故で２０，２１のソース電
圧が変動しても一定に固定されたままである。ま
たトランジスタ３１の定電流源からの電流
VR−VBE／Ｒをカレントミラーを構成するトランジ スタ２９，３０を介して、レベルシフト回路（抵
抗２２，２３、トランジスタ２４）に流れる。ま
たトランジスタ１９のコレクタ電流はトランジス
タ１８の定電流源がトランジスタ３１の定電流源
の２倍流れるため、その電流からレベルシフト回
路に流れる電流（トランジスタ３１の定電流と同
一）を差し引いたトランジスタ３１の定電流源と
同一（VR−VBE／Ｒ）の電流がMOSFET２０，２１ の両ソースに流れる。
の電源スイツチの押圧によりVCC，−VEEに所定の
電圧が印加されると、定電圧回路７は一定電圧
VRを出力する。該電圧VRはトランジスタ８のベ
ース、エミツタ間及び抵抗９に印加されるため、
トランジスタ８のコレクタ電流はVR−VBE／Ｒ（Ｒ は抵抗９の抵抗値、VBEはトランジスタ８のベー
ス、エミツタ間電圧とする）となる。そのコレク
タ電流はダイオード接続されたトランジスタ１
０，１１に流れる。トランジスタ１０のベース、
エミツタとトランジスタ１８，３１，３３のそれ
とは各々共通に接続されているため、トランジス
タ３１，３３はVR−VBE／Ｒと同一、トランジスタ １８はVR−VBE／Ｒの２倍の定電流源となる。また トランジスタ１９のベースはトランジスタ１１の
ベースと同電位であるため、トランジスタ１９の
エミツタ、即ちトランジスタ１８のコレクタとエ
ミツタ間はVCC，−VEEに無関係に一定となる。抵
抗２２，２３とトランジスタ２４で構成されるレ
ベルシフト回路は、MOSFET２０，２１のソー
スとトランジスタ２５，２６のベースにつながれ
ているため、MOSFET２０，２１のゲート、ド
レイン間は何らかの事故で２０，２１のソース電
圧が変動しても一定に固定されたままである。ま
たトランジスタ３１の定電流源からの電流
VR−VBE／Ｒをカレントミラーを構成するトランジ スタ２９，３０を介して、レベルシフト回路（抵
抗２２，２３、トランジスタ２４）に流れる。ま
たトランジスタ１９のコレクタ電流はトランジス
タ１８の定電流源がトランジスタ３１の定電流源
の２倍流れるため、その電流からレベルシフト回
路に流れる電流（トランジスタ３１の定電流と同
一）を差し引いたトランジスタ３１の定電流源と
同一（VR−VBE／Ｒ）の電流がMOSFET２０，２１ の両ソースに流れる。
ここで電源電圧VCC，−VEEに変動があつた場合
を考えると、前述の様にトランジスタ１８のエミ
ツタ、コレクタ電圧は一定に固定されているため
トランジスタのアーリー効果（ベース幅変調効
果）は起らず、MOSFET２０，２１で構成され
る差動増幅段の共通ソースには電源電圧の変動に
拘わらず一定の電流が供給される。従つて
MOSFET２０，２１の特性が不ぞろいであつて
も電源電圧の変動により、差動増幅段の出力が変
化することはない。即ち、出力であるトランジス
タ３５のエミツタは電源電圧が変動しても受光素
子１ａ，１ｂに照射される光が一定であれば一定
である。
を考えると、前述の様にトランジスタ１８のエミ
ツタ、コレクタ電圧は一定に固定されているため
トランジスタのアーリー効果（ベース幅変調効
果）は起らず、MOSFET２０，２１で構成され
る差動増幅段の共通ソースには電源電圧の変動に
拘わらず一定の電流が供給される。従つて
MOSFET２０，２１の特性が不ぞろいであつて
も電源電圧の変動により、差動増幅段の出力が変
化することはない。即ち、出力であるトランジス
タ３５のエミツタは電源電圧が変動しても受光素
子１ａ，１ｂに照射される光が一定であれば一定
である。
また、トランジスタ３５のエミツタに接続され
る不図示の負荷がトランジスタ３５、抵抗３６に
とつて一瞬、過負荷となることがあつた場合、差
動増幅段はバランスを失い、出力、即ちトランジ
スタ３５のエミツタ電位を大きく変動する。しか
し、前述の様にMOSFET２０のゲート、ドレイ
ン間電圧はレベルシフト回路が存在するために一
定に固定されているので、ゲート、ドレイン間に
介在する容量も一定であり、過負荷から正規状態
に戻る時の出力の電動の回復はゲート、ドレイン
間容量の変動による、その変動分に充電する時間
が不要であるためすみやかに行われる。
る不図示の負荷がトランジスタ３５、抵抗３６に
とつて一瞬、過負荷となることがあつた場合、差
動増幅段はバランスを失い、出力、即ちトランジ
スタ３５のエミツタ電位を大きく変動する。しか
し、前述の様にMOSFET２０のゲート、ドレイ
ン間電圧はレベルシフト回路が存在するために一
定に固定されているので、ゲート、ドレイン間に
介在する容量も一定であり、過負荷から正規状態
に戻る時の出力の電動の回復はゲート、ドレイン
間容量の変動による、その変動分に充電する時間
が不要であるためすみやかに行われる。
ところで、使用者によつて平均測光方式が選択
され、スイツチ１７が閉成されるとMOSFET１
２のゲートは低レベル、MOSFET１３のゲート
は高レベルとなるので、MOSFET１２のドレイ
ン、ソース間が導通し、受光素子１ｂのアノード
は接地される。従つてダイオード４には受光素子
１ａ，１ｂの光電流の和の電流が流れ、出力３Ａ
（トランジスタ３５のエミツタ）には該光電流が
対数圧縮された電圧が現われる。次に部分測光方
式が選択されてスイツチ１７が開成されると、
MOSFET１３のゲートはインバータ１６の出力
を介して低レベルとなるため、MOSFET１３の
ドレイン、ソース間は導通し、受光素子１の両端
は短絡される。従つて、受光素子１ａの光電流の
みがダイオード４に流れ、出力３Ａにはそれを対
数圧縮した電圧が現われることになる。ここで、
受光素子１ｂの両端は短絡されているため、非導
通であるはずのMOSFET１２に存在するオフ抵
抗の影響、及び誘導雑音の影響は完全に除去され
る。
され、スイツチ１７が閉成されるとMOSFET１
２のゲートは低レベル、MOSFET１３のゲート
は高レベルとなるので、MOSFET１２のドレイ
ン、ソース間が導通し、受光素子１ｂのアノード
は接地される。従つてダイオード４には受光素子
１ａ，１ｂの光電流の和の電流が流れ、出力３Ａ
（トランジスタ３５のエミツタ）には該光電流が
対数圧縮された電圧が現われる。次に部分測光方
式が選択されてスイツチ１７が開成されると、
MOSFET１３のゲートはインバータ１６の出力
を介して低レベルとなるため、MOSFET１３の
ドレイン、ソース間は導通し、受光素子１の両端
は短絡される。従つて、受光素子１ａの光電流の
みがダイオード４に流れ、出力３Ａにはそれを対
数圧縮した電圧が現われることになる。ここで、
受光素子１ｂの両端は短絡されているため、非導
通であるはずのMOSFET１２に存在するオフ抵
抗の影響、及び誘導雑音の影響は完全に除去され
る。
第５図は本発明の第二実施例で、第一実施例同
様、本発明をカメラの測光回路に適用した場合の
回路接続図である。尚第１〜第３図示素子と同一
機能を有する素子については同一番号を付してそ
の説明を省略する。１ｃは受光素子１ａが測光す
る画面の中心の部分を取り囲み、該部分の更に外
縁部分（第６図参照）の画面の明るさを測光する
受光素子で、そのカソードはOPアンプ３の反転
入力端子に接続され、またそのアノードは切換ス
イツチ６６の可動接片６６ｃ、固定接点６６ｂを
介してアースされる。１bbは第１図乃至第３図
の受光素子１ｂにほぼ相当する受光素子で、前記
受光素子１ａ，１ｃが測光する画面のほぼ中心部
を除いた残りの画面（第６図参照）の明るさを測
光する受光素子である。該素子１bbのカソード
はOPアンプ３の反転入力端子に接続され、アノ
ードは切換スイツチ６の可動接片６ｃ並びに固定
接点６ｂを介してアースされる。尚、前記切換ス
イツチ６６は切換スイツチ６同様、実際上は第４
図示の如き半導体スイツチング素子で形成される
が、説明の便宜上、機械的スイツチで描いた。
様、本発明をカメラの測光回路に適用した場合の
回路接続図である。尚第１〜第３図示素子と同一
機能を有する素子については同一番号を付してそ
の説明を省略する。１ｃは受光素子１ａが測光す
る画面の中心の部分を取り囲み、該部分の更に外
縁部分（第６図参照）の画面の明るさを測光する
受光素子で、そのカソードはOPアンプ３の反転
入力端子に接続され、またそのアノードは切換ス
イツチ６６の可動接片６６ｃ、固定接点６６ｂを
介してアースされる。１bbは第１図乃至第３図
の受光素子１ｂにほぼ相当する受光素子で、前記
受光素子１ａ，１ｃが測光する画面のほぼ中心部
を除いた残りの画面（第６図参照）の明るさを測
光する受光素子である。該素子１bbのカソード
はOPアンプ３の反転入力端子に接続され、アノ
ードは切換スイツチ６の可動接片６ｃ並びに固定
接点６ｂを介してアースされる。尚、前記切換ス
イツチ６６は切換スイツチ６同様、実際上は第４
図示の如き半導体スイツチング素子で形成される
が、説明の便宜上、機械的スイツチで描いた。
かかる構成の測光回路において、例えば第５図
示の様に切換スイツチ６の可動接片６ｃが固定接
点６ａ側に接続され、また切換スイツチ６６の可
動接片６６ｃが固定接点６６ａ側に接続される
と、受光素子（フオトダイオード）１bbの両端
並びに受光素子（フオトダイオード）１ｃの両端
は短絡され、受光素子（フオトダイオード）１ａ
の光電流のみがダイオード４に流れ、該光電流の
みが対数的に圧縮され、OPアンプ３の出力端３
Ａに被写体の明るさの測光結果として電圧の形で
現われる。
示の様に切換スイツチ６の可動接片６ｃが固定接
点６ａ側に接続され、また切換スイツチ６６の可
動接片６６ｃが固定接点６６ａ側に接続される
と、受光素子（フオトダイオード）１bbの両端
並びに受光素子（フオトダイオード）１ｃの両端
は短絡され、受光素子（フオトダイオード）１ａ
の光電流のみがダイオード４に流れ、該光電流の
みが対数的に圧縮され、OPアンプ３の出力端３
Ａに被写体の明るさの測光結果として電圧の形で
現われる。
この時も第１実施例と同様に、受光素子１bb，
１ｃの両端は短絡されている為、受光素子１bb，
１ｃの光電流はスイツチ６の共通端子である可動
接片６ｃと接点６ｂの間、並びにスイツチ６６の
共通端子である可動接片６６ｃと接点６６ｂ間に
前述のオフ抵抗が存在したとしても該オフ抵抗を
介してアース側に流れることはない。
１ｃの両端は短絡されている為、受光素子１bb，
１ｃの光電流はスイツチ６の共通端子である可動
接片６ｃと接点６ｂの間、並びにスイツチ６６の
共通端子である可動接片６６ｃと接点６６ｂ間に
前述のオフ抵抗が存在したとしても該オフ抵抗を
介してアース側に流れることはない。
従つて、本実施例の場合も第一実施例同様な効
果が得られるものである。
果が得られるものである。
尚、第５図、第６図実施例における他の測光方
式についての説明は第一実施例とほぼ同様である
ので省く。
式についての説明は第一実施例とほぼ同様である
ので省く。
以上の様に本発明によれば、全ての測光方式に
おいて正確な測光結果を得ることができるもので
ある。
おいて正確な測光結果を得ることができるもので
ある。
第１図は従来の測光回路に使用される受光素子
の平面図、第２図は従来の測光回路の回路接続
図、第３図は本発明の第一実施例の測光回路の回
路接続図、第４図は第３図示実施例の具体的な回
路図、第５図は本発明の第二実施例の測光回路の
回路接続図、第６図は第５図示測光回路に使用さ
れる受光素子の平面図である。 図において、１ａ，１ｂ，１bb，１ｃ……受
光素子、６，６６……切換スイツチである。
の平面図、第２図は従来の測光回路の回路接続
図、第３図は本発明の第一実施例の測光回路の回
路接続図、第４図は第３図示実施例の具体的な回
路図、第５図は本発明の第二実施例の測光回路の
回路接続図、第６図は第５図示測光回路に使用さ
れる受光素子の平面図である。 図において、１ａ，１ｂ，１bb，１ｃ……受
光素子、６，６６……切換スイツチである。
Claims (1)
- 【特許請求の範囲】 １ 撮影領域の異なる領域からの光を受光する少
なくとも第１と第２の受光素子を含む受光素子部
と、該受光素子部出力を増巾する増巾回路を備え
た受光回路において、 前記第１の受光素子を前記増巾回路の入力端子
間に接続するとともに第２の受光素子の一方の端
子を前記増巾回路の一方の入力端子に接続し、該
第２の受光素子の他方の端子をスイツチ手段を介
して選択的に前記増巾回路の他方の入力端子又は
前記第２の受光素子の前記一方の端子に切換接続
したことを特徴とする受光回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57157161A JPS5946521A (ja) | 1982-09-08 | 1982-09-08 | 測光回路 |
| DE19833332281 DE3332281A1 (de) | 1982-09-08 | 1983-09-07 | Lichtmesseinrichtung |
| US06/834,492 US4681441A (en) | 1982-09-08 | 1986-02-24 | Light measuring device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57157161A JPS5946521A (ja) | 1982-09-08 | 1982-09-08 | 測光回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5946521A JPS5946521A (ja) | 1984-03-15 |
| JPH0553371B2 true JPH0553371B2 (ja) | 1993-08-09 |
Family
ID=15643513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57157161A Granted JPS5946521A (ja) | 1982-09-08 | 1982-09-08 | 測光回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4681441A (ja) |
| JP (1) | JPS5946521A (ja) |
| DE (1) | DE3332281A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4701048A (en) * | 1983-02-23 | 1987-10-20 | Canon Kabushiki Kaisha | Input circuit for distance measuring apparatus |
| JP2526958B2 (ja) * | 1987-12-29 | 1996-08-21 | 株式会社精工舎 | 逆光検出回路 |
| US5264889A (en) * | 1990-04-17 | 1993-11-23 | Minolta Camera Kabushiki Kaisha | Apparatus having an automatic focus detecting device |
| US6208370B1 (en) | 1998-12-22 | 2001-03-27 | Eastman Kodak Company | Method and apparatus for determining the starting position and the power of a scanning light beam to be used in writing on a media |
| US6055057A (en) * | 1998-12-22 | 2000-04-25 | Eastman Kodak Company | Method and apparatus for accurately sensing a light beam as it passes a defined point |
| JP2003124757A (ja) * | 2001-10-16 | 2003-04-25 | Texas Instr Japan Ltd | アーリー効果の影響を低減する方法および装置 |
| JP4815282B2 (ja) * | 2006-06-27 | 2011-11-16 | シリンクス株式会社 | 光電変換装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2159036C3 (de) * | 1970-11-30 | 1974-04-25 | Nippon Kogaku K.K., Tokio | Belichtungssteueranordnung mit einer Fotodiode |
| US3700319A (en) * | 1971-01-12 | 1972-10-24 | Optisonics Corp | Control circuit for single frame film advance audio projector |
| JPS5115736B1 (ja) * | 1971-02-22 | 1976-05-19 | ||
| US3877039A (en) * | 1971-11-24 | 1975-04-08 | Matsushita Electric Industrial Co Ltd | Exposure control system for cameras |
| DE2238522C3 (de) * | 1972-08-04 | 1978-11-30 | Gerhard 8200 Rosenheim Krause | Belichtungsautomatik für Kameras |
| JPS4991216A (ja) * | 1972-12-29 | 1974-08-31 | ||
| JPS506331A (ja) * | 1973-05-15 | 1975-01-23 | ||
| JPS527870Y2 (ja) * | 1973-07-11 | 1977-02-18 | ||
| DE2558155C3 (de) * | 1974-12-28 | 1978-10-19 | Canon K.K., Tokio | Lkhtmeßschaltung |
| JPS5443727A (en) * | 1977-09-13 | 1979-04-06 | Minolta Camera Co Ltd | Exposure control device for camera |
| JPS54161983A (en) * | 1978-06-12 | 1979-12-22 | Canon Inc | Temperature compensating circuit of photometric circuit |
-
1982
- 1982-09-08 JP JP57157161A patent/JPS5946521A/ja active Granted
-
1983
- 1983-09-07 DE DE19833332281 patent/DE3332281A1/de active Granted
-
1986
- 1986-02-24 US US06/834,492 patent/US4681441A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3332281A1 (de) | 1984-03-08 |
| JPS5946521A (ja) | 1984-03-15 |
| DE3332281C2 (ja) | 1993-03-04 |
| US4681441A (en) | 1987-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4085411A (en) | Light detector system with photo diode and current-mirror amplifier | |
| KR910008545B1 (ko) | 전압-전류변환회로 | |
| JP2560747B2 (ja) | 光電変換装置 | |
| US2897720A (en) | Light meter | |
| US3911268A (en) | Photodiode biasing circuit | |
| JPH0553371B2 (ja) | ||
| US4100407A (en) | Photoelectric conversion circuit | |
| US11852524B2 (en) | Optical measurement apparatus | |
| JPS609208A (ja) | 回路装置 | |
| US4004853A (en) | Exposure meter circuit | |
| JPH0257740B2 (ja) | ||
| US4302668A (en) | Variably biased photoelectric circuit | |
| JPS5845523A (ja) | 測光回路 | |
| JPH0257739B2 (ja) | ||
| JPH03216523A (ja) | 測光回路 | |
| JPH0533846B2 (ja) | ||
| JP3193481B2 (ja) | 測距装置 | |
| JP2546912B2 (ja) | 交流増幅器 | |
| JP2918738B2 (ja) | 測距装置用光電変換回路 | |
| JP2006128739A (ja) | 光電流処理回路及びそれに用いられる電流増幅回路 | |
| JPH07114330B2 (ja) | 受光回路のレンジ切り換え回路 | |
| JP2519809Y2 (ja) | 差動入出力形増幅回路 | |
| JPS592513Y2 (ja) | 分光光度計の測光回路 | |
| Monticelli | A versatile monolithic IC building-block for light-sensing applications | |
| JPS60207020A (ja) | 分光光度計 |