JPH0553402B2 - - Google Patents
Info
- Publication number
- JPH0553402B2 JPH0553402B2 JP16373787A JP16373787A JPH0553402B2 JP H0553402 B2 JPH0553402 B2 JP H0553402B2 JP 16373787 A JP16373787 A JP 16373787A JP 16373787 A JP16373787 A JP 16373787A JP H0553402 B2 JPH0553402 B2 JP H0553402B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation circuit
- circuit
- terminal
- output
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 41
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- MVVPIAAVGAWJNQ-DOFZRALJSA-N Arachidonoyl dopamine Chemical compound CCCCC\C=C/C\C=C/C\C=C/C\C=C/CCCC(=O)NCCC1=CC=C(O)C(O)=C1 MVVPIAAVGAWJNQ-DOFZRALJSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路内に搭載する発振回路に関
し、特に外部端子に機械振動子を接続する発振回
路に関する。
し、特に外部端子に機械振動子を接続する発振回
路に関する。
第４図は、従来の技術による集積回路内の発振
回路の一例を示す図である。外部の機械振動子
（たとえば水晶振動子）を端子Ａと端子Ｂとの間
に接続すると、この水晶振動子とインバータゲー
ト２０と帰還抵抗１とにより発振回路が構成され
る。この発振回路の出力は、インバータゲート１
５を介して端子Ｅに出力される。端子Ｃを“ロウ
レベル”に固定しておくと、発振回路を構成して
いるインバータゲート２０の出力はNANDゲー
ト１７および１９を介して端子Ｆに出力され、集
積回路内のクロツク源として使用できる。
回路の一例を示す図である。外部の機械振動子
（たとえば水晶振動子）を端子Ａと端子Ｂとの間
に接続すると、この水晶振動子とインバータゲー
ト２０と帰還抵抗１とにより発振回路が構成され
る。この発振回路の出力は、インバータゲート１
５を介して端子Ｅに出力される。端子Ｃを“ロウ
レベル”に固定しておくと、発振回路を構成して
いるインバータゲート２０の出力はNANDゲー
ト１７および１９を介して端子Ｆに出力され、集
積回路内のクロツク源として使用できる。
〔発明が解決しようとする問題点〕
第４図のように構成された発振回路において
は、端子Ｃを“ハイレベル”に固定して外部に設
けられた別の発振回路の出力を端子Ｄに入力する
と、端子Ｆにはこの外部発振回路からの出力と同
じ出力が得られる。このとき、機械振動子とイン
バータゲート２０と帰還抵抗１とにより構成され
る内部発振回路の出力は、NANDゲート１７に
よつて遮断されているので端子Ｆには出力されな
いが、インバータゲート１５を介して端子Ｅに出
力されることになる。
は、端子Ｃを“ハイレベル”に固定して外部に設
けられた別の発振回路の出力を端子Ｄに入力する
と、端子Ｆにはこの外部発振回路からの出力と同
じ出力が得られる。このとき、機械振動子とイン
バータゲート２０と帰還抵抗１とにより構成され
る内部発振回路の出力は、NANDゲート１７に
よつて遮断されているので端子Ｆには出力されな
いが、インバータゲート１５を介して端子Ｅに出
力されることになる。
このように、集積回路外部に設けられた別の発
振回路からの出力を利用する場合においても、内
部発振回路は常に動作しているために、端子Ｅに
接続された負荷へ供給する電流および内部発振回
路の電流は常時流れ、消費電力が大きいという欠
点を有していた。
振回路からの出力を利用する場合においても、内
部発振回路は常に動作しているために、端子Ｅに
接続された負荷へ供給する電流および内部発振回
路の電流は常時流れ、消費電力が大きいという欠
点を有していた。
したがつて、本発明の目的は、上記の従来技術
の有する欠点を解消し、低消費電力の新規な発振
回路を提供することにある。
の有する欠点を解消し、低消費電力の新規な発振
回路を提供することにある。
上述した従来の発振回路に対し、本発明は、増
幅器として使用するインバータゲートを、導通お
よび非導通状態を制御する入力ゲートを有するク
ロツクドインバータゲートに置き換え、外部の別
の発振回路からの出力を利用する場合には内部発
振回路の動作を停止させることにより、発振回路
自体と発振回路の次段に接続されたインバータゲ
ートおよびその負荷で消費される電流分を削減
し、集積回路内での消費電力を大幅に低減できる
という独創的内容を有する。
幅器として使用するインバータゲートを、導通お
よび非導通状態を制御する入力ゲートを有するク
ロツクドインバータゲートに置き換え、外部の別
の発振回路からの出力を利用する場合には内部発
振回路の動作を停止させることにより、発振回路
自体と発振回路の次段に接続されたインバータゲ
ートおよびその負荷で消費される電流分を削減
し、集積回路内での消費電力を大幅に低減できる
という独創的内容を有する。
本発明の発振回路は、クロツクドインバータの
入力および出力の端子がそれぞれ外部の機械振動
子に接続された発振部と、前記発振部の発信信号
と外部から入力される外部発振信号とのうちいず
れか一方を外部から制御信号により選択してクロ
ツク信号として出力するクロツク発生回路とを備
え、前記制御信号に従つて前記クロツクドインバ
ータのゲートの導通・非導通を制御して構成され
る。
入力および出力の端子がそれぞれ外部の機械振動
子に接続された発振部と、前記発振部の発信信号
と外部から入力される外部発振信号とのうちいず
れか一方を外部から制御信号により選択してクロ
ツク信号として出力するクロツク発生回路とを備
え、前記制御信号に従つて前記クロツクドインバ
ータのゲートの導通・非導通を制御して構成され
る。
次に、本発明による発振回路の実施例を、図面
を参照して具体的に説明する。
を参照して具体的に説明する。
第１図は本発明の第一の実施例の構成を示す回
路図である。第一の実施例は、帰還抵抗１と、Ｐ
チヤンネルトランジスタ２，３と、Ｎチヤンネル
トランジスタ４，５，１４と、インバータゲート
１５，１６と、NANDゲート１７〜１９とで構
成される。端子Ｃを“ロウレベル”に固定してお
くと、トランジスタ２〜５で構成されたクロツク
ドインバータゲートはインバータとして動作し、
このクロツクドインバータゲートと外部振動子と
帰還抵抗１とにより発振回路が構成され、その発
振出力は、インバータゲートと１５を介して端子
Ｅに、NANDゲート１７，１９を介して端子Ｆ
にそれぞれ出力される。
路図である。第一の実施例は、帰還抵抗１と、Ｐ
チヤンネルトランジスタ２，３と、Ｎチヤンネル
トランジスタ４，５，１４と、インバータゲート
１５，１６と、NANDゲート１７〜１９とで構
成される。端子Ｃを“ロウレベル”に固定してお
くと、トランジスタ２〜５で構成されたクロツク
ドインバータゲートはインバータとして動作し、
このクロツクドインバータゲートと外部振動子と
帰還抵抗１とにより発振回路が構成され、その発
振出力は、インバータゲートと１５を介して端子
Ｅに、NANDゲート１７，１９を介して端子Ｆ
にそれぞれ出力される。
また、端子Ｃを“ハイレベル”に固定したとき
には、トランジスタ２〜５で構成されるクロツク
ドインバータゲートは非導通状態すなわち出力は
高インピーダンス状態となり、発振は停止する。
同時にＮチヤンネルトランジスタ１４は導通し、
インバータ１５のゲートが“ロウレベル”に固定
される。一方、このときNANDゲート１７の出
力は“ハイレベル”で、NANDゲート１９の出
力は端子Ｄの入力状態の同じになれので、端子Ｆ
には端子Ｄの入力端子が出力されることになる。
には、トランジスタ２〜５で構成されるクロツク
ドインバータゲートは非導通状態すなわち出力は
高インピーダンス状態となり、発振は停止する。
同時にＮチヤンネルトランジスタ１４は導通し、
インバータ１５のゲートが“ロウレベル”に固定
される。一方、このときNANDゲート１７の出
力は“ハイレベル”で、NANDゲート１９の出
力は端子Ｄの入力状態の同じになれので、端子Ｆ
には端子Ｄの入力端子が出力されることになる。
第２図は本発明の第二の実施例の構成を示す回
路図である。参照符号１〜５，１４〜１９の構成
要素はすべて第１図と同じものであり、このほか
Ｐチヤンネルトランジスタ６，７，１０，１１お
よびＮチヤンネルトランジスタ８，９，１２，１
３とで構成される。上記トランジスタ２〜５，６
〜９および１０〜１３はそれぞれ第一，第二およ
び第三のクロツクドインバータゲートを構成す
る。これら３個のクロツクドインバータゲートを
直列接続した回路と外部振動子と帰還抵抗１とに
より発振回路が構成され、第１図と同様にその発
振出力は、インバータゲート１５を介して端子Ｅ
に、NADAゲート１７および１９を介して端子
Ｆにそれぞれ出力される。
路図である。参照符号１〜５，１４〜１９の構成
要素はすべて第１図と同じものであり、このほか
Ｐチヤンネルトランジスタ６，７，１０，１１お
よびＮチヤンネルトランジスタ８，９，１２，１
３とで構成される。上記トランジスタ２〜５，６
〜９および１０〜１３はそれぞれ第一，第二およ
び第三のクロツクドインバータゲートを構成す
る。これら３個のクロツクドインバータゲートを
直列接続した回路と外部振動子と帰還抵抗１とに
より発振回路が構成され、第１図と同様にその発
振出力は、インバータゲート１５を介して端子Ｅ
に、NADAゲート１７および１９を介して端子
Ｆにそれぞれ出力される。
本実施例は、クロツクドインバータゲートが３
段直列接続されただけなので基本動作は第１図と
全く同じである。このように、クロツクドインバ
ータゲートを直列に３段接続することにより、増
幅器の利得は１段構成のものよりもはるかに高く
なるため、損失抵抗の高い機械振動子を使用して
も容易に発振することになる。また、発振出力波
形も方形波に近いものが得られるという利点もあ
る。さらに３個のクロツクドインバータゲートの
各段それぞれのトランジスタの大きさを適切に設
定することにより、なおいつそうの低消費電力化
もはかることが可能である。
段直列接続されただけなので基本動作は第１図と
全く同じである。このように、クロツクドインバ
ータゲートを直列に３段接続することにより、増
幅器の利得は１段構成のものよりもはるかに高く
なるため、損失抵抗の高い機械振動子を使用して
も容易に発振することになる。また、発振出力波
形も方形波に近いものが得られるという利点もあ
る。さらに３個のクロツクドインバータゲートの
各段それぞれのトランジスタの大きさを適切に設
定することにより、なおいつそうの低消費電力化
もはかることが可能である。
第３図は本発明の第三の実施例の構成を示す回
路図である。１〜５，７，８，１１，１２，１４
〜１９の構成要素はすべて第２図と同じものであ
り、トランジスタ３と４，トランジスタ７と８，
トランジスタ１１と１２はそれぞれインバータゲ
ートを構成し、これら３個のインバータゲートす
べての導通および非導通状態の制御にはトランジ
スタ２，５が使用される。これら３個のインバー
タゲートを直列接続した回路と外部振動子と帰還
抵抗１とにより発振回路が構成され、その動作は
第２図と全く同じであるため、説明を省略する。
路図である。１〜５，７，８，１１，１２，１４
〜１９の構成要素はすべて第２図と同じものであ
り、トランジスタ３と４，トランジスタ７と８，
トランジスタ１１と１２はそれぞれインバータゲ
ートを構成し、これら３個のインバータゲートす
べての導通および非導通状態の制御にはトランジ
スタ２，５が使用される。これら３個のインバー
タゲートを直列接続した回路と外部振動子と帰還
抵抗１とにより発振回路が構成され、その動作は
第２図と全く同じであるため、説明を省略する。
しかし、第２図のクロツクドインバータゲート
直列３段接続構成の回路にくらべて、第３図の発
振回路では一組のトランジスタ２，５だけで、イ
ンバータゲート直列３段接続構成の回路の導通お
よび非導通状態を制御できるため、トランジスタ
数を４個減らすことができる。したがつて、集積
回路のチツプ上で発振回路部分の面積を小さくで
きるという利点がある。
直列３段接続構成の回路にくらべて、第３図の発
振回路では一組のトランジスタ２，５だけで、イ
ンバータゲート直列３段接続構成の回路の導通お
よび非導通状態を制御できるため、トランジスタ
数を４個減らすことができる。したがつて、集積
回路のチツプ上で発振回路部分の面積を小さくで
きるという利点がある。
以上のように構成された発振回路においては、
制御端子Ｃを“ロウレベル”に固定しておけば従
来の発振回路と同じ動作をする。外部からの信号
を使用するときには、外部信号を端子Ｄに入力し
制御端子Ｃを“ハイレベル”に固定すれば、内部
発振回路の動作が停止するので、内部発振回路自
体および端子Ｅを出力として持つインバータゲー
ト１５、端子Ｅに接続された負荷に流れる電流分
だけ消費電力が減少し、集積回路内での消費電力
を大幅に低減できるという効果がある。
制御端子Ｃを“ロウレベル”に固定しておけば従
来の発振回路と同じ動作をする。外部からの信号
を使用するときには、外部信号を端子Ｄに入力し
制御端子Ｃを“ハイレベル”に固定すれば、内部
発振回路の動作が停止するので、内部発振回路自
体および端子Ｅを出力として持つインバータゲー
ト１５、端子Ｅに接続された負荷に流れる電流分
だけ消費電力が減少し、集積回路内での消費電力
を大幅に低減できるという効果がある。
また、トランジスタ２〜５で構成されたクロツ
クドインバータゲートのＰチヤンネルトランジス
タ２とＮチヤンネルトランジスタ５のオン抵抗を
適当に大きくすることにより、内部発振回路の発
振時に電源端子VDDからトランジスタ２〜５を通
つてGNDに流れ込む電流を抑え消費電力の低減
に寄与するという効果もある。
クドインバータゲートのＰチヤンネルトランジス
タ２とＮチヤンネルトランジスタ５のオン抵抗を
適当に大きくすることにより、内部発振回路の発
振時に電源端子VDDからトランジスタ２〜５を通
つてGNDに流れ込む電流を抑え消費電力の低減
に寄与するという効果もある。
第１図は本発明による発振回路の第一の実施例
の構成を示す回路図、第２図は本発明による発振
回路の第二の実施例の構成を示す回路図、第３図
は本発明による発振回路の第三の実施例の構成を
示す回路図、第４図は従来の技術による発振回路
の一例を示す回路図である。 １……帰還抵抗、２，３，６，７，１０，１１
……Ｐチヤンネルトランジスタ、４，５，８，
９，１２，１３，１４……Ｎチヤンネルトランジ
スタ、１５，１６，２０……インバータゲート、
１７，１８，１９……NANDゲート、Ａ〜Ｆ…
…端子。
の構成を示す回路図、第２図は本発明による発振
回路の第二の実施例の構成を示す回路図、第３図
は本発明による発振回路の第三の実施例の構成を
示す回路図、第４図は従来の技術による発振回路
の一例を示す回路図である。 １……帰還抵抗、２，３，６，７，１０，１１
……Ｐチヤンネルトランジスタ、４，５，８，
９，１２，１３，１４……Ｎチヤンネルトランジ
スタ、１５，１６，２０……インバータゲート、
１７，１８，１９……NANDゲート、Ａ〜Ｆ…
…端子。
Claims (1)
- １ クロツクドインバータの入力および出力の端
子がそれぞれ外部の機械振動子に接続された発振
部と、前記発振部の発振信号と外部から入力され
る外部発振信号とのうちいずれか一方を外部から
入力される制御信号により選択してクロツク信号
として出力するクロツク発生回路とを備え、前記
制御信号に従つて前記クロツクドインバータのゲ
ートの導通・非導通を制御して成ることを特徴と
する発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16373787A JPS645207A (en) | 1987-06-29 | 1987-06-29 | Oscillation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16373787A JPS645207A (en) | 1987-06-29 | 1987-06-29 | Oscillation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS645207A JPS645207A (en) | 1989-01-10 |
| JPH0553402B2 true JPH0553402B2 (ja) | 1993-08-10 |
Family
ID=15779716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16373787A Granted JPS645207A (en) | 1987-06-29 | 1987-06-29 | Oscillation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS645207A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319506A (ja) * | 1989-06-16 | 1991-01-28 | Matsushita Electric Ind Co Ltd | 水晶発振回路 |
-
1987
- 1987-06-29 JP JP16373787A patent/JPS645207A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS645207A (en) | 1989-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06105850B2 (ja) | Ｃｍｏｓ水晶発振回路 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JPH0457241B2 (ja) | ||
| US4783620A (en) | Constant voltage circuit having an operation-stop function | |
| JPH0722245B2 (ja) | 発振回路 | |
| US6177847B1 (en) | Oscillating circuit | |
| JPH05259880A (ja) | 入出力バッファ回路 | |
| JPS62186617A (ja) | 発振制御回路 | |
| JP2000124785A (ja) | 半導体集積回路 | |
| JP2712746B2 (ja) | 発振回路 | |
| JPH0426221A (ja) | 発振回路 | |
| JPH0470101A (ja) | 半導体集積回路装置 | |
| JPS63172505A (ja) | 発振停止機能付ｃｍｏｓゲ−トアレイ発振回路装置 | |
| JPH0722910A (ja) | 半導体集積回路 | |
| JP2002091583A (ja) | 定電圧出力装置 | |
| JPS63157516A (ja) | 発振回路 | |
| JPS6230524B2 (ja) | ||
| JPH0786834A (ja) | 発振回路装置 | |
| CN118041244A (zh) | 一种快启动低功耗的晶体振荡器电路 | |
| JPH0799412A (ja) | 発振回路 | |
| JPS63202103A (ja) | 発振回路 | |
| JP2000286638A (ja) | 発振バッファ装置 | |
| JPH07162229A (ja) | 発振回路 | |
| JPH06204748A (ja) | Ｃｍｏｓ水晶発振器 | |
| JPS645207A (en) | Oscillation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |